JPWO2004008544A1 - 半導体装置、その製造方法およびその製造装置 - Google Patents
半導体装置、その製造方法およびその製造装置 Download PDFInfo
- Publication number
- JPWO2004008544A1 JPWO2004008544A1 JP2004521225A JP2004521225A JPWO2004008544A1 JP WO2004008544 A1 JPWO2004008544 A1 JP WO2004008544A1 JP 2004521225 A JP2004521225 A JP 2004521225A JP 2004521225 A JP2004521225 A JP 2004521225A JP WO2004008544 A1 JPWO2004008544 A1 JP WO2004008544A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- metal
- silicon oxide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 claims abstract description 391
- 239000002184 metal Substances 0.000 claims abstract description 386
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 247
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 245
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 210
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 210
- 239000010703 silicon Substances 0.000 claims abstract description 209
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical group [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims abstract description 174
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 238000010438 heat treatment Methods 0.000 claims abstract description 81
- 239000000203 mixture Substances 0.000 claims abstract description 49
- 230000008021 deposition Effects 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 67
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 56
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 43
- 239000001301 oxygen Substances 0.000 claims description 43
- 229910052760 oxygen Inorganic materials 0.000 claims description 43
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 30
- 229910052746 lanthanum Inorganic materials 0.000 claims description 30
- 229910052757 nitrogen Inorganic materials 0.000 claims description 28
- 229910052735 hafnium Inorganic materials 0.000 claims description 25
- 239000012298 atmosphere Substances 0.000 claims description 21
- 238000009826 distribution Methods 0.000 claims description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 19
- 230000007423 decrease Effects 0.000 claims description 19
- 238000013459 approach Methods 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 150000004706 metal oxides Chemical class 0.000 claims description 15
- 238000007740 vapor deposition Methods 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000005121 nitriding Methods 0.000 claims description 10
- 229910052726 zirconium Inorganic materials 0.000 claims description 10
- 229910052684 Cerium Inorganic materials 0.000 claims description 9
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 9
- 229910052691 Erbium Inorganic materials 0.000 claims description 9
- 229910052693 Europium Inorganic materials 0.000 claims description 9
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 9
- 229910052689 Holmium Inorganic materials 0.000 claims description 9
- 229910052779 Neodymium Inorganic materials 0.000 claims description 9
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 9
- 229910052772 Samarium Inorganic materials 0.000 claims description 9
- 229910052771 Terbium Inorganic materials 0.000 claims description 9
- 229910052775 Thulium Inorganic materials 0.000 claims description 9
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 9
- 229910052758 niobium Inorganic materials 0.000 claims description 9
- 229910052706 scandium Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052727 yttrium Inorganic materials 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910021529 ammonia Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052765 Lutetium Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 477
- 239000010409 thin film Substances 0.000 abstract description 53
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 21
- 238000004544 sputter deposition Methods 0.000 description 15
- 238000005755 formation reaction Methods 0.000 description 14
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000010406 interfacial reaction Methods 0.000 description 10
- 206010021143 Hypoxia Diseases 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 229910052914 metal silicate Inorganic materials 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 229910052747 lanthanoid Inorganic materials 0.000 description 3
- 150000002602 lanthanoids Chemical class 0.000 description 3
- 229910052761 rare earth metal Inorganic materials 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 238000002407 reforming Methods 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910003849 O-Si Inorganic materials 0.000 description 1
- 229910003872 O—Si Inorganic materials 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 hafnium nitride Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
その1つは、シリコン酸化膜中に窒素を添加することで純粋なシリコン酸化膜に比べて誘電率を増加させ、物理的な膜厚を薄層化することなしに実効的すなわち電気的なゲート絶縁層の膜厚を減少させる方法である。このようなシリコン酸窒化膜の作製手法として、シリコン基板表面にシリコン酸化膜を形成した後、アンモニア(NH3)などの窒素を含有したガス中でシリコン酸化膜を高温熱処理することで、シリコン酸化膜中に窒素を導入する方法がある。しかしガス雰囲気中での熱処理により、窒素がシリコン酸化膜とシリコン基板との界面に偏析し、界面電気特性が劣化する問題が生じる。一般に、シリコン酸化膜の場合は界面ラフネス並びに欠陥密度が少ない良質な接合を実現することが可能である。しかしながら、上述の手法でシリコン酸窒化膜を作製した場合には、界面での窒素の偏析により界面ラフネスの増大並びに界面欠陥密度の増加が起きる。
従って、近年、窒素プラズマにシリコン酸化膜を曝し、表面側を選択的に窒化する技術(プラズマ窒化技術)が検討されている。このプラズマを応用した技術では界面の窒素濃度を低く抑えることが可能であり、上述の窒素に起因する電気特性劣化を最小限に抑えることができる。しかしながら、純粋なシリコン窒化膜の比誘電率でもシリコン酸化膜の2倍程度しかないため、シリコン酸化膜への窒素添加による絶縁膜の高誘電率化には限界があり、比誘電率を10以上へ増加することは原理的に不可能である。
従って、さらに、素子の微細化が進んだ次世代の技術として、シリコン酸化膜や酸窒化膜に代えて、比誘電率が10以上の薄膜材料またはこれらの材料とシリコンとの複合材料であるシリケート薄膜をゲート絶縁膜に採用する試みがなされている。この様な高誘電率材料としてはAl2O3、ZrO2やHfO2、およびY2O3などの希土類元素の酸化物、さらにはLa2O3などのランタノイド系希土類元素の酸化物が候補材料として検討されている。これらの高誘電率膜を用いればゲート長を微細にしてもスケーリング則に則ったゲート絶縁膜容量を保持しつつトンネル電流を防げることが可能な厚さが存在するというのがその根拠である。
なお、ゲート絶縁膜の種類によらず、ゲート絶縁膜材料がシリコン酸化膜であると仮定して、ゲート容量から逆算して得られる絶縁層の膜厚をシリコン酸化膜換算膜厚と呼ぶ。すなわち、絶縁膜の比誘電率とシリコン酸化膜の比誘電率とをそれぞれεh、ε0とし、絶縁膜の厚さをdhとした時、シリコン酸化膜換算膜厚deは、de=dh(ε0/εh)となる。この式は、ε0に比べて大きな誘電率εhをもった材料を用いれば絶縁膜の物理的膜厚が厚くても、実効的及び電気的には薄いシリコン酸化膜と同等になりうることを示している。シリコン酸化膜の比誘電率ε0は3.9程度なので、例えばその10倍高い比誘電率εh=39の高誘電体膜を用いれば、絶縁膜の物理的膜厚を15nmの厚さにしても、実効的及び電気的には1.5nmのシリコン酸化膜換算膜厚になり、トンネル電流を激減できる。
また金属酸化物とシリケート薄膜とのそれぞれの特徴として以下のことが挙げられる。ZrO2やHfO2などの金属酸化物を高誘電率ゲート絶縁膜として用いた場合には、高い比誘電率を実現することができる。一方、シリコンが混入したシリケート材料では比誘電率は低下するものの、熱安定性が向上すると共に、金属酸化物をシリコン基板上に直接接合した場合に比べて界面の電気特性を改善できると考えられている。
上述の様に、次世代MOSFETの開発では、高誘電率薄膜をゲート絶縁膜材料として採用することが検討されており、シリコン基板表面への高誘電率薄膜の堆積手法としては、各種の原料ガスを用いたCVD(Chemical Vapor Deposition)や、CVD成長を原子層単位で制御したALD(Atomic Layer Chemical Vapor Deposition)が検討されている。
高誘電率ゲート絶縁膜開発の初期の段階では、材料探索を目的としてスパッタリングまたは反応性スパッタリングや分子線蒸着法(Molecular Beam Deposition)などの物理蒸着法が用いられてきた。これらの成膜手法では、シリコン基板表面に直接高誘電率膜を堆積した例や、CVDあるいはALD成長初期の反応を制御する目的、並びに、高誘電率薄膜とシリコン基板界面の熱安定性を改善する目的で、高誘電率薄膜とシリコン基板との界面に、具体的には通常1nm未満の厚さの極薄なシリコン酸化膜を挿入した例が報告されている。後者の場合、シリコン基板表面に極薄のシリコン酸化膜を形成した後に、各種の成膜方法で高誘電率薄膜の堆積を実施する。これらの成膜手法で共通する点は、シリコン基板表面に化学量論的な組成、あるいは、酸素濃度に過不足のないシリケート組成と一致した高誘電率膜を堆積することが必要であり、特に膜中の酸素欠損などの構造欠陥は、電気特性を劣化させ、リーク電流増大の原因となる。
これまで上述の薄膜堆積法で作製した様々な高誘電率材料についてその特性が検討されてきた。この中で次世代MOSFET開発に向けての最も大きな技術的課題は、高誘電率薄膜とシリコン基板との界面電気特性の改善である。つまり先述のシリコン酸窒化膜の場合と同様に、高誘電率薄膜界面とシリコン基板との界面欠陥密度はシリコン酸化膜とシリコン基板との界面欠陥密度に比べて1〜2桁高く、界面欠陥に捕獲されたチャージによる移動度の劣化が顕著になり、MOSFETの電流駆動能力が低下し、ゲート絶縁膜を薄層化した効果が相殺されてしまう。
界面電気特性を改善する方策としては、高誘電率膜とシリコン基板との界面にシリコン酸化膜を界面酸化層として挿入した構造が検討されている。電気特性を決定する界面構造は高誘電率薄膜の作製方法と深い関係がある。例えばCVDやスパッタリング法によりシリコン基板表面に高誘電率薄膜を直接堆積する場合でも、成膜時に酸化剤を導入した場合や成膜装置内に多量の残留酸素が存在する場合には、薄膜堆積と同時にシリコン基板の酸化が進行し、シリコン酸化膜を主成分とした界面層が形成される。これらの界面層の成長は独立に制御することが困難であり、界面電気特性を最適化した構造を独立に設計することができない。
一方、意図的にシリコン酸化膜を界面酸化層として挿入する手法としては、シリコン基板表面に予め極薄のシリコン酸化膜を形成した後に高誘電率膜を堆積する方法や、高誘電率薄膜を堆積後に熱処理を施してシリコン酸化膜を成長させる方法がある。前者の方法ではシリコン酸化膜の挿入は界面熱安定性を向上する効果も有するが、シリコン酸化膜の比誘電率が低いために、シリコン基板表面に形成する極薄のシリコン酸化膜の膜厚を0.6nm以下にすることが重要であると考えられる。また、極薄のシリコン酸化膜上への高誘電率薄膜を堆積する工程で下地の極薄のシリコン酸化膜が変質する場合もあり、極薄のシリコン酸化膜とシリコン基板との界面特性が劣化する。さらに後者の方法は高誘電率膜中を酸素が容易に拡散して界面層を形成する現象を利用したものであるが、熱処理工程で高誘電率膜中の金属元素が界面層中に拡散する場合には、電気特性に優れた理想的なシリコン酸化膜/シリコン界面を形成することができない。
このように従来技術では、高誘電率を有するゲート絶縁膜の界面電気特性の向上にはシリコン酸化膜とシリコン基板との良質の界面を保持しつつ、膜質に優れた高誘電率薄膜を形成することが必要であるにもかかわらず、シリコン酸化膜からなる界面層の形成工程と高誘電率膜の堆積工程とを分離して制御することが困難であるという課題があった。
更に、本発明は、上記絶縁膜構造をゲート絶縁膜構造として有する半導体装置を提供することにある。
更に、本発明は、上記絶縁膜構造をゲート絶縁膜構造として形成することを可能にする半導体装置の製造方法を提供することにある。
更に、本発明は、上記絶縁膜構造をゲート絶縁膜構造として形成することを可能にする半導体装置の製造装置を提供することにある。
本発明は上記課題を解決すべく、以下に掲げる構成とした。
本発明の第一の側面によれば、導電領域をシリコン領域から電気的に絶縁する絶縁膜構造を含む半導体装置であって、前記絶縁膜構造は前記シリコン領域上且つ前記導電領域下に延在し、更に前記絶縁膜構造は少なくとも一種類の熱拡散された金属元素を含むシリコン酸化物からなる少なくとも1つのシリケート領域を含む半導体装置を提供する。ここで、前記シリケート領域における前記少なくとも一種類の金属元素の濃度分布は、熱拡散に由来する分布である。
前記絶縁膜構造は、前記少なくとも一種類の金属元素を含まないシリコン酸化物からなる少なくとも1つのシリコン酸化物領域と、前記少なくとも一種類の金属元素の濃度が高い少なくとも1つの金属リッチ領域と、前記シリコン酸化物領域と前記金属リッチ領域との間に位置し且つ前記金属リッチ領域より前記少なくとも一種類の金属元素の濃度が低い前記少なくとも1つのシリケート領域とを含んでもよい。
前記シリケート領域は、前記少なくとも一種類の金属元素の組成が、前記金属リッチ領域に近づくにつれ増加し且つ前記シリコン酸化物領域に近づくにつれ減少し、一方、シリコンの組成が、前記金属リッチ領域に近づくにつれ減少し且つ前記シリコン酸化物領域に近づくにつれ増加する組成変調を有することが可能である。
前記金属リッチ領域は、シリコンを含まない金属酸化物からなることが可能である。
前記金属リッチ領域は、前記シリケート領域より前記少なくとも一種類の金属元素の濃度分布が高い金属リッチシリケートからなることが可能である。
前記シリコン酸化物領域は前記シリコン領域上に位置し、前記シリケート領域は前記シリコン酸化物領域上に位置し、前記金属リッチ領域は前記シリケート領域上に位置することが可能である。
前記シリケート領域は、前記少なくとも一種類の金属元素の組成は上方向に向かって増加し、シリコンの組成は上方向に向かって減少する組成変調を有することが可能である。
前記金属リッチ領域の上に、更に第二のシリケート領域が延在し、該第二のシリケート領域は、前記少なくとも一種類の金属元素の組成は上方向に向かって減少し、シリコンの組成は上方向に向かって増加する組成変調を有することが可能である。
前記シリコン領域はシリコン基板からなり、前記導電領域はゲート電極からなり、前記絶縁膜構造はゲート絶縁膜からなることが可能である。
前記少なくとも一種類の金属元素は、Zr、Hf、Ta、Al、Ti、Nb、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの少なくともいずれか1つであることが可能である。
前記少なくとも一種類の熱拡散された金属元素の供給源は、前記シリコン領域上に延在する下地シリコン酸化膜の表面に、残留酸素分圧が1×10−6Torr以下の雰囲気で堆積された金属層からなることが可能である。
前記少なくとも一種類の熱拡散された金属元素の供給源は、前記シリコン領域上に延在する下地シリコン酸化膜の表面に、前記シリコン領域を室温より昇温して堆積された金属層からなることが可能である。
前記少なくとも一種類の熱拡散された金属元素の供給源は、膜厚が1nm以下の金属層からなることが可能である。
前記少なくとも一種類の熱拡散された金属元素の供給源は、膜厚が0.6nm以下の金属層からなることが可能である。
前記少なくとも一種類の金属元素がAlのみである場合、該金属元素の供給源は、前記シリコン領域上に延在する膜厚0.6nm以上の下地シリコン酸化膜の表面に接する金属層からなることが可能である。
前記少なくとも一種類の金属元索はZr、Hf、Ta、Al、Ti、Nb、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの少なくともいずれか1つのみを含み、該金属元素の供給源は、前記シリコン領域上に延在する膜厚1nm以上の下地シリコン酸化膜の表面に接する金属層からなることが可能である。
前記絶縁膜構造は、その最上部まで、前記少なくとも一種類の熱拡散された金属元素を含むシリケートで構成されていることが可能である。
前記絶縁膜構造は、シリコンを含有しない未反応金属領域を含まないことが可能である。
前記未反応金属領域は、フッ酸溶液及びアンモニア過酸化水素水溶液の少なくともいずれか1つで除去される領域からなることが可能である。
前記絶縁膜構造は、前記未反応金属領域が存在しない状態での熱処理に起因し改質された膜質を有することが可能である。
前記絶縁膜構造は、前記少なくとも一種類の熱拡散された金属元素を含むシリコン酸化物からなる第一のシリケート領域と、該第一のシリケート領域より上に位置し且つ前記少なくとも一種類の熱拡散された金属元素を含むシリコン含有絶縁物からなる第二のシリケート領域とを少なくとも含むことが可能である。
前記シリコン含有絶縁物は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、及びこれらのうち少なくとも2つの積層構造体のいずれか1つからなることが可能である。
前記第一のシリケート領域は、上表面に接する金属層から熱拡散された前記少なくとも一種類の金属元素を含む下地シリコン酸化膜からなり、前記第二のシリケート領域は、下表面に接する前記金属層から熱拡散された前記少なくとも一種類の金属元素を含むシリコン含有絶縁物のキャップ層からなることが可能である。
前記キャップ層の膜厚が1nm以下であることが可能である。
前記キャップ層の膜厚が0.5nm以下であることが可能である。
前記絶縁膜構造は、膜の厚さ方向でのシリコンの組成が、前記シリコン領域近傍の最下部及び最上部で高く、中央部で低い組成変調を有することが可能である。
前記絶縁膜構造は、膜の厚さ方向での前記少なくとも一種類の金属元素の組成が、前記シリコン領域近傍の最下部及び最上部で低く、中央部で高い組成変調を有することが可能である。
前記絶縁膜構造の酸化膜換算膜厚が、前記少なくとも一種類の金属元素が拡散されるシリコン酸化膜の酸化膜換算膜厚より小さいことが好ましい。
前記少なくとも1つのシリケート領域を構成する前記シリコン酸化物が、窒素が導入されたシリコン酸窒化物であることが可能である。
前記少なくとも1つのシリケート領域における前記少なくとも一種類の金属元素の濃度分布は、大気圧以下の減圧酸素条件下での熱処理に由来する分布であることが可能である。
前記絶縁膜構造は、前記少なくとも1つのシリケート領域上に、シリコン窒化物及びシリコン酸窒化物のいずれか1つからなるキャップ領域を更に含むことが可能である。
前記キャップ領域の厚さが0.5nm以下であることが可能である。
前記導電領域はゲート電極からなり、前記絶縁膜構造はゲート絶縁膜からなり、素子動作電圧内でのゲートバイアス印加によりゲート容量―バイアス特性のヒステリシス幅が5mV以下であることが可能である。
前記絶縁膜構造は、前記少なくとも一種類の金属元素を含むシリコン酸化物からなる前記シリケート領域と、前記少なくとも一種類の金属元素を含まないシリコン酸化物からなるシリコン酸化物領域とからなり、前記絶縁膜構造の物理膜厚が3.5nm以下であり、且つ前記シリケート領域の物理的厚さが前記シリコン酸化物領域の物理的厚さよりも薄いことが可能である。
前記シリケート領域の物理的厚さが1.5nm以下であることが可能である。
前記導電領域はゲート電極からなり、前記絶縁膜構造はゲート絶縁膜からなり、該ゲート電極は窒化膜サイドウォールを有することが可能である。
本発明の第2の側面は、導電領域をシリコン領域から電気的に絶縁する絶縁膜構造を含む半導体装置の製造方法であって、前記シリコン領域上に下地シリコン酸化膜を形成する工程と、前記下地シリコン酸化膜上に金属層を形成する工程と、熱処理を施すことで前記下地シリコン酸化膜と前記金属層との界面でのシリケート反応を引起し、前記金属層に含まれる少なくとも一種類の金属元素を前記下地シリコン酸化膜中へ熱拡散させることで、前記下地シリコン酸化膜の少なくとも一部の領域に前記少なくとも一種類の熱拡散された金属元素を含むシリコン酸化物からなるシリケート領域を含む絶縁膜構造を形成する工程とを少なくとも含む半導体装置の製造方法を提供することである。
前記界面シリケート反応を引起こす前記熱処理を、還元性雰囲気中で行うことが可能である。
前記界面シリケート反応を引起こす前記熱処理を、水素及びアンモニアのいずれかを含む雰囲気中で行うことが可能である。
前記熱拡散により、前記少なくとも一種類の金属元素が拡散されないシリコン酸化物からなる少なくとも1つのシリコン酸化物領域と、前記少なくとも一種類の金属元素が高い濃度で拡散された少なくとも1つの金属リッチ領域と、前記シリコン酸化物領域と前記金属リッチ領域との間に位置し且つ前記金属リッチ領域より前記少なくとも一種類の金属元素が低い濃度で拡散された前記少なくとも1つのシリケート領域とを含む前記絶縁膜構造を形成することが可能である。
前記シリケート領域は、前記少なくとも一種類の金属元素の組成が、前記金属リッチ領域に近づくにつれ増加し且つ前記シリコン酸化物領域に近づくにつれ減少し、一方、シリコンの組成が、前記金属リッチ領域に近づくにつれ減少し且つ前記シリコン酸化物領域に近づくにつれ増加する組成変調を有することが可能である。
前記金属リッチ領域は、シリコンを含まない金属酸化物からなることが可能である。
前記金属リッチ領域は、前記シリケート領域より前記少なくとも一種類の金属元素の濃度分布が高い金属リッチシリケートからなることが可能である。
前記金属層を形成する工程は、処理雰囲気中の残留酸素分圧を1×10−6T以下に設定して行われる堆積工程からなることが可能である。
前記金属層の堆積工程は、前記シリコン領域を室温より昇温して行うことが可能である。
前記熱処理工程の後にさらに窒化処理工程を行うことが可能である。
前記窒化処理工程は、アンモニア中での熱処理からなることが可能である。
前記窒化処理工程は、窒素プラズマ処理からなることが可能である。
前記少なくとも一種類の金属元素は、Zr、Hf、Ta、Al、Ti、Nb、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの少なくともいずれか1つであることが可能である。
前記少なくとも一種類の金属元素がAlのみである場合、該金属元素の供給源は、前記シリコン領域上に延在する膜厚0.6nm以上の下地シリコン酸化膜の表面に接する金属層からなることが可能である。
前記少なくとも一種類の金属元素はZr、Hf、Ta、Al、Ti、Nb、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの少なくともいずれか1つのみを含み、該金属元素の供給源は、前記シリコン領域上に延在する膜厚1nm以上の下地シリコン酸化膜の表面に接する金属層からなることが可能である。
前記金属層の形成工程は、金属堆積膜厚が1nm以下の条件で行われる工程であることが可能である。
前記金属層の形成工程は、金属堆積膜厚が0.6nm以下の条件で行われる工程であることが可能である。
前記金属層と前記下地シリコン酸化膜との界面でのシリケート反応が前記金属層の上部まで進行するよう前記熱処理工程を行うことで、前記絶縁膜構造の最上部までシリケートで構成することが可能である。
前記熱処理工程により前記金属層に未反応金属領域が残存した場合、前記熱処理工程の後、該未反応金属領域を除去する工程を更に含むことが可能である。
前記反応金属領域を除去する工程は、フッ酸溶液またはアンモニア過酸化水素水溶液を使用して行うことが可能である。
前記反応金属領域を除去する工程の後、膜質を改質するための熱処理工程を更に含むことが可能である。
前記金属層の形成工程の後且つ前記熱処理工程の前に、前記金属層上にシリコン含有絶縁膜からなるキャップ層を堆積する工程を更に含むことで、前記熱処理工程において、前記シリケート反応により、前記少なくとも一種類の金属元素を前記下地シリコン酸化膜中及び前記キャップ層中へ熱拡散させることで、前記下地シリコン酸化膜の少なくとも一部の領域に前記少なくとも一種類の熱拡散された金属元素を含むシリコン酸化物からなる第一のシリケート層を形成すると共に、前記キャップ層の少なくとも一部の領域に前記少なくとも一種類の熱拡散された金属元素を含むシリコン絶縁物からなる第二のシリケート層を形成することが可能である。
前記キャップ層は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、及びこれらのうち少なくとも2つの積層構造体のいずれか1つからなることが可能である。
前記キャップ層の膜厚が1nm以下であることが可能である。
前記キャップ層の膜厚が0.5nm以下であることが可能である。
前記絶縁膜構造は、膜の厚さ方向でのシリコンの組成が、前記シリコン領域近傍の最下部及び最上部で高く、中央部で低い組成変調を有することが可能である。
前記絶縁膜構造は、膜の厚さ方向での前記少なくとも一種類の金属元素の組成が、前記シリコン領域近傍の最下部及び最上部で低く、中央部で高い組成変調を有することが可能である。
前記シリケート領域を含む前記絶縁膜構造の酸化膜換算膜厚が、前記下地シリコン酸化膜の酸化膜換算膜厚より小さいことが可能である。
前記下地シリコン酸化膜は、窒素を導入したシリコン酸窒化膜からなることが可能である。
前記熱処理工程は、大気圧以下の減圧酸素条件で行うことが可能である。
前記シリコン領域はシリコン基板からなり、前記導電領域はゲート電極からなり、前記絶縁膜構造はゲート絶縁膜からなることが可能である。
本発明の第3の側面は、ゲート電極をシリコン基板から電気的に絶縁するゲート絶縁膜を有する半導体装置の製造装置であって、下地シリコン酸化膜が形成された前記シリコン基板を導入する成膜チャンバーと、該成膜チャンバーに導入された前記シリコン基板の前記下地シリコン酸化膜上に金属層を堆積する金属蒸着機構と、前記成膜チャンバー内の残留酸素分圧を制御する排気ポンプとを含み、前記金属蒸着機構は、前記排気ポンプによって前記成膜チャンバー内の残留酸素分圧を1x10−6Torr以下にして前記金属層を前記下地シリコン酸化膜上に堆積させる半導体装置の製造装置を提供することである。
前記製造装置は、前記成膜チャンバーに導入された前記シリコン基板を加熱する基板加熱機構を更に含むことが可能である。
前記金属蒸着機構は、蒸着源と基板との間隔を100mm以上に設定して前記金属層を前記下地シリコン酸化膜上に堆積させることが可能である。
図2は、本発明に係る一実施の形態におけるゲート絶縁膜構造に含まれるシリケート高誘電率薄膜の膜厚方向における金属元素濃度分布を示す図である。
図3Aは、図1Cにおける金属層と下地シリコン酸化膜との界面反応により、金属層上部に未反応領域が残存した絶縁膜構造を示す縦断面図である。
図3Bは、図3Aに示す上部未反応領域を除去し、更に改質熱処理を行った後の絶縁膜構造を示す縦断面図である。
図4は、ゲート絶縁膜において、金属元素を含む金属シリケート領域の物理膜厚Aと、金属元素を含まないシリコン酸化物領域の物理膜厚Bと、ゲート絶縁膜の物理膜厚A+Bの関係を説明するための図である。
図5は、図2に示した本発明に係る絶縁膜構造を適用した半導体装置の一例を示す部分縦断面図である。
図6A乃至図6Dは、本発明に係る他の実施の形態における半導体装置に含まれるシリケート高誘電率薄膜からなる絶縁膜構造の製造工程における部分縦断面図である。
図7は、図6Dに示す絶縁膜構造に含まれるシリケート高誘電率薄膜の膜厚方向における金属元素濃度分布を示す図である。
図8A乃至図8Dは、本発明に係る第1の実施例における半導体装置に含まれるランタンシリケート高誘電率薄膜の製造工程を示す縦断面図である。
図9は、図8A乃至図8Dに示すランタンシリケート高誘電率薄膜の製造に用いた真空蒸着装置の構成の概要を示す図である。
図10は、図8Dに示すランタンシリケート高誘電率薄膜の容量−電圧特性と電流−電圧特性から求めた酸化膜換算膜厚とリーク電流の関係を示す図である。
図11A乃至図11Dは、本発明に係る第2の実施例の半導体装置に含まれるハフニウムシリケート高誘電率薄膜の製造工程を示す縦断面図である。
図12は、図11A乃至図11Dに示すハフニウムシリケート高誘電率薄膜の製造工程に用いたスパッタ成膜装置の構成の概要を示す図である。
図1A乃至図1Dは、本発明に係る一実施の形態における半導体装置に含まれるシリケート高誘電率薄膜からなる絶縁膜構造の製造工程における部分縦断面図である。図2は、本発明に係る一実施の形態におけるゲート絶縁膜構造に含まれるシリケート高誘電率薄膜の膜厚方向における金属元素濃度分布を示す図である。
本実施の形態における高誘電率薄膜の製造工程は、図1Aに示すシリコン基板101の表面に水素終端処理が施した後、図1Bに示すように酸窒化膜からなる下地シリコン酸化膜103を形成する。図1Cに示すように下地シリコン酸化膜103の表面へ金属元素を供給して金属層104を形成する。図1Cに示すように熱処理によりシリケート領域を含む絶縁膜構造105をシリコン基板101上に形成する。シリケートからなる高誘電率膜層をシリコン基板101上に直接堆積するのではなく、熱処理により下地シリコン酸化膜103と金属層104との界面反応を引起すことによってシリケート領域を含む絶縁膜構造105を高誘電率薄膜としてシリコン基板101上に形成する。
まず、図1Bに示すようにシリコン基板101の表面に高品質な下地シリコン酸化膜103を形成する。なお、シリコン基板101は、図1Aに示す表面終端水素102を余ったシリコン原子の結合手と結びつけて不安定な未結合手を消去する水素終端処理が施されている。下地シリコン酸化膜103の膜厚は、従来の界面挿入層の膜厚である通常0.6nm以下に比べて厚く設定することが望ましく、最終的に必要となる絶縁膜構造105の電気的膜厚、すなわち、酸化膜換算膜厚と同程度の下地シリコン酸化膜103を形成する。図2を参照し後に詳細に説明するが、絶縁膜構造105は、界面反応により金属元素が導入された高誘電率膜としての役割を果すシリケート領域105−2と、金属元素が導入されないシリコン酸化物領域105−1とを含む。
図1Bに示す下地シリコン酸化膜103の形成方法は、特に限定する必要はないが、1つの典型例として、既知の熱酸化膜形成工程を採用することが可能である。この際、下地シリコン酸化膜103は、最終的に形成する高誘電率ゲート絶縁膜構造105の酸化膜換算膜厚と同程度の極薄であることが求められるため、RTO(Rapid Thermal Oxidation)が有効である。なお、ウエット処理によって形成したケミカルオキサイドでは、極薄の下地シリコン酸化膜103を容易に形成できるが、界面電気特性に劣るため本発明では効果を十分に発揮しない可能性がある。さらに酸化膜換算膜厚低減の観点からは、図1Bに示す工程としてシリコン基板101の表面に形成する下地シリコン酸化膜103の膜厚、すなわち、界面反応を引起す前の下地シリコン酸化膜103の膜厚を薄くすることが求められるが、後述する工程で該下地シリコン酸化膜103中に金属元素が拡散することを考慮し、かつ下地シリコン酸化膜103とシリコン基板101との界面のハイクオリティを保持するためには、下地シリコン酸化膜103の膜厚は通常1nm以上であることが望ましい。しかし、Alの様に下地シリコン酸化膜103への金属元素の拡散が顕著でない元素を選択するときは、下地シリコン酸化膜の膜厚を最低で0.6nm程度まで薄くすることが可能である。
また下地シリコン酸化膜103中に例えば数%程度の微量の窒素を導入した酸窒化膜を下地層として用いることも有効である。この場合には、界面に窒素が偏析しない様にラジカル窒化プロセスによって下地シリコン酸化膜103表面を選択的に窒化した構造が有効である。
次に、図1C及び図1Dに示すように、下地シリコン酸化膜103表面に、シリケートを構成する金属元素を供給し、金属元素供給時あるいは供給後に行う熱処理工程によって金属元素を下地シリコン酸化膜103中に拡散させて下地シリコン酸化膜103の一部である、シリコン基板101との界面近傍領域を除く領域、取分け、下地シリコン酸化膜103の上層部分に、シリコン酸化をシリケートに変換したシリケート層105−2を形成する。
下地シリコン酸化膜103表面への金属元素の供給手段としてはCVDによる化学的手法やスパッタ堆積などの物理蒸着法が考えられる。特に高誘電率膜を構成する金属元素の酸化速度が非常に速いことを考慮すれば、図1Bに示す金属層104の形成工程時の処理雰囲気中の残留酸素分圧を1×10−6Torr以下に低減できる超高真空スパッタリング法を採用することが望ましい。またスパッタリング法による金属堆積では、成膜時の下地シリコン酸化膜103へのダメージ低減が必要であり、スパッタ蒸着源とシリコン基板101との距離を離し、シリコン基板101に高速イオンや多量のフォトンが入射しない条件で金属供給を行うことが重要である。通常100mm以上の蒸着源と基板ウエハとの間隔が必要であり、200mm以上の間隔を確保したリモートタイプの成膜装置が望ましい。さらに理想的な金属供給方法としては金属原料の電子ビーム加熱などによる真空蒸着方法が挙げられる。
金属元素を供給して金属層104を形成する工程では、上述の様に雰囲気ガス並びに真空度が重要である。すなわち、反応性スパッタリングや反応性蒸着等の従来の酸素雰囲気中での金属蒸着による成膜方法では、金属元素供給と共に酸化反応が進行して化学量論的な金属酸化物が形成され、成膜初期から界面反応が進行して、シリコン基板101との理想的な界面を保持することが困難であるが、本発明のように金属元素供給時の残留酸素分圧が1×10−6Torr以下の条件で従来より厚い1nm以上の下地シリコン酸化膜103上に金属元素を供給すると、微少な残留酸素の効果で金属元素の一部が酸化状態になる可能性もあるが、下地シリコン酸化膜103とシリコン基板101との界面構造は良好に保存される。
熱処理工程では、酸素欠損を多量に含んだ金属反応領域の酸化工程で界面反応が促進される。このため、熱処理工程で下地シリコン酸化膜103と金属層104との界面シリケート反応を効果的に実施することができる。例えば、残留酸素分圧を1×10−6Torr以下の条件で真空蒸着法によってZr元素を下地シリコン酸化膜103に供給した場合、下地シリコン酸化膜103の膜中のSi−O結合状態に変化は生じず、またZr元素の酸化速度が非常に速いために、上述の残留酸素分圧でも大半のZr元素が酸化してしまうが、金属反応領域中には多量の酸素欠損が存在し、原子配置が乱れた構造である。ことをX線光電子分光法等の評価手法で確認できるため、熱処理工程で界面シリケート反応を効果的に実施することができる。これに対して残留酸素分圧が1×10−6Torrより高い条件で金属元素供給を実施した場合、金属反応領域の酸素欠損量が急激に減少し、熱処理工程での界面シリケート反応が抑制されてしまう。
なお、下地シリコン酸化膜103中に金属元素を導入しただけでは酸素欠損を多く含んだシリケート構造となっているが、下地シリコン酸化膜103中の酸素拡散に比べてシリケート等の高誘電率薄膜中の酸素拡散が速やかに進行し、さらに金属元素の酸化速度が非常に速いために、下地シリコン酸化膜103中への金属拡散後に追加の減圧酸化処理を施すことでシリコン基板101との界面状態を保持したままでシリケート層105−2の酸素欠損を解消することができる。
一方、HfO2やZrO2等の高誘電率薄膜とシリコン基板101との界面は熱的に安定であるが、下地シリコン酸化膜103表面に高誘電率膜であるシリケート層105−2を構成する金属元素を供給した場合には、Si−O結合に比べて、金属原子と酸素原子との結合であるMetal−O結合の方がより強固であるために、下地シリコン酸化膜103表面でシリケート結合(Metal−O−Si)が形成され、また界面シリケート形成反応を金属元素供給時の基板昇温あるいは金属元素供給後の熱処理工程によって促進させることが可能であり、化学量論的な膜組成を有した金属酸化物を介しての界面酸化速度よりも界面反応がより促進される。
一方、金属元素供給により金属層104を形成する工程で、シリコン基板101を昇温することも効果的である。金属元素の酸化速度が非常に速いため、残留酸素分圧を低減した装置内でも金属層104の酸化が進行する可能性があり、金属元素供給時にシリコン基板101を昇温し、金属元素供給と同時に下地シリコン酸化膜103との反応すなわち金属元素拡散を促進することが有効である。しかしシリコン基板101の温度を室温とした場合でも、上述のように金属反応領域中に多量の酸素欠損が存在しているために、金属元素供給後に熱処理を行った場合でも界面反応すなわち金属元素拡散が促進される。
熱処理工程の条件としては金属元素拡散を主目的とした酸素分圧を低減した条件と、シリケート層105−2中の酸素欠損低減を目的とした酸素を含む雰囲気とする条件とが考えられるが、シリケート層105−2中の酸素欠損低減は微量の酸素分圧中でも進行するために、熱処理時の酸素分圧を低減して下地シリコン酸化膜103とシリコン基板101との界面の酸化が進行しない条件を実現できる。
このように下地シリコン酸化膜103中への金属元素拡散のプロセス条件を最適化することで金属元素が下地シリコン酸化膜103とシリコン基板101との界面に到達しない構造を実現することができ、図1Dに示すように、シリコン酸化物領域105−1と、シリケート領域105−2と、金属リッチ領域105−3とから構成される絶縁膜構造105を得ることができる。
図2に示すように、絶縁膜構造105の膜厚方向すなわち深さ方向における金属元素濃度分布は、絶縁膜構造105の表面で金属元素濃度が最も高く、絶縁膜構造105の深さが深くなるにつれ金属元素濃度は減少し、絶縁膜構造105の表面からある一定の深さで金属元素濃度は概ねゼロとなる。すなわち、シリコン基板101との界面に近い領域は金属元素が拡散されないため、金属元素濃度は実質ゼロである。つまり、絶縁膜構造105において、シリコン基板101との界面に近い領域は、金属元素を含まないシリコン酸化物領域105−1となる。絶縁膜構造105とシリコン基板101との界面では、図1Bに示す工程で下地シリコン酸化膜103をシリコン基板101の表面上に形成した直後と同様の良質な界面構造が保持される。一方、絶縁膜構造105の上部では金属組成が高く、金属拡散工程や熱処理条件により絶縁膜構造105の表面では、シリコンを含まない金属酸化物となるか或いは金属リッチシリケートとなる。この金属酸化物あるいは金属リッチシリケートからなる上部領域を金属リッチ領域105−3と呼ぶ。絶縁膜構造105において、シリコン酸化物領域105−1と金属リッチ領域105−3との間の領域をシリケート領域105−2と呼ぶ。該シリケート領域105−2は組成変調を有し、金属リッチ領域105−3に近づくにつれ金属元素濃度すなわち金属組成が増加しシリコン組成が減少し、逆にシリコン酸化物領域105−1に近づくにつれ金属元素濃度すなわち金属組成が減少しシリコン組成が増加する。すなわち、絶縁膜構造105は、シリコン基板101に隣接し且つ上記界面反応では金属元素が導入されないシリコン酸化物領域105−1と、該シリコン酸化物領域105−1上に延在し且つ上記界面反応に伴なう金属元素の導入による組成変調を有する組成変調シリケート領域105−2と、該シリケート領域105−2上に延在し且つ金属元素濃度すなわち金属組成が高い金属リッチシリケート領域105−3とからなる。なお、図2には、シリケート領域を含む絶縁膜構造105に形成されたゲート電極106が示されている。
シリケートを形成するため下地シリコン酸化膜103表面に供給する金属元素しては、Zr、Hf、Ta、Al、Ti、Nbや希土類元素であるSc、Y、またランタノイド系元素のLa、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luが挙げられる。これらの金属元素の全てについて本発明で提案する高誘電率薄膜作製方法を適用することが可能であるが、材料物性の違いによって下地シリコン酸化膜103への金属拡散速度に違いが生じる。例えば、Laに代表されるランタノイド系元素の酸化物はシリコン酸化物と混じりやすい特性を有し、下地シリコン酸化膜103中への金属拡散が比較的容易に進む。一方、Alなどは下地シリコン酸化膜103中への拡散があまり進行しないが原子レベルでの観点からは界面層を形成する。またZrやHf等の特性はこれらの中間にある。従って上述の各材料について金属供給量と拡散条件とを最適化する必要がある。
このうち金属供給量に依存する金属堆積層膜厚は、以下の理由から半導体装置の特性を決める重要なプロセスパラメータである。金属堆積膜厚が必要以上に厚い場合は、下地シリコン酸化膜との界面ではシリケート形成が進行するものの、金属層上部では金属組成が高くなり、場合によってはシリコンを含まない厚い金属酸化物層が形成される。このシリコンを含まない金属酸化物層は比誘電率が高く、ゲート絶縁膜を通過するリーク電流の低減には効果的であるが熱安定性が劣化し、また金属酸化物中の固定電荷密度が高い場合にはデバイスの動作電圧がシフトするなどの信頼性に関与した問題が生じる。従って電気特性に優れたシリケート高誘電率ゲート絶縁膜形成においては上述の下地酸化膜厚の最適化に加え、金属堆積層膜厚も最適化することが重要である。
また、下地シリコン酸化膜と上部金属層との拡散反応は、金属層104の全領域が反応することが望ましい。未反応領域が金属層104中に残された場合には、ゲート絶縁膜の特性劣化を引き起こす。この様な場合は、金属層104中の未反応領域を除去或いは剥離し、下地シリコン酸化膜との界面反応で形成された領域のみをゲート絶縁膜として用いることができる。
図3Aは、図1Cにおける金属層104と下地シリコン酸化膜103との界面反応により、金属層104上部に未反応領域105−5が残存した絶縁膜構造105を示す縦断面図である。図3Aに示す絶縁膜構造105は、シリコン基板101に隣接し且つ上記界面反応では金属元素が導入されないシリコン酸化物領域105−1と、該シリコン酸化物領域105−1上に延在し且つ上記界面反応に伴なう金属元素の導入による組成変調を有する組成変調シリケート領域105−2と、該シリケート領域105−2上に延在し且つ金属元素濃度すなわち金属組成が高い金属リッチシリケート領域105−3と、該金属リッチシリケート領域105−3上に延在する上部未反応金属領域105−5とを含む。
前述したように、上部未反応金属領域105−5はゲート絶縁膜の特性劣化を引き起こすため、該上部未反応金属領域105−5を除去し、その後、更に改質熱処理を行う。図3Bは、図3Aに示す上部未反応領域105−5を除去し、更に改質熱処理を行った後の絶縁膜構造105を示す縦断面図である。該未反応金属領域105−5は、例えば、エッチングにより除去し得る。ウエットエッチング溶液としては、希フッ酸溶液やアンモニア過酸化水素水溶液をベースとした溶液を用いることができる。更に、該未反応金属領域105−5の除去工程の後に、追加の熱処理を施すことでゲート絶縁膜の特性を改善することができる。
また、図1Cに示す金属層104から下地シリコン酸化膜103中に金属拡散を行うための熱処理工程を、還元性雰囲気中で行うことにより、下地シリコン酸化膜103中への金属の拡散反応をより効果的に実施することが可能となる。これは金属拡散から酸素原子を奪う条件下で熱処理を行うことで、上述の上部反応領域に酸素欠損を生じさせ、下地シリコン酸化膜103中への金属拡散が促進されるためである。上記還元性雰囲気としては水素雰囲気やアンモニア雰囲気が効果的である。さらに上記還元性雰囲気での処理後、酸素雰囲気中で熱処理すなわち酸化処理を施すことで界面反応によって形成した金属シリケート膜中の酸素欠損を補うことが望ましい。
また上述の種々の高誘電率ゲート絶縁膜形成後に膜中に窒素導入することも高誘電率膜の耐熱性向上には効果的である。上記窒化工程としてはアンモニア中での熱処理あるいは窒素プラズマ処理が挙げられる。
また上述の種々の高誘電率ゲート絶縁膜105の形成後且つゲート電極106の形成前に、高誘電率ゲート絶縁膜105とゲート電極106との界面の反応を抑制する目的で、膜厚1.0nm以下、望ましくは0.5nm以下のシリコン窒化膜からなるキャップ層またはシリコン酸窒化膜からなるキャップ層を形成することも有効である。
高品質な高誘電率ゲート絶縁膜構造105としては、シリコン基板101とゲート電極106の間に設けられたゲート絶縁膜層105の物理的膜厚が3.5nm以下であり、かつその上層部分に存在する金属含有シリケート層の物理膜厚が当初形成した図1Cに示す下地シリコン酸化膜層の膜厚よりも薄いことを特徴としたゲート絶縁膜構造が有効である。図4は、ゲート絶縁膜105において、金属元素を含む金属シリケート領域の厚さAと、金属元素を含まないシリコン酸化物領域の厚さBと、ゲート絶縁膜105の厚さA+Bの関係を説明するための図である。ここで、金属元素を含む金属シリケート領域は、図3Bにおける組成変調シリケート領域105−2及び金属リッチシリケート領域105−3とに相当し、金属元素を含まないシリコン酸化物領域は、図3Bにおけるシリコン酸化物領域105−1に相当する。さらにゲート絶縁膜105の電気特性と信頼性向上の観点からは金属シリケート領域の厚さAが1.5nm以下であるあることが好ましい。
図5は、図2に示した本発明に係る絶縁膜構造を適用した半導体装置の一例を示す部分縦断面図である。電界効果型トランジスタは、シリコン基板101と、該シリコン基板101中に選択的に形成されたソース領域109−1及びドレイン領域109−2と、シリコン基板101表面に形成された前述の絶縁構造を有するゲート絶縁膜105と、該ゲート絶縁膜105上に形成されたゲート電極106と、該ゲート電極106の側壁に形成された窒化膜サイドウォール107と、該窒化膜サイドウォール107上に形成された酸化膜サイドウォール108とからなる。ゲートエッチング後に露出したゲート側壁部分の保護を目的として、該シリコン窒化膜サイドウォール108を設けることが望ましい。
さらに上記高誘電率ゲート膜の特徴としてはデバイス動作電圧内での印加バイアスで、ゲート容量−ゲート電圧曲線のヒステリシスが5mV以下であることが挙げられる。
また前述の説明では、シリコン酸化膜と金属層との界面反応を利用したシリケート形成として、下地シリコン酸化膜上に金属拡散源となる金属層を形成し、この積層構造を熱処理する工程を示したが、下地シリコン酸化膜上に金属層を形成した後更に該金属層上に上部キャップ層を形成し、その後熱処理を施して、該金属層から上下両方の上部キャップ層及び下地シリコン酸化膜層に金属拡散させて組成変調を有した金属シリケートゲート絶縁膜を形成することも可能である。
図6A乃至図6Dは、本発明に係る他の実施の形態における半導体装置に含まれるシリケート高誘電率薄膜からなる絶縁膜構造の製造工程における部分縦断面図である。
図6Aに示すように下地シリコン酸化膜103をシリコン基板101上に形成する。図6Bに示すように下地シリコン酸化膜103の表面へ金属元素を供給して金属層104を形成する。図6Cに示すように金属層104上にキャップ層110を形成する。図6Dに示すように熱処理によりシリケート領域を含む絶縁膜構造105をシリコン基板101上に形成する。シリケートからなる高誘電率膜層をシリコン基板101上に直接堆積するのではなく、熱処理により下地シリコン酸化膜103と金属層104との界面及びキャップ層110と金属層104との界面でのシリケート反応を引起すことによって、下地シリコン酸化膜103とキャップ層110とに金属層104から金属を熱拡散させ、図6Dに示すシリケート領域を含む絶縁膜構造105を形成する。絶縁膜構造105’は、シリコン基板101上に延在し且つ金属元素が導入されないシリコン酸化物領域105−1と、該シリコン酸化物領域105−1上に延在し且つ上記シリケート反応により金属元素が熱拡散された第一のシリケート領域105−2と、該第一のシリケート領域105−2上に延在する金属リッチ領域105−3と、該金属リッチ領域105−3上に延在し且つ上記シリケート反応により金属元素が熱拡散された第二のシリケート領域105−4とを含む。上記下地シリコン酸化膜103としてはシリコン酸化膜およびシリコン酸窒化膜が、キャップ層110としてはシリコン層、シリコン酸化膜層、シリコン窒化層およびシリコン酸窒化膜層の組合せの中から選択することができる。さらにキャップ層110の膜厚としては1nm以下、望ましくは0.5nmの超薄膜を用いることが効果的である。尚、図1A乃至1Dを参照して前述した製造工程と重複する部分の説明は、説明が冗長になるのを避けるため省略する。
図7は、図6Dに示す絶縁膜構造105’に含まれるシリケート高誘電率薄膜の膜厚方向における金属元素濃度分布を示す図である。図7に示すように、絶縁膜構造105’の膜厚方向すなわち深さ方向における金属元素濃度分布は、金属リッチ領域105−3で金属元素濃度が最も高く、第一及び第二のシリケート領域105−2及び105−4では、金属リッチ領域105−3から距離が離れるにつれ金属元素濃度は減少する。すなわち、第一のシリケート領域105−2では、深さが深くなるにつれ金属元素濃度は減少し、一方、第二のシリケート領域105−4では、深さが深くなるにつれ金属元素濃度は増加する。すなわち、シリコン基板101との界面に近い領域は金属元素が拡散されないため、金属元素濃度は実質ゼロである。つまり、絶縁膜構造105’において、シリコン基板101との界面に近い領域は、金属元素を含まないシリコン酸化物領域105−1となる。
図8A乃至図8Dは、本発明に係る第1の実施例における半導体装置に含まれるランタンシリケート高誘電率薄膜の製造工程を示す縦断面図である。図9は、図8A乃至図8Dに示すランタンシリケート高誘電率薄膜の製造に用いた真空蒸着装置の構成の概要を示す図である。図10は、図8Dに示すランタンシリケート高誘電率薄膜の容量−電圧特性と電流−電圧特性から求めた酸化膜換算膜厚とリーク電流の関係を示す図である。
第1の実施例では、下地層として下地シリコン酸化膜103を形成し、金属元素としてLaを用いてランタンシリケート高誘電率薄膜205を形成し、ランタンシリケート高誘電率薄膜205を用いて半導体装置の特性を検証した。
図8Aに示すようにシリコン基板101を洗浄後、フッ酸処理で表面酸化膜を除去し、シリコン基板101をRTOによって表面酸化して膜厚1.1nmの下地シリコン酸化膜103を形成した。RTOは、基板温度700℃として減圧酸素条件(500Pa)にて実施した。
次に、下地シリコン酸化膜103を形成したシリコン基板101を図9Bに示すウエハ搬送系403に載置し、ウエハ導入チャンバー402を介して成膜チャンバー401に導入し、電子ビーム蒸着機構406を用いてLa蒸着源の電子ビーム加熱(電子ビーム蒸着)によって下地シリコン酸化膜103上に金属ランタン層204を堆積した。金属元素堆積時、成膜チャンバー401の真空度を粗引き系ポンプ408と主排気ポンプ407とによる真空引きにより2×10−9Torr以下の条件に設定し、シリコン基板101の基板温度を室温並びに基板加熱機構405の加熱により500℃に設定した。
次に、金属ランタン層204が堆積されたシリコン基板101を成膜チャンバー401から取り出し、膜中の酸素欠損を補うために窒素雰囲気中にて500℃で10分間の熱処理を実施してシリコン酸化膜領域205−1とLaシリケート領域205−2とLaリッチ領域205−3とで構成されるランタンシリケート高誘電率薄膜205を形成した。熱処理工程は横型石英炉用いて実施し、処理雰囲気中の残留酸素あるいはウエハ搬送中の吸着酸素によって膜中への酸素導入並びに下地シリコン酸化膜103への金属拡散を行うことができる。
このようにして形成したランタンシリケート高誘電率薄膜205について容量―電圧並びに電流−電圧特性を評価し、酸化膜換算膜厚(EOT)並びにリーク電流(Jg)を測定し、下地シリコン酸化膜103の特性と比較した。比較結果を図10に示す。
図10には、ランタン堆積時のシリコン基板101の温度が室温と500℃との異なる条件で行った試料の特性結果がそれぞれ示されており、全ての試料について下地シリコン酸化膜103に比べてリーク電流を低減できている。
また、ランタン堆積時のシリコン基板101の温度を500℃として実施した試料では、下地シリコン酸化膜103の膜厚よりも酸化膜換算膜厚が薄く、上述の本発明の製造方法によってランタンが下地シリコン酸化膜103中に拡散して高誘電率化が進んだことを確認し、ランタン堆積時のシリコン基板101の温度を室温として実施した試料でも酸化膜換算膜厚が最も薄い試料では、下地シリコン酸化膜103よりも酸化膜換算膜厚が薄くなっていることから、シリコン基板101の温度が室温の条件でも金属拡散による高誘電率化を確認した。このようにランタン堆積時の基板温度が高い試料について酸化膜換算膜厚が薄い傾向にあり、ランタン堆積時にシリコン基板101を昇温する効果を確認した。
また、界面準位密度を測定した結果、ランタンシリケートをシリコン基板101上に直接堆積した場合と比較して、本発明の製造方法を適用することで欠陥密度が1/5〜1/10に低減されることが確認できた。さらに、これらのランタンシリケート高誘電率薄膜205をゲート絶縁膜として、ポリシリコンゲート電極を用いてMOSFETを試作した結果、ランタンシリケートをシリコン基板101上に直接堆積した場合に比べて移動度が50%以上増加した。
(第2の実施例)
図11A乃至図11Dは、本発明に係る第2の実施例の半導体装置に含まれるハフニウムシリケート高誘電率薄膜の製造工程を示す縦断面図である。図12は、図11A乃至図11Dに示すハフニウムシリケート高誘電率薄膜の製造工程に用いたスパッタ成膜装置の構成の概要を示す図である。
第2の実施例では、下地層としてシリコン酸窒化膜203を形成し、金属元素としてHfを用いてハフニウムシリケート高誘電率薄膜305を形成し、ハフニウムシリケート高誘電率薄膜305を用いて半導体装置の特性を検証した。第2の実施例において下地酸化膜としてシリコン酸窒化膜203を用いた理由は、高誘電率材料への窒素添加による耐熱性改善のためである。
シリコン基板101を洗浄後、フッ酸処理で表面酸化膜を除去し、シリコン基板101をRTOによって表面酸化して膜厚1.5nmの下地シリコン酸化膜103を形成した。RTOは、基板温度700℃として減圧酸素条件(500Pa)にて実施した。
次に、下地シリコン酸化膜103表面の窒化処理を、プラズマ源としてECR(Electron Cyclotron Resonance)ラジカル源を搭載した真空装置によって実施してシリコン酸窒化膜203を形成した。窒素ラジカルの照射条件は基板温度500℃、窒素圧力0.3Paとして投入電力100Wとして窒化処理を行った。
次に、シリコン酸窒化膜203を形成したシリコン基板101をウエハ搬送系703に載置し、ウエハ導入チャンバー702を介して超高真空対応のリモートタイプスパッタ装置である成膜チャンバー701に導入し、スパッタ蒸着機構706を用いてHfターゲットを蒸着源としてアルゴンをスパッタガスとして金属層堆積を実施し、シリコン酸窒化膜203上にハフニウム堆積層304を堆積した。金属元素堆積時、成膜チャンバー701の真空度を粗引き系ポンプ708と主排気ポンプ707とによる真空引きにより5×10−9Torrの条件に設定し、シリコン基板101の基板温度を室温に設定し、ダメージ低減のためにスパッタ源とウエハ間隔は300mmに設定し、アルゴンガス分圧は0.05Paに設定し、投入電力を500Wに設定した。
次に、ハフニウム堆積層304堆積後、成膜チャンバー701内で1×10−6Torr以下の真空度で600℃にて10分間の連続熱処理を実施した後に、シリコン基板101を成膜チャンバー701から取り出し、膜中の酸素欠損を補うために窒素雰囲気中にて500℃で10分間の熱処理を実施し、シリコン酸窒化膜領域305−1とHfシリケート領域305−2とHfリッチ領域305−3とで構成されるハフニウムシリケート高誘電率薄膜305を形成した。熱処理工程は横型石英炉用いて実施し、処理雰囲気中の残留酸素あるいはウエハ搬送中の吸着酸素によって膜中への酸素導入並びに下地シリコン酸化膜103への金属拡散を行うことができる。
本試料について容量―電圧並びに電流―電圧特性評価の結果、酸化膜換算膜厚は1.45nmでありリーク電流はシリコン酸化膜に比べて3〜4桁低減できることを確認した。
また従来技術に従って0.5nm厚の下地シリコン酸化膜103上に反応性スパッタリング法によってHfO2を直接堆積した場合に比べて、本発明の製造方法を適用することで、界面欠陥密度を1/5程度を低減できることが確認された。さらに熱処理による結晶化温度を評価した結果、窒素を導入していないハフニウムシリケート高誘電率薄膜305に対して耐熱性が50℃〜100℃改善した。一方、ハフニウムシリケート高誘電率薄膜305をゲート絶縁膜として、ポリシリコンゲート電極を用いてMOSFETを試作した結果、ハフニウムシリケートをシリコン基板上に直接堆積した場合に比べて移動度が40%以上増加した。
本実施例2において金属ハフニウムの堆積膜厚を0.4〜0.6nmおよび1.0nmとしてMOSFETを作製した場合、リーク電流値はシリコン酸化膜に比べてそれぞれ約3桁及び約4桁低減できることを確認した。
また金属ハフニウムの堆積膜厚が異なるこれらのデバイスについて、絶縁膜とシリコン基板界面に存在する電気的欠陥(界面欠陥密度:Dit)ならびにデバイス動作にともなう閾値電圧シフトから見積った素子寿命(絶縁膜信頼性)を評価した。その結果、金属Hf膜厚を0.4〜0.6nmとして作製したデバイスでは堆積膜厚1.0nmとして作製したものと比較して界面欠陥密度を1/2未満に低減でき、また素子寿命(信頼性)を10倍以上改善できることを確認した。さらにトランジスタの動作電圧内での容量−ゲート電特性(C−V特性)のヒステリシスが5mV以下とすることを確認した。従って、金属層の膜厚は、リーク電流低減及び素子寿命等のデバイス信頼性の観点から望ましくは1nm以下、より望ましくは0.6nm以下であることを確認した。膜厚下限は有意の厚さのシリケート層が形成される限りにおいて特に限定されないが、例えば0.4nm以上としたときに効果が顕著である。デバイス設計の際にはこのような膜厚範囲から任意に選択することが出来るが、例えばリーク電流低減を優先する場合には金属堆積層厚を1nmに近い値としたシリケート成膜が効果的であり、一方デバイス信頼性を優先する場合には金属堆積層厚を0.4〜0.6nmとすることが有効である。
またゲート絶縁膜のリーク電流低減効果とトランジスタの移動度向上ならびに信頼性確保を実現するゲート絶縁膜の典型的な構造は、総物理膜厚が3.5nm以下であり、かつ金属元素を含まない下地シリコン酸化領域の物理膜厚(B)が金属元素を含有したシリケート領域の物理膜厚(A)よりも厚い場合、すなわちA<Bの関係を満たす場合により優れた特性が得られることを確認した。典型例としては未反応の下地酸化膜の物理膜厚が1.4nmであり、金属含有上部シリケート層の物理膜厚が1.2nmであり、電気膜厚が1.75nmであった。
さらに上記のトランジスタ構造の作製では、ゲート側壁にシリコン窒化膜からなるサイドウォールを形成した場合にゲート長が短い微細トランジスタで良好なトランジスタ特性を実現できた。
また上記の実施例では金属拡散源としてHf金属を用いたが、金属Hf堆積時にスパッタリングガスとして窒素を導入してHfN(ハフニウム窒化物)を堆積することも有効である。上記と同様にして1.5nm厚の下地シリコン酸化膜上にHfNを堆積した後に同様の熱処理を施すことで膜中に窒素を含有したHfシリケート膜(HfSiON)を作製することができた。熱処理中に膜中窒素の一部が熱脱離してHfシリケート膜には約4%程度の窒素しか残留しないが、本成膜方法で金属シリケート中に窒素を導入することで絶縁膜の結晶化温度を約50℃上昇させることができ、窒素導入による熱耐性の向上を確認した。また金属窒化物の場合にもゲート絶縁膜の信頼性確保の観点からは金属窒化膜の膜厚を1nm以下、好ましくは0.6nm以下とした場合にゲート絶縁膜の容量−ゲート電圧特性のヒステリシスを5mVとすることができた。
以上説明したように、本実施の形態によれば、シリコン基板101表面に下地シリコン酸化膜103を形成した後、下地シリコン酸化膜103表面に高誘電率膜を構成する金属元素を供給する金属層堆積工程と熱処理工程とによって金属元素を下地シリコン酸化膜103中に拡散させることでシリケート領域を含む絶縁膜構造105をゲート絶縁膜として形成することにより、高誘電率薄膜とシリコン基板との界面に良質の下地シリコン酸化膜とシリコン基板との界面を有したゲート絶縁膜構造の形成を可能し、高誘電率絶縁膜の実用化において課題となっていた界面電気特性の改善を図ることができるという効果を奏する。
さらに、本実施の形態によれば、下地シリコン酸化膜103中への金属拡散の条件を独立に制御することで、下地シリコン酸化膜103の表面側のみに金属元素拡散させ、シリコン酸化膜とシリコン基板との界面には金属元素が到達しない条件の最適化が容易となり、優れた界面電気特性を有した高誘電率ゲート絶縁膜の作製が可能となるという効果を奏する。
以上の実施の形態では金属膜厚を薄くして、該金属膜を完全に拡散及びシリケート化させてシリケート成膜を行ったが、比較的厚い膜厚の金属膜を用いた場合には、熱処理後に下地酸化膜との未反応金属領域が残存する可能性がある。この場合、該未反応金属領域を除去して、シリケート化した領域のみをゲート絶縁膜として用いることも可能である。
また、上記第1及び第2の実施例では下地酸化膜と上部に金属含有層との2層構造を利用した場合を示したが、前記2層構造の上にさらにシリコンあるいはシリコン酸化膜を主成分としたキャップ層を形成した後に熱処理を施すことで最上層にシリコンリッチな領域を有した構造を形成することができる。
この場合、実施例2同様のRTOとスパッタ成膜によってシリコン酸化膜と金属Hfからなる2層構造を形成した後に、Siターゲットを用いたスパッタ成膜によって膜厚0.5nmのシリコンキャップ層を形成した。その後、酸素雰囲気中500℃での2分間の処理に続いて、窒素中900℃の熱処理を施した。これらの熱処理によって表面シリコンキャップ層の酸化による表面シリコン酸化膜層の形成と金属Hf層から上下シリコン酸化膜層への金属拡散が同時に進行してシリケート層が形成される。
このシリケート層の厚さ方向の組成分布は、シリコン組成は膜の上部およびシリコン基板と接する最下部で高く、中央部(当初金属層が形成されていた部分)では低くなっている。これとは逆に金属(Hf)組成は、膜中央部近傍で極大値を示し、シリコン界面、および最上部に近づくに従ってHf組成が低下する。つまり、組成分布が設けられた構造を実現することができた。また上記に成膜方法の応用例としては表面キャップ層としてシリコン酸化膜、シリコン酸窒化膜やシリコン窒化膜を、さらに金属拡散源としては金属シリケート層、金属アルミネート層、金属酸化物層ならびに金属窒化物層を用いることも有効であった。
本発明の半導体装置、その製造方法およびその製造装置は、シリコン基板表面にシリコン酸化膜を形成した後、シリコン酸化膜表面に高誘電率膜を構成する金属元素を供給する金属層堆積工程と熱処理工程とによって金属元素をシリコン酸化膜中に拡散させることでシリケート層をゲート絶縁膜として形成することにより、高誘電率薄膜とシリコン基板との界面に良質のシリコン酸化膜とシリコン基板との界面を有したゲート絶縁膜構造の形成を可能し、高誘電率絶縁膜の実用化において課題となっていた界面電気特性の改善を図ることができるという効果を奏する。
さらに、本発明の半導体装置、その製造方法およびその製造装置は、シリコン酸化膜中への金属拡散の条件を独立に制御することで、シリコン酸化膜の表面側のみに金属元素拡散させ、シリコン酸化膜とシリコン基板との界面には金属元素が到達しない条件の最適化が容易となり、優れた界面電気特性を有した高誘電率ゲート絶縁膜の作製が可能となるという効果を奏する。
なお、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。
Claims (71)
- 導電領域をシリコン領域から電気的に絶縁する絶縁膜構造を含む半導体装置であって、前記絶縁膜構造は前記シリコン領域上且つ前記導電領域下に延在し、更に前記絶縁膜構造は少なくとも一種類の熱拡散された金属元素を含むシリコン酸化物からなる少なくとも1つのシリケート領域を含む半導体装置。
- 前記シリケート領域における前記少なくとも一種類の金属元素の濃度分布は、熱拡散に由来する分布である請求項1記載の半導体装置。
- 前記絶縁膜構造は、前記少なくとも一種類の金属元素を含まないシリコン酸化物からなる少なくとも1つのシリコン酸化物領域と、前記少なくとも一種類の金属元素の濃度が高い少なくとも1つの金属リッチ領域と、前記シリコン酸化物領域と前記金属リッチ領域との間に位置し且つ前記金属リッチ領域より前記少なくとも一種類の金属元素の濃度が低い前記少なくとも1つのシリケート領域とを含む請求項1記載の半導体装置。
- 前記シリケート領域は、前記少なくとも一種類の金属元素の組成が、前記金属リッチ領域に近づくにつれ増加し且つ前記シリコン酸化物領域に近づくにつれ減少し、一方、シリコンの組成が、前記金属リッチ領域に近づくにつれ減少し且つ前記シリコン酸化物領域に近づくにつれ増加する組成変調を有する請求項4記載の半導体装置。
- 前記金属リッチ領域は、シリコンを含まない金属酸化物からなる請求項3記載の半導体装置。
- 前記金属リッチ領域は、前記シリケート領域より前記少なくとも一種類の金属元素の濃度分布が高い金属リッチシリケートからなる請求項3記載の半導体装置。
- 前記シリコン酸化物領域は前記シリコン領域上に位置し、前記シリケート領域は前記シリコン酸化物領域上に位置し、前記金属リッチ領域は前記シリケート領域上に位置する請求項3記載の半導体装置。
- 前記シリケート領域は、前記少なくとも一種類の金属元素の組成は上方向に向かって増加し、シリコンの組成は上方向に向かって減少する組成変調を有する請求項7記載の半導体装置。
- 前記金属リッチ領域の上に、更に第二のシリケート領域が延在し、該第二のシリケート領域は、前記少なくとも一種類の金属元素の組成は上方向に向かって減少し、シリコンの組成は上方向に向かって増加する組成変調を有する請求項8記載の半導体装置。
- 前記シリコン領域はシリコン基板からなり、前記導電領域はゲート電極からなり、前記絶縁膜構造はゲート絶縁膜からなる請求項1記載の半導体装置。
- 前記少なくとも一種類の金属元素は、Zr、Hf、Ta、Al、Ti、Nb、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの少なくともいずれか1つである請求項1記載の半導体装置。
- 前記少なくとも一種類の熱拡散された金属元素の供給源は、前記シリコン領域上に延在する下地シリコン酸化膜の表面に、残留酸素分圧が1×10−6Torr以下の雰囲気で堆積された金属層からなる請求項1記載の半導体装置。
- 前記少なくとも一種類の熱拡散された金属元素の供給源は、前記シリコン領域上に延在する下地シリコン酸化膜の表面に、前記シリコン領域を室温より昇温して堆積された金属層からなる請求項1記載の半導体装置。
- 前記少なくとも一種類の熱拡散された金属元素の供給源は、膜厚が1nm以下の金属層からなる請求項1記載の半導体装置。
- 前記少なくとも一種類の熱拡散された金属元素の供給源は、膜厚が0.6nm以下の金属層からなる請求項1記載の半導体装置。
- 前記少なくとも一種類の金属元素はAlのみであり、該金属元素の供給源は、前記シリコン領域上に延在する膜厚0.6nm以上の下地シリコン酸化膜の表面に接する金属層からなる請求項1記載の半導体装置。
- 前記少なくとも一種類の金属元素はZr、Hf、Ta、Al、Ti、Nb、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの少なくともいずれか1つのみを含み、該金属元素の供給源は、前記シリコン領域上に延在する膜厚1nm以上の下地シリコン酸化膜の表面に接する金属層からなる請求項1記載の半導体装置。
- 前記絶縁膜構造は、その最上部まで、前記少なくとも一種類の熱拡散された金属元素を含むシリケートで構成されている請求項1記載の半導体装置。
- 前記絶縁膜構造は、シリコンを含有しない未反応金属領域を含まない請求項1記載の半導体装置。
- 前記未反応金属領域は、フッ酸溶液及びアンモニア過酸化水素水溶液の少なくともいずれか1つで除去される領域からなる請求項19記載の半導体装置。
- 前記絶縁膜構造は、前記未反応金属領域が存在しない状態での熱処理に起因し改質された膜質を有する請求項19記載の半導体装置。
- 前記絶縁膜構造は、前記少なくとも一種類の熱拡散された金属元素を含むシリコン酸化物からなる第一のシリケート領域と、該第一のシリケート領域より上に位置し且つ前記少なくとも一種類の熱拡散された金属元素を含むシリコン含有絶縁物からなる第二のシリケート領域とを少なくとも含む請求項1記載の半導体装置。
- 前記シリコン含有絶縁物は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、及びこれらのうち少なくとも2つの積層構造体のいずれか1つからなる請求項22記載の半導体装置。
- 前記第一のシリケート領域は、上表面に接する金属層から熱拡散された前記少なくとも一種類の金属元素を含む下地シリコン酸化膜からなり、前記第二のシリケート領域は、下表面に接する前記金属層から熱拡散された前記少なくとも一種類の金属元素を含むシリコン含有絶縁物のキャップ層からなる請求項22記載の半導体装置。
- 前記キャップ層の膜厚が1nm以下である請求項24記載の半導体装置。
- 前記キャップ層の膜厚が0.5nm以下である請求項23記載の半導体装置。
- 前記絶縁膜構造は、膜の厚さ方向でのシリコンの組成が、前記シリコン領域近傍の最下部及び最上部で高く、中央部で低い組成変調を有する請求項22記載の半導体装置。
- 前記絶縁膜構造は、膜の厚さ方向での前記少なくとも一種類の金属元素の組成が、前記シリコン領域近傍の最下部及び最上部で低く、中央部で高い組成変調を有する請求項22記載の半導体装置。
- 前記絶縁膜構造の酸化膜換算膜厚が、前記少なくとも一種類の金属元素が拡散されるシリコン酸化膜の酸化膜換算膜厚より小さい請求項1記載の半導体装置。
- 前記少なくとも1つのシリケート領域を構成する前記シリコン酸化物が、窒素が導入されたシリコン酸窒化物である請求項1記載の半導体装置。
- 前記少なくとも1つのシリケート領域における前記少なくとも一種類の金属元素の濃度分布は、大気圧以下の減圧酸素条件下での熱処理に由来する分布である請求項1記載の半導体装置。
- 前記絶縁膜構造は、前記少なくとも1つのシリケート領域上に、シリコン窒化物及びシリコン酸窒化物のいずれか1つからなるキャップ領域を更に含む請求項1記載の半導体装置。
- 前記キャップ領域の厚さが0.5nm以下である請求項32記載の半導体装置。
- 前記導電領域はゲート電極からなり、前記絶縁膜構造はゲート絶縁膜からなり、素子動作電圧内でのゲートバイアス印加によりゲート容量―バイアス特性のヒステリシス幅が5mV以下である請求項1記載の半導体装置。
- 前記絶縁膜構造は、前記少なくとも一種類の金属元素を含むシリコン酸化物からなる前記シリケート領域と、前記少なくとも一種類の金属元素を含まないシリコン酸化物からなるシリコン酸化物領域とからなり、前記絶縁膜構造の物理膜厚が3.5nm以下であり、且つ前記シリケート領域の物理的厚さが前記シリコン酸化物領域の物理的厚さよりも薄い請求項1記載の半導体装置。
- 前記シリケート領域の物理的厚さが1.5nm以下である請求項35記載の半導体装置。
- 前記導電領域はゲート電極からなり、前記絶縁膜構造はゲート絶縁膜からなり、該ゲート電極は窒化膜サイドウォールを有する請求項35記載の半導体装置。
- 導電領域をシリコン領域から電気的に絶縁する絶縁膜構造を含む半導体装置の製造方法であって、
前記シリコン領域上に下地シリコン酸化膜を形成する工程と、
前記下地シリコン酸化膜上に金属層を形成する工程と、
熱処理を施すことで前記下地シリコン酸化膜と前記金属層との界面でのシリケート反応を引起し、前記金属層に含まれる少なくとも一種類の金属元素を前記下地シリコン酸化膜中へ熱拡散させることで、前記下地シリコン酸化膜の少なくとも一部の領域に前記少なくとも一種類の熱拡散された金属元素を含むシリコン酸化物からなるシリケート領域を含む絶縁膜構造を形成する工程とを少なくとも含む半導体装置の製造方法。 - 前記界面シリケート反応を引起こす前記熱処理を、還元性雰囲気中で行う請求項38記載の半導体装置の製造方法。
- 前記界面シリケート反応を引起こす前記熱処理を、水素及びアンモニアのいずれかを含む雰囲気中で行う請求項38記載の半導体装置の製造方法。
- 前記熱拡散により、前記少なくとも一種類の金属元素が拡散されないシリコン酸化物からなる少なくとも1つのシリコン酸化物領域と、前記少なくとも一種類の金属元素が高い濃度で拡散された少なくとも1つの金属リッチ領域と、前記シリコン酸化物領域と前記金属リッチ領域との間に位置し且つ前記金属リッチ領域より前記少なくとも一種類の金属元素が低い濃度で拡散された前記少なくとも1つのシリケート領域とを含む前記絶縁膜構造を形成する請求項38記載の半導体装置の製造方法。
- 前記シリケート領域は、前記少なくとも一種類の金属元素の組成が、前記金属リッチ領域に近づくにつれ増加し且つ前記シリコン酸化物領域に近づくにつれ減少し、一方、シリコンの組成が、前記金属リッチ領域に近づくにつれ減少し且つ前記シリコン酸化物領域に近づくにつれ増加する組成変調を有する請求項41記載の半導体装置の製造方法。
- 前記金属リッチ領域は、シリコンを含まない金属酸化物からなる請求項41記載の半導体装置の製造方法。
- 前記金属リッチ領域は、前記シリケート領域より前記少なくとも一種類の金属元素の濃度分布が高い金属リッチシリケートからなる請求項41記載の半導体装置の製造方法。
- 前記金属層を形成する工程は、処理雰囲気中の残留酸素分圧を1×10−6T以下に設定して行われる堆積工程からなる請求項38記載の半導体装置の製造方法。
- 前記金属層の堆積工程は、前記シリコン領域を室温より昇温して行う請求項38記載の半導体装置の製造方法。
- 前記熱処理工程の後にさらに窒化処理工程を行う請求項38記載の半導体装置の製造方法。
- 前記窒化処理工程は、アンモニア中での熱処理からなる請求項47記載の半導体装置の製造方法。
- 前記窒化処理工程は、窒素プラズマ処理からなる請求項47記載の半導体装置の製造方法。
- 前記少なくとも一種類の金属元素は、Zr、Hf、Ta、Al、Ti、Nb、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの少なくともいずれか1つである請求項38記載の半導体装置の製造方法。
- 前記少なくとも一種類の金属元素にAlのみであり、前記下地シリコン酸化膜は0.6nm以上の膜厚で形成される請求項38記載の半導体装置の製造方法。
- 前記少なくとも一種類の金属元素は、Zr、Hf、Ta、Al、Ti、Nb、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの少なくともいずれか1つを含み、前記下地シリコン酸化膜は1nm以上の膜厚で形成される請求項38記載の半導体装置の製造方法。
- 前記金属層の形成工程は、金属堆積膜厚が1nm以下の条件で行われる工程である請求項38記載の半導体装置の製造方法。
- 前記金属層の形成工程は、金属堆積膜厚が0.6nm以下の条件で行われる工程である請求項38記載の半導体装置の製造方法。
- 前記金属層と前記下地シリコン酸化膜との界面でのシリケート反応が前記金属層の上部まで進行するよう前記熱処理工程を行うことで、前記絶縁膜構造の最上部までシリケートで構成する請求項38記載の半導体装置の製造方法。
- 前記熱処理工程により前記金属層に未反応金属領域が残存した場合、前記熱処理工程の後、該未反応金属領域を除去する工程を更に含む請求項38記載の半導体装置の製造方法。
- 前記反応金属領域を除去する工程は、フッ酸溶液またはアンモニア過酸化水素水溶液を使用して行う請求項56記載の半導体装置の製造方法。
- 前記反応金属領域を除去する工程の後、膜質を改質するための熱処理工程を更に含む請求項56記載の半導体装置の製造方法。
- 前記金属層の形成工程の後且つ前記熱処理工程の前に、前記金属層上にシリコン含有絶縁膜からなるキャップ層を堆積する工程を更に含むことで、前記熱処理工程において、前記シリケート反応により、前記少なくとも一種類の金属元素を前記下地シリコン酸化膜中及び前記キャップ層中へ熱拡散させることで、前記下地シリコン酸化膜の少なくとも一部の領域に前記少なくとも一種類の熱拡散された金属元素を含むシリコン酸化物からなる第一のシリケート層を形成すると共に、前記キャップ層の少なくとも一部の領域に前記少なくとも一種類の熱拡散された金属元素を含むシリコン絶縁物からなる第二のシリケート層を形成する請求項38記載の半導体装置の製造方法。
- 前記キャップ層は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、及びこれらのうち少なくとも2つの積層構造体のいずれか1つからなる請求項59記載の半導体装置の製造方法。
- 前記キャップ層の膜厚が1nm以下である請求項59記載の半導体装置の製造方法。
- 前記キャップ層の膜厚が0.5nm以下である請求項59記載の半導体装置の製造方法。
- 前記絶縁膜構造は、膜の厚さ方向でのシリコンの組成が、前記シリコン領域近傍の最下部及び最上部で高く、中央部で低い組成変調を有する請求項38記載の半導体装置の製造方法。
- 前記絶縁膜構造は、膜の厚さ方向での前記少なくとも一種類の金属元素の組成が、前記シリコン領域近傍の最下部及び最上部で低く、中央部で高い組成変調を有する請求項38記載の半導体装置の製造方法。
- 前記絶縁膜構造の酸化膜換算膜厚が、前記下地シリコン酸化膜の酸化膜換算膜厚より小さい請求項38記載の半導体装置の製造方法。
- 前記下地シリコン酸化膜は、窒素を導入したシリコン酸窒化膜からなる請求項38記載の半導体装置の製造方法。
- 前記熱処理工程は、大気圧以下の減圧酸素条件で行う請求項38記載の半導体装置の製造方法。
- 前記シリコン領域はシリコン基板からなり、前記導電領域はゲート電極からなり、前記絶縁膜構造はゲート絶縁膜からなる請求項38記載の半導体装置の製造方法。
- ゲート電極をシリコン基板から電気的に絶縁するゲート絶縁膜を有する半導体装置の製造装置であって、
下地シリコン酸化膜が形成された前記シリコン基板を導入する成膜チャンバーと、
該成膜チャンバーに導入された前記シリコン基板の前記下地シリコン酸化膜上に金属層を堆積する金属蒸着機構と、
前記成膜チャンバー内の残留酸素分圧を制御する排気ポンプとを含み、
前記金属蒸着機構は、前記排気ポンプによって前記成膜チャンバー内の残留酸素分圧を1x10−6Torr以下にして前記金属層を前記下地シリコン酸化膜上に堆積させる半導体装置の製造装置。 - 前記成膜チャンバーに導入された前記シリコン基板を加熱する基板加熱機構を更に含む請求項69記載の半導体装置の製造装置。
- 前記金属蒸着機構は、蒸着源と基板との間隔を100mm以上に設定して前記金属層を前記下地シリコン酸化膜上に堆積させる請求項69記載の半導体装置の製造装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206678 | 2002-07-16 | ||
JP2002206678 | 2002-07-16 | ||
PCT/JP2003/009052 WO2004008544A1 (ja) | 2002-07-16 | 2003-07-16 | 半導体装置、その製造方法およびその製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004008544A1 true JPWO2004008544A1 (ja) | 2005-11-17 |
JP4239015B2 JP4239015B2 (ja) | 2009-03-18 |
Family
ID=30112802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004521225A Expired - Fee Related JP4239015B2 (ja) | 2002-07-16 | 2003-07-16 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7679148B2 (ja) |
JP (1) | JP4239015B2 (ja) |
CN (1) | CN100565916C (ja) |
AU (1) | AU2003281112A1 (ja) |
WO (1) | WO2004008544A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4526995B2 (ja) * | 2004-04-09 | 2010-08-18 | 東京エレクトロン株式会社 | ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム |
JP2005317583A (ja) * | 2004-04-27 | 2005-11-10 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005317647A (ja) | 2004-04-27 | 2005-11-10 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4792716B2 (ja) * | 2004-07-06 | 2011-10-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2006054382A (ja) * | 2004-08-16 | 2006-02-23 | Sony Corp | 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法 |
JPWO2006022175A1 (ja) * | 2004-08-23 | 2008-05-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP4564310B2 (ja) * | 2004-09-01 | 2010-10-20 | 株式会社日立国際電気 | 半導体装置の製造方法 |
JP2006135084A (ja) * | 2004-11-05 | 2006-05-25 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP4914573B2 (ja) | 2005-02-25 | 2012-04-11 | キヤノンアネルバ株式会社 | 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法 |
JP2006253267A (ja) * | 2005-03-09 | 2006-09-21 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP4860183B2 (ja) * | 2005-05-24 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JPWO2007040057A1 (ja) | 2005-10-04 | 2009-04-16 | 日本電気株式会社 | 半導体装置 |
WO2007138693A1 (ja) * | 2006-05-31 | 2007-12-06 | Fujitsu Limited | 半導体デバイスおよびその作製方法 |
US20080237694A1 (en) * | 2007-03-27 | 2008-10-02 | Michael Specht | Integrated circuit, cell, cell arrangement, method for manufacturing an integrated circuit, method for manufacturing a cell, memory module |
WO2008149446A1 (ja) | 2007-06-07 | 2008-12-11 | Canon Anelva Corporation | 半導体製造装置および方法 |
JP5037242B2 (ja) * | 2007-07-06 | 2012-09-26 | キヤノンアネルバ株式会社 | 半導体素子の製造方法 |
JP2009038229A (ja) * | 2007-08-02 | 2009-02-19 | Nec Electronics Corp | 半導体装置 |
US8735243B2 (en) * | 2007-08-06 | 2014-05-27 | International Business Machines Corporation | FET device with stabilized threshold modifying material |
JP5221121B2 (ja) | 2007-12-27 | 2013-06-26 | キヤノン株式会社 | 絶縁膜の形成方法 |
JP5136110B2 (ja) * | 2008-02-19 | 2013-02-06 | ソニー株式会社 | 固体撮像装置の製造方法 |
JP2009260151A (ja) * | 2008-04-18 | 2009-11-05 | Tokyo Electron Ltd | 金属ドープ層の形成方法、成膜装置及び記憶媒体 |
JP5314964B2 (ja) * | 2008-08-13 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR20100101450A (ko) * | 2009-03-09 | 2010-09-17 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
US7944004B2 (en) * | 2009-03-26 | 2011-05-17 | Kabushiki Kaisha Toshiba | Multiple thickness and/or composition high-K gate dielectrics and methods of making thereof |
JP5372617B2 (ja) | 2009-06-24 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5247619B2 (ja) * | 2009-07-28 | 2013-07-24 | キヤノンアネルバ株式会社 | 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置 |
CN102612736A (zh) * | 2009-10-06 | 2012-07-25 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
US8343865B2 (en) * | 2010-01-21 | 2013-01-01 | Renesas Electronics Corporation | Semiconductor device having dual work function metal |
US8598000B2 (en) * | 2010-03-30 | 2013-12-03 | Volterra Semiconductor Corporation | Two step poly etch LDMOS gate formation |
CN102214609A (zh) * | 2010-04-07 | 2011-10-12 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
JP5521726B2 (ja) * | 2010-04-16 | 2014-06-18 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US8575653B2 (en) | 2010-09-24 | 2013-11-05 | Intel Corporation | Non-planar quantum well device having interfacial layer and method of forming same |
US8722548B2 (en) * | 2010-09-24 | 2014-05-13 | International Business Machines Corporation | Structures and techniques for atomic layer deposition |
WO2014035933A1 (en) * | 2012-08-28 | 2014-03-06 | Applied Materials, Inc. | Methods and apparatus for forming tantalum silicate layers on germanium or iii-v semiconductor devices |
WO2015059986A1 (ja) * | 2013-10-22 | 2015-04-30 | 独立行政法人産業技術総合研究所 | 電界効果トランジスタ |
JP6270667B2 (ja) * | 2014-08-28 | 2018-01-31 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US20190237629A1 (en) | 2018-01-26 | 2019-08-01 | Lumileds Llc | Optically transparent adhesion layer to connect noble metals to oxides |
KR102516723B1 (ko) * | 2020-12-31 | 2023-03-30 | 포항공과대학교 산학협력단 | 이온화 가능한 금속 이온이 도핑된 cbram 기반의 선택 소자 및 이의 제조 방법 |
WO2023160896A1 (en) * | 2022-02-24 | 2023-08-31 | Universiteit Twente | Pellicles and membranes for use in a lithographic apparatus |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS589331A (ja) | 1981-07-08 | 1983-01-19 | Mitsubishi Electric Corp | 半導体装置のワイヤボンデイング装置 |
JPS5893331A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 半導体装置における絶縁膜形成方法 |
JPS6211559A (ja) | 1985-07-09 | 1987-01-20 | 株式会社 タクマ | 粗大物剪断破砕装置 |
JPS62118559A (ja) * | 1985-11-18 | 1987-05-29 | Nec Corp | 半導体装置 |
AU2001234468A1 (en) * | 2000-01-19 | 2001-07-31 | North Carolina State University | Lanthanum oxide-based gate dielectrics for integrated circuit field effect transistors and methods of fabricating same |
JP2001257344A (ja) | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2001332547A (ja) | 2000-03-17 | 2001-11-30 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2002184779A (ja) | 2000-12-13 | 2002-06-28 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
JP4367599B2 (ja) * | 2000-12-19 | 2009-11-18 | 日本電気株式会社 | 高誘電率薄膜の成膜方法 |
US7588989B2 (en) * | 2001-02-02 | 2009-09-15 | Samsung Electronic Co., Ltd. | Dielectric multilayer structures of microelectronic devices and methods for fabricating the same |
JP3773448B2 (ja) | 2001-06-21 | 2006-05-10 | 松下電器産業株式会社 | 半導体装置 |
JP3688631B2 (ja) | 2001-11-22 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
JP4102072B2 (ja) | 2002-01-08 | 2008-06-18 | 株式会社東芝 | 半導体装置 |
US6586349B1 (en) * | 2002-02-21 | 2003-07-01 | Advanced Micro Devices, Inc. | Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices |
US6703277B1 (en) * | 2002-04-08 | 2004-03-09 | Advanced Micro Devices, Inc. | Reducing agent for high-K gate dielectric parasitic interfacial layer |
US6797525B2 (en) * | 2002-05-22 | 2004-09-28 | Agere Systems Inc. | Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process |
US6858547B2 (en) * | 2002-06-14 | 2005-02-22 | Applied Materials, Inc. | System and method for forming a gate dielectric |
JP4574951B2 (ja) | 2003-02-26 | 2010-11-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2003
- 2003-07-16 US US10/521,311 patent/US7679148B2/en not_active Expired - Fee Related
- 2003-07-16 CN CNB038170663A patent/CN100565916C/zh not_active Expired - Fee Related
- 2003-07-16 AU AU2003281112A patent/AU2003281112A1/en not_active Abandoned
- 2003-07-16 JP JP2004521225A patent/JP4239015B2/ja not_active Expired - Fee Related
- 2003-07-16 WO PCT/JP2003/009052 patent/WO2004008544A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2004008544A1 (ja) | 2004-01-22 |
CN1669153A (zh) | 2005-09-14 |
CN100565916C (zh) | 2009-12-02 |
US7679148B2 (en) | 2010-03-16 |
AU2003281112A1 (en) | 2004-02-02 |
JP4239015B2 (ja) | 2009-03-18 |
US20050233526A1 (en) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4239015B2 (ja) | 半導体装置の製造方法 | |
JP4643884B2 (ja) | 半導体装置およびその製造方法 | |
CN101752244B (zh) | 等离子体处理方法 | |
US7510983B2 (en) | Iridium/zirconium oxide structure | |
JP5283833B2 (ja) | 半導体装置の製造方法 | |
US10319733B2 (en) | Oxide formation in a plasma process | |
US20050077519A1 (en) | Lanthanide oxide/zirconium oxide atomic layer deposited nanolaminate gate dielectrics | |
TWI420601B (zh) | 製造一氮化閘極介電層之方法 | |
KR101142405B1 (ko) | 유전체막, 유전체막을 이용한 반도체 디바이스 제조방법, 및 반도체 제조기기 | |
JP2003069011A (ja) | 半導体装置とその製造方法 | |
JPH11135774A (ja) | 高誘電率シリケート・ゲート誘電体 | |
WO2003088357A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
KR100729354B1 (ko) | 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법 | |
US20040121544A1 (en) | High-k tunneling dielectric for read only memory device and fabrication method thereof | |
JPWO2005038929A1 (ja) | 半導体装置の製造方法 | |
JP2000049349A (ja) | 集積回路に電界効果デバイスを製造する方法 | |
KR101153310B1 (ko) | Mos형 반도체 메모리 장치의 제조 방법 및 플라즈마 cvd 장치 | |
JP5348898B2 (ja) | 半導体装置およびその製造方法 | |
JP4358504B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
US7972927B2 (en) | Method of manufacturing a nonvolatile semiconductor memory device | |
JPWO2006009025A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4489104B2 (ja) | 半導体装置の製造方法 | |
JP3998621B2 (ja) | 半導体装置及びその製造方法 | |
JP2004289082A (ja) | 高誘電率ゲート絶縁膜の形成方法 | |
JP2008243996A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4239015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |