JP3688631B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3688631B2 JP3688631B2 JP2001358063A JP2001358063A JP3688631B2 JP 3688631 B2 JP3688631 B2 JP 3688631B2 JP 2001358063 A JP2001358063 A JP 2001358063A JP 2001358063 A JP2001358063 A JP 2001358063A JP 3688631 B2 JP3688631 B2 JP 3688631B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- metal silicate
- nitrogen
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、電界効果トランジスタなどのようなＭＩＳ（Metal-Insulator- Semiconductor）構造を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
サブ０．１μｍ世代のＣＭＯＳ（Complementaly Metal-Oxide-Semiconductor）デバイスのゲート絶縁膜は対して、ＳｉＯ２膜厚換算で１．５ｎｍ以下の性能が要求されている。しかし、従来から用いられてきたゲート絶縁膜材料であるＳｉＯ２は、厚さ１．５ｎｍになると、直接トンネル電流のために絶縁膜とは呼べないような導電体的な振る舞いを示すようになる。極薄膜化に伴うこのような著しい絶縁性劣化は消費電力を増加させるため、ＳｉＯ２は将来のデバイスのゲート絶縁膜としては、もはや適用が困難であると考えられる。
【０００３】
ＳｉＯ２換算で１．５ｎｍ以下という絶縁膜容量を実現しかつ低リーク特性も得るためには、ＳｉＯ２よりも比誘電率の高い材料（「Ｈｉｇｈ−κ材料」と称する）を利用し、物理膜厚を大きくすることが有効である。例えば、ＳｉＯ２の１０倍の比誘電率を持つ材料を使用すれば、ＳｉＯ２換算１．５ｎｍの性能を得るための物理的な膜厚は１５ｎｍに設定でき、直接トンネル電流による膜の絶縁性の破綻を回避することができる。
【０００４】
しかし、Ｈｉｇｈ−κ材料は一般にＳｉ（シリコン）基板との界面特性が悪く、界面準位や固定電荷などを生じやすい。これらの特性劣化は結果的にトランジスタの電流駆動力を低下させ、ゲート絶縁膜のＳｉＯ２換算膜厚を薄くする効果を台無しにしてしまう。
これに対して、ＳｉＯ２に金属を添加した、いわゆる「金属シリケート材料」を用いることが考えられる。金属シリケート材料にはシリコンが含まれるぶん、その比誘電率は８〜２０と低めであるが、シリコンウェーハとの界面特性に優れることが期待され、通常のＨｉｇｈ−κ材料で生じやすい、界面欠陥に起因した電流駆動力の低下が起きにくいと考えられる。
【０００５】
ただし、より厳密な意味では、シリコン基板と金属シリケートとの界面特性は、シリコン基板とＳｉＯ２との界面特性には、はるかに及ばないものと考えられる。例えば、金属シリケートをＦＥＴのゲート絶縁膜として用いた場合、金属シリケートに含まれる金属元素が形成するポテンシャル場により、チャネル領域を走行する電子がリモート散乱を受けるという問題が生ずる。
【０００６】
そこで、金属シリケートの内部における金属組成を、シリコン基板側では低く、シリコン基板から離れるほど高くするという、いわゆる「傾斜組成金属シリケート」の構造が提案されている（特願平１０−２４２４５３号公報）。また、通常のプロセスで用いられるシリコン（あるいはシリコンＧｅ）ゲート電極を用いた場合の、ゲートシリコンとの界面安定性を考慮して、金属シリケート中の金属濃度が、シリコン基板側とゲートシリコン側の両端で低く、中央部で高くなるという構造も考えられる。これらの構造によってシリコンとの界面付近での金属濃度を下げることにより、金属シリケートとシリコンとの界面特性は各段に向上し、実用の可能性が高くなる。
【０００７】
しかし、これらの構造において必要とされる傾斜組成の金属シリケートは、その作用効果は有効であるとしても、現実化するのには非常な困難が伴う。すなわち、金属シリケートの成膜段階で組成の傾斜を作りこもうとしても、通常５００℃以上の基板温度で行われる成膜では膜中での原子移動が常に起こっており、この均一化作用によって傾斜組成が実現不可能となるのは疑いない。
【０００８】
この問題に対する対策として、金属シリケート成膜時点での基板温度を下げることも考えられるが、蒸着などの物理気相堆積法においては成膜温度の低温化に伴い膜の均一性が極端に劣化すること、一方、熱ＣＶＤ法などの化学気相堆積法においては前駆体の熱励起が必須であることから鑑みて、いずれにせよ基板温度低減は実用的ではなく傾斜組成を実現するのはほぼ不可能と推測される。
【０００９】
さらに、仮に何らかの特殊な手段で金属シリケートの成膜の際に傾斜組成が実現できたとしても、その構造がその後の通常のＬＳＩ製造工程における高温プロセスを通過した後においても保持される可能性は極めて低い。すなわち、組成が傾斜していることは、それ自体が不安定な状態であり、これを均一組成に戻そうとする力が作用することは間違いない。現在のＬＳＩプロセス、特にデュアルポリシリコンゲートプロセスで用いられているサーマルバジェット（入熱量、すなわち加熱温度の時間に対する積分値に対応するパラメータである）は、一般的な金属シリケート内部での原子移動を引き起こすのに十分なものであると考えられる。従って、ＬＳＩプロセスの通常のアニール工程において傾斜組成が破壊されて均一組成化が進むことはほぼ間違い無いものと考えられる。
【００１０】
【発明が解決しようとする課題】
以上説明したように、シリコンとの界面特性を良好に保つために金属シリケート内部の組成を傾斜させる構造が提案されているが、従来開示されているような金属シリケート膜堆積時に傾斜組成を作る方法は、原理的に極めて困難と考えられる。さらに、金属シリケート膜の堆積時に傾斜組成が形成できたとしても、その後の通常のＬＳＩプロセスを通過した後では、傾斜組成が保持されないことはほぼ間違いない。つまり、理想的な構造を実現することは技術的に困難であると考えられる。
【００１１】
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、シリコンとの界面特性を向上させるための金属シリケート内部の傾斜組成を、従来提案されている手段とは全く異なる方法により、確実に実現して得られた半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の関連技術に係る半導体装置は、シリコンを含有する半導体層と、前記半導体層の上に設けられ、シリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）と金属元素とを含有する絶縁層と、前記絶縁層の上に設けられた導電性層と、を備え、
前記絶縁層は、前記金属元素の濃度が前記半導体層の側で低く、前記導電性層の側で高くなる分布を有し、且つ、前記窒素の濃度が前記半導体層の側で高く、前記導電性層の側で低くなる分布を有することを特徴とする。
【００１３】
上記構成によれば、絶縁層における金属元素の濃度を理想的な分布状態とし、且つ、半導体層に対する不純物の突き抜けや、金属元素の酸化物の結晶化などをふせぎつつ、サブ０．１μｍ世代のＭＩＳ構造に要求される高い品質の絶縁構造を実現することができる。
【００１４】
ここで、前記窒素の濃度が前記絶縁層の層厚の方向に沿って階段状の分布を有するものとすれば、金属酸化物の結晶化や不純物の突き抜けなどをより確実に防止することが可能となる。
【００１５】
また、前記金属元素は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）あるいはその他の希土類元素のいずれかであるものとすれば、高い誘電率を有し、同時に耐熱性、物理的あるいは化学的安定性にすぐれ吸湿性も少ない金属シリケート絶縁層を形成することができる。
【００１６】
また、前記導電性層は、前記絶縁層を介してその下の前記半導体層に対して電界を印加するゲート電極の少なくとも一部を構成するものとすれば、ＭＩＳＦＥＴなどのＭＩＳ構造を有する各種のデバイスを高い集積度で実現することができる。
【００１７】
一方、本発明の半導体装置の製造方法は、シリコンを含有する半導体層の上に、シリコン（Ｓｉ）と酸素（Ｏ）とを含むバッファ層を形成する工程と、前記バッファ層の上に、シリコン（Ｓｉ）と酸素（Ｏ）と金属元素とを含む金属シリケート層を形成する工程と、前記金属シリケート層の上に、ゲート電極材料のキャップ層を形成する工程と、前記キャップ層を形成する工程の後に、熱処理を施すことにより、前記金属シリケート層に含まれる前記金属元素の一部を前記バッファ層に向けて拡散させる工程と、を備え、前記金属元素は、ジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）のいずれかであることを特徴とする。
【００１８】
上記構成によれば、絶縁層における金属元素の濃度を理想的な分布状態とし、且つ、半導体層に対する不純物の突き抜けや、金属元素の酸化物の結晶化などをふせぎつつ、サブ０．１μｍ世代のＭＩＳ構造に要求される高い品質の絶縁構造を実現することができる。
【００１９】
または、本発明の半導体装置の製造方法は、シリコンを含有する半導体層の上に、シリコン（Ｓｉ）と酸素（Ｏ）とを含む第１のバッファ層を形成する工程と、前記バッファ層の上に、シリコン（Ｓｉ）と酸素（Ｏ）と金属元素とを含む金属シリケート層を形成する工程と、前記金属シリケート層の上に、シリコン（Ｓｉ）と酸素（Ｏ）とを含む第２のバッファ層を形成する工程と、前記第２のバッファ層の上に、導電性のキャップ層を形成する工程と、前記キャップ層を形成する工程の後に、熱処理を施すことにより、前記金属シリケート層に含まれる前記金属元素の一部を前記第１及び第２のバッファ層に向けて拡散させる工程と、を備え、前記金属元素は、ジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）のいずれかであることを特徴とする。
【００２０】
上記構成によれば、絶縁層における金属元素の分布が、膜の中央においてピークを有するものとすることができる。
【００２１】
また、これら製造方法において、前記金属シリケート層は、窒素（Ｎ）も含むものとすれば、金属元素の拡散を緩和することにより、制御を容易とし、同時に不純物の突き抜けや結晶の形成も抑止することができる。
【００２２】
また、前記第１のバッファ層は、前記金属シリケート層における前記窒素（Ｎ）の濃度よりも高い濃度の窒素（Ｎ）を含むものとすれば、やはり、金属元素の拡散を緩和することにより、制御を容易とし、同時に不純物の突き抜けや結晶の形成も抑止することができる。
【００２３】
また、前記金属元素は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）あるいはその他の希土類元素のいずれかであるものとすれば、高い誘電率を有し、同時に耐熱性、物理的あるいは化学的安定性にすぐれ吸湿性も少ない金属シリケート絶縁層を形成することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
【００２５】
図１は、本発明の半導体装置の製造方法を説明するための概念図である。
【００２６】
また、図２は、比較例としての従来の半導体装置の製造方法を表す概念図である。
【００２７】
すなわち、本発明においては、まず、図１（ａ）に表したように、シリコン基板１０の上に、バッファ層１２、金属シリケート層１４、キャップ層３０をこの順に積層する。ここで、バッファ層１２は、酸化シリコンや酸化窒化シリコンなどにより形成される。また、金属シリケート層１４は、金属とシリコンとの化合物であり、均一な組成分布を有するものでよい。さらに、キャップ層３０は、導電性の材料により形成することが望ましい。
【００２８】
このような積層構造を形成した後に熱処理を施すと、図１（ｂ）に表したように、バッファ層１２と金属シリケート層１４との間で元素の拡散が生じ、傾斜組成を有する金属シリケート層２０が形成される。この金属シリケート層２０は、シリコン基板１０の側で金属の濃度が低く、導電体層３０の側で金属の濃度が高くなる傾斜組成を有する。
【００２９】
本発明の製造方法により、傾斜組成の金属シリケート層２０が形成できる根拠は、ＬＳＩの高温熱処理時の金属シリケート内部の原子移動を考えればすぐに理解できる。すなわち、本発明の製造方法においては、均一な組成の金属シリケート層１４と、ＳｉＯ２やＳｉＯＮなどからなるバッファ層１２と、が隣接している。これが高温に保持されたとき、金属元素の分布を均一化しようという駆動力が作用し、金属シリケート層１４からバッファ層１２への金属拡散が生じる。これが組成傾斜が作られる原理である。
【００３０】
これに対して、従来の方法による場合、図２（ａ）に表したように、仮に、何らかの傾斜組成を有する金属シリケート層Ｘを堆積できたとしても、その後のＬＳＩプロセスにおいて熱工程を経ることにより金属元素の拡散が生じ、図２（ｂ）に表したように均一な組成の金属シリケート層１２０に変化してしまう。
【００３１】
すなわち、本発明の製造方法の特徴は、従来法においては問題となる熱処理時の傾斜組成破壊の原因、すなわち組成均一化のための薄膜中の原子拡散現象を逆手にとり、ＳｉＯ２層１２と金属シリケート層１４とにより形成した急峻な金属組成をならして最終的に傾斜組成を形成する点にある。
【００３２】
図３は、本発明の製造方法の各工程における金属濃度の分布を例示する模式図である。すなわち、同図（ａ）及び（ｂ）は、それぞれ図１（ａ）及び（ｂ）にそれぞれ対応する。
【００３３】
本発明による傾斜組成の本質は金属拡散現象にあり、ゆえに拡散後の金属プロファイルは拡散源から急峻に減衰する形となり、この拡散プロファイルが傾斜組成そのものとなる。この金属拡散プロファイルは、拡散源の金属原子濃度とサーマルバジェット（熱処理温度と時間）とにより決定される。サーマルバジェットの下限は必要とされるＬＳＩプロセスの内容により決定されるため、この条件は限定されてしまう。それゆえ、このように固定されるサーマルバジェットに合わせて、金属シリケート層１４及びバッファ層１２の膜厚、さらに金属シリケートの金属濃度を設定することにより、図３（ｂ）に例示したような所望の傾斜組成を実現することができる。
【００３４】
さらに、本発明のもうひとつの重要なポイントとして、高温熱処理を行う前に金属シリケート層１４の上をキャップ層３０で保護しておくという点が挙げられる。このキャップ層３０を導電体により形成すると、これをＦＥＴ（Field Effect Transistor）のゲート電極としてそのまま用いることもできる。
【００３５】
図４は、キャップ層３０の作用を説明するための概念図である。
【００３６】
すなわち、同図（ａ）に表したようにキャップ層３０を設けない場合、熱処理に際して、図４（ｂ）に表したように雰囲気中の酸素による基板１０の酸化が進行して酸化層ＯＸが形成され、絶縁膜容量の低下という深刻な問題が起こる。
【００３７】
これに対して、図４（ｃ）に表したようにキャップ層３０を設けることにより、このキャップ層３０が熱処理雰囲気中の酸素を遮断し、金属シリケート層１４に余分な酸素を供給しない状態を形成する。その結果として、図４（ｄ）に表したように、基板１０の酸化を防ぎつつ、熱処理により金属元素を拡散させて傾斜組成の金属シリケート層２０を形成することができる。
【００３８】
またさらに、キャップ層３０を形成してから熱処理することの第２のポイントは、これにより金属シリケート層１４から上方への金属拡散を抑制し、バッファ層１２への効率的な金属拡散を達成できる点にある。
【００３９】
図５は、キャップ層３０の有無による金属元素の拡散の差異を表す断面写真である。ここでは、シリコン基板１０の上にバッファ層１２としてＳｉＯ２（膜厚２ｎｍ）、金属シリケート層１４としてハフニウム（Ｈｆ）シリケート（膜厚２ｎｍ）を積層し、１０００℃において熱処理して、その前後の断面構造をＴＥＭ（Transmission Electron Microscopy：透過電子顕微鏡）により観察した。
【００４０】
図５（ａ）は、ハフニウムシリケート層１４の上にキャップ層３０としてポリシリコン（多結晶シリコン）を堆積して熱処理前に観察した断面ＴＥＭ像を表す。
【００４１】
図５（ｂ）は、このサンプルを熱処理した後に観察した断面ＴＥＭ像を表す。ハフニウムシリケート層１４に含まれていたハフニウムがバッファ層１２に拡散して、傾斜組成を有するハフニウムシリケート層２０が形成されている。
【００４２】
これに対して、キャップ層３０を設けることなく１０００℃での熱処理を施すと、ハフニウムの上方への拡散が支配的となり、図５（ｃ）に表したように、ハフニウムが膜表面に凝集する。なお、図５（ｃ）においてハフニウムの上にあるものは、ＴＥＭ観察のためのサンプル埋め込み用エポキシ樹脂である。
【００４３】
このように、本発明によれば、キャップ層３０を設けてから熱処理を施すことにより金属シリケート層１４の金属元素の上方への拡散フラックスが抑制し、表面への金属の凝集を解消できる。
【００４４】
図６は、図５（ｂ）のサンプルにおいて、ハフニウムの濃度を分析した結果を表す模式図である。すなわち、同図（ａ）に表したポイント１〜３においてＥＤＸ（energy dispersive x-ray spectroscopy）によりハフニウムの濃度を分析した結果を表したものが図６（ｂ）のグラフ図である。同図からも分かるように、本発明によれば、ハフニウムの上方への拡散を抑制し、傾斜組成の金属シリケート層２０を実現できる。
【００４５】
またさらに、キャップ層３０を設けてから熱処理することの第３のポイントは、これは特定の金属元素において見られる現象であるが、金属シリケート層１４とキャップ層３０との界面にＳｉＯ２が偏析するという現象を利用できる点にある。
【００４６】
図７は、この偏析現象を例示する断面写真である。ここでは一例として、同図（ａ）に表したように、シリコン基板１０の上に、バッファ層１２としてＳｉＯ２、金属シリケート層１４としてジルコニウム（Ｚｒ）シリケート、キャップ層３０としてポリシリコンを積層し、熱処理前後の断面を観察した。
【００４７】
熱処理後の断面を見ると、図７（ｂ）に表したように、バッファ層１２のＳｉＯ２の膜厚は薄くなり、一方、ポリシリコン３０との界面にＳｉＯ２に近い組成の層２０Ａが形成されている。これは、本発明の原理に基づきバッファ層１２を構成するＳｉＯ２中にジルコニウム原子が拡散してシリコン基板１０との界面近傍のＳｉＯ２膜が薄膜化する一方、ジルコニウムシリケートとポリシリコンの界面エネルギー安定化の要請から、ＳｉＯ２偏析が起きるためと推測される。
【００４８】
この現象を利用すれば、金属シリケート層２０の金属濃度分布が、その中心部でが高くなり、上下で低くなるという独特の濃度プロファイルを実現することが可能となる。
【００４９】
なお、本発明者は、このようなＳｉＯ２の偏析現象が、ジルコニウムの他に、チタン（Ｔｉ）でも生ずることを確認した。
【００５０】
さて、本発明では、ＳｉＯ２のようなバッファ層１２と金属シリケート層１４を積層して、この上にキャップ層３０を設けた後に熱処理を加える。この際、最終的な金属シリケート中の金属濃度を高くすることが望まれ、且つシリケート膜の非晶質性を保持することも要求された場合、本発明の方法は次のような弊害をもたらすことも考えられる。
【００５１】
すなわち、ＳｉＯ２バッファ層１２に金属元素を拡散させるために、初期状態の金属シリケート層１４には、最終的な金属シリケート層２０の金属濃度よりも高めの金属濃度を仕込む必要がある。これを本発明の方法で熱処理したとき、金属の拡散よりも先に、金属シリケート層１４の内部で金属酸化物が析出して結晶化する現象が起こり、非晶質性が破壊されてしまうという虞がある。仮にこのような結晶化が生ずると、集積回路装置の歩留まりを大きく低下させてしまうという問題が生ずる。
【００５２】
しかし、本発明の実験の結果、本発明においては、このような金属酸化物の結晶化現象は、むしろ抑制されることが明らかになった。
【００５３】
図８（ａ）は、ジルコニウム・シリケート（膜厚２ｎｍ）／ＳｉＯ２（２ｎｍ）の積層をキャップ層３０を設けずにそのまま１０００℃で熱処理した後の断面構造を表すＴＥＭ像である。
【００５４】
また、図８（ｂ）は、同様の積層を、ポリシリコンのキャップ層３０を設けた後に熱処理した後の断面構造を表すＴＥＭ像である。
【００５５】
図８（ａ）に表したキャップ層無しの場合には、ジルコニウム・シリケートの内部にＺｒＯ２が析出して結晶化することが分かった。これに対して、本発明の製造方法により、ポリシリコンのキャップ層３０を設けて熱処理した場合には、このような結晶化したＺｒＯ２粒子は全く観測されず、かつ傾斜した組成のジルコニウム・シリケート層２０を得ることができた。これは、本発明によれば、ポリシリコンのキャップ層３０を設けることにより、ジルコニウム・シリケート層１４の表面付近におけるシリコン原子の欠乏を防止することにより、ＺｒＯ２の形成を抑止するからであると推測される。またさらに、ジルコニウム・シリケート層１４からＳｉＯ２バッファ層１２への原子拡散、キャップ層３０によるジルコニウムの上方への拡散の抑制といった要因によっても、ＺｒＯ２の析出現象が抑制されたことが推測される。
【００５６】
さて、本発明においては、熱処理前の金属シリケート層１４に窒素を含有させておくと、さらなる効果が得られる。
【００５７】
金属シリケート層１４の内部にあらかじめ窒素を添加しておく理由は、熱処理工程における金属原子拡散の程度をより緩やかなものとし、金属のプロファイル制御をより高精度に行うためである。
【００５８】
図９は、金属シリケート層１４への窒素の添加の有無による金属元素の濃度分布の違いを表す模式図である。
【００５９】
窒素を添加した金属シリケート層１４の内部においては、Ｓｉ−Ｎ結合が形成されるために不純物拡散が抑制される。本発明はこの原理を利用している。図８に表したように、金属シリケート層１４に窒素を添加することにより、熱処理後の金属の濃度プロファイルがより緩やかなものに変化する。
【００６０】
またさらに、金属シリケート層１４への窒素の添加は、キャップ層３０からの不純物の拡散を効果的に抑止する効果ももたらす。例えば、本発明者は、キャップ層３０としてのポリシリコンにボロン（Ｂ）を添加し、本発明に従って熱処理を施した場合の、キャップ層３０からシリコン基板１０へのボロン突き抜け量を、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）により分析した。その結果、金属シリケート層１４に窒素を添加しない場合に比べて、窒素を添加した場合には、ボロンの突き抜け量が１／３以下に減少することを確認した。
【００６１】
またここで、熱処理後の窒素の濃度の分布に注目すると、図９に表したように、キャップ層３０の側で低く、基板１０の側で高くなる分布を有する。これは、熱処理前においてバッファ層１２に添加する窒素の量と金属シリケート層１４に添加する窒素の量の最適範囲の違いを反映したものである。
【００６２】
以下、この技術的な意義について詳述する。
【００６３】
金属シリケート層１４に窒素の添加を行う理由は、最終的に形成される金属シリケート層２０を結晶化させないようにし（すなわち、耐熱性を向上させ）、かつキャップ層３０からシリコン基板１０への不純物の「突き抜け」を起こさせないようにするためである。この作用を最大限に得ようとすると、窒素濃度をできるだけ高く、しかも金属シリケート中にまんべんなく分布させることが望ましい。本発明の構造は、これらの要請を満たすものである。
【００６４】
但しここで、金属シリケート中の窒素濃度を高くするほど、高い効果が得られるとも考えられるが、現実にはそうではなく、窒素濃度を高くしすぎると、膜中に格子欠陥が発生して電気的特性の劣化が起きて逆効果となる。
【００６５】
ちなみに、ＳｉＯ２の場合に添加できる窒素濃度の上限は１５原子％程度である。一方、金属シリケートの場合は、窒素濃度の上限は１５原子％よりも低くなる。なぜならば、例えば窒素を１５原子％添加したとすると、ＳｉＯＮの場合のように、多数の金属−窒素結合が形成されるからである。このような金属−窒素結合は金属的結合であり、このような結合を含む膜は絶縁膜としての性能が劣化するため、好ましくない。
【００６６】
金属シリケートに対する窒素添加量の最適範囲は、以下の理由により決定できる。すなわち、本発明において形成される金属シリケートの金属元素の濃度は、およそ３原子％〜２０原子％の範囲にあり、従ってシリコン濃度は１０原子％〜２７原子％程度になる。ここで、純ＳｉＯ２中のシリコン濃度は約３０原子％であり、これに対して添加しうる窒素濃度の上限が上述の如く１５原子％であることを考慮すると、本発明において用いる金属シリケート層１４に添加することが許される窒素濃度は、およそ５原子％〜１４原子％の範囲となり、ＳｉＯ２バッファ層１２中の窒素許容濃度よりも明らかに低くなる。
【００６７】
すなわち、本発明の金属シリケート層の構造、製造方法において、窒素添加の効果を最大限発揮させるための窒素濃度分布は次のようなものである。すなわち、組成傾斜によってＳｉＯ２的になったシリコン基板１０との界面付近では窒素濃度が相対的に高く、金属濃度が高くなった膜の中央、上部近辺では窒素濃度が相対的に低くなるような構造の特徴である。
【００６８】
またここで、本発明の製造方法にしたがい、ＳｉＯ２あるいはＳｉＯＮからなるバッファ層１２を堆積し、その上に金属シリケート（窒素添加金属シリケート）層１４を堆積すると、窒素の濃度はこの２層に対応した階段状分布をとるようになる。その後、本発明の製造方法に従ってキャップ層３０を堆積し、熱処理すると、酸素原子と結合した金属元素は容易にその結合を切り再分布するのに対し、シリコン原子と強固に化学結合した窒素はその分布を大きく変えることは無い。その結果として、図９に表したように、窒素の階段状の濃度分布が最後まで保持される。
【００６９】
このような窒素の階段状の濃度分布は、極めて独特な構成であるとともに、他の重要な効果を得るために本発明を実施したときの必然として規定される構造である。
【００７０】
さて、本発明においては、金属シリケート層１４の上下をバッファ層により挟んだ状態で熱処理を施してもよい。
【００７１】
図１０は、この方法を表す模式図である。
【００７２】
すなわち、まず、図１０（ａ）に表したように、シリコン基板１０の上に、第１のバッファ層１２、金属シリケート層１４、第２のバッファ層１６、キャップ層３０をこの順に積層する。ここで、第１及び第２のバッファ層１２、１６は、酸化シリコンや酸化窒化シリコンなどにより形成される。また、金属シリケート層１４は、金属とシリコンとの化合物であり、均一な組成分布を有するものでよい。さらに、キャップ層３０は、導電性の材料により形成することが望ましい。
【００７３】
このような積層構造を形成した後に熱処理を施すと、金属シリケート層１４から上下のバッファ層１２、１６に向けて金属の拡散が生ずる。そして、結果的に、図１０（ｂ）に表したように、シリケート層２０の中央付近で金属の濃度が最大となるような金属元素プロファイルを形成することが可能となる。
【００７４】
またさらに、本発明において、金属シリケート層１４を構成する金属としては、上述したジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）の他にも、タンタル（Ｔａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）あるいはその他の希土類元素でも同様の効果が期待できる。何故ならば、これらの元素は、いずれも、その酸化物あるいは窒化物の比誘電率が高く、ＳｉＯ２と比較して有利な絶縁構造が形成できるからである。また、これらの元素は、いずれもその酸化物や窒化物の耐熱性や、化学的あるいは物理的な安定性に優れ、吸湿性も低いためである。
【００７５】
一方、本発明において、キャップ層３０の材料としては、耐熱性の高いシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、あるいはこれらの混合物を用いることが有効である。これは、本発明においては、キャップ層３０を堆積した後の熱処理工程の熱処理温度が１０００℃程度と高いため、熱的な安定性が要求されるからである。
【００７６】
また、これらの材料は導電性を有するため、例えば、このキャップ層３０をそのまま、ＦＥＴのゲート電極あるいはその一部として用いることができるからである。
【００７７】
ここで、キャップ層３０としてシリコン・ゲルマニウム（ＳｉＧｅ）を用いる場合には、金属シリケート層１４とゲルマニウム（Ｇｅ）との反応を抑制するために、その界面にシリコン（Ｓｉ）層を挿入することが有効である。
【００７８】
また、キャップ層３０と金属シリケート層１４との界面へのＳｉＯ２析出効果は、キャップ層３０がシリコン（Ｓｉ）の場合に最も発揮されることから、この効果を利用する場合には、金属シリケート層１４と接する部分のキャップ層３０は、シリコン（Ｓｉ）により構成することが望ましい。
【００７９】
一方、ＭＩＳＦＥＴのチャネルとして、「ひずみＳｉＧｅ」を用いることが提案されているが、この構造に対して本発明を適用する場合は、シリコン基板／ＳｉＧｅチャネルとその上の界面絶縁膜との間に薄いシリコン（Ｓｉ）層を挿入することが有効である。これは、熱処理時の界面絶縁膜を安定に保つために必要であり、このようなシリコン（Ｓｉ）層を挿入しない場合には、界面絶縁膜が全て散逸し、金属シリケート層／ＳｉＧｅチャネルという直接接触が形成されて電気的特性の劣化が生ずる。
【００８０】
以上詳述したように、本発明の傾斜組成金属シリケート層の製造方法によれば、従来の方法よりも各段に高い実現性を持って金属の組成を傾斜させることが可能となる。
【００８１】
さらに金属シリケートからの金属酸化物析出現象を緩和し、一部の金属元素においては金属シリケート層３０とキャップ層３０との界面へのＳｉＯ２偏析現象に基づいて金属シリケート層２０の中央部に濃度ピークを持つ金属元素の組成分布を実現することも可能となる。これらの効果は、本発明での製造方法によって得られる独特のものである。
【００８２】
【実施例】
以下、本発明を用いたＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）およびその製造方法について説明する。
【００８３】
図１１は、本実施例のＭＩＳＦＥＴの断面構造を表す模式図である。
【００８４】
すなわち、シリコン基板１０の上には、ゲート電極３０／傾斜組成金属シリケート層２０の積層からなるＭＩＳ構造が形成されている。ゲート電極３０は、ゲート側壁４０に取り囲まれている。シリコン基板１０の表面付近には、高濃度に不純物が拡散された深い拡散領域１０Ａと、浅い拡散領域１０Ｂと、サリサイド１０Ｃが、ＭＩＳ構造に対してそれぞれ自己整合的に形成されている。そして、一対の浅い拡散領域１０Ｂの間には、チャネル領域１０Ｄが形成されている。
【００８５】
図１２は、本実施例のＭＩＳＦＥＴの要部製造方法を表す工程断面図である。
【００８６】
同図を参照しつつ、その製造方法について説明すると以下の如くである。
【００８７】
最初に、図１２（ａ）に表したように、シリコン基板１０上にバッファ層１２を形成する。具体的には、まず、所定の工程により素子分離１１を施したシリコン基板１０を準備する。次に、このシリコン基板１０の表面の自然酸化膜を希フッ酸（ＨＦ）溶液処理により除去し、シリコン表面を水素終端する。引き続き、シリコン基板１０の表面にシリコンとの界面特性に優れる絶縁膜をバッファ層（初期状態）１２として形成する。バッファ層１２としては、ＳｉＯ２膜を、乾燥酸素雰囲気、７００℃の熱処理により厚さ約２ｎｍ成膜した。
【００８８】
本発明におけるバッファ層１２の材料としては、ＳｉＯ２あるいはＳｉＯＮが望ましい。ただし、ＳｉＯＮを用いる場合には、ＳｉＯＮ中の窒素濃度は１５原子％以下に限定することが望ましい。これは、これ以上の窒素が添加されると膜中の格子欠陥により電気的特性の劣化が生ずるためである。
【００８９】
また、本発明においては、バッファ層１２は各種の方法により形成することができる。界面バッファ層の成膜方法としては、熱酸化、熱酸窒化、プラズマ酸化、プラズマ酸窒化、熱酸化プラスプラズマ窒化等を用いることができる。
【００９０】
また、バッファ層（初期状態）１２の厚さは、０．５ｎｍ以上３ｎｍ以下が望ましい。０．５ｎｍ以上とする理由は、０．５ｎｍ以下の界面バッファ層を再現性良く形成するのは困難であること、さらに後工程で金属拡散を受ける際に０．５ｎｍ以下だとＳｉ基板まで金属原子が到達し界面特性の劣化が起きるためである。３ｎｍ以下とする理由は、３ｎｍのＳｉＯ２に金属が拡散して比誘電率がＳｉＯ２の２倍になったとしても、そのＳｉＯ２換算膜厚は１．５ｎｍであり、その上部に金属シリケートが上積みされる本発明の方法では、ＳｉＯ２換算膜厚１．５ｎｍの達成が不可能になるためである。
【００９１】
この後、図１２（ｂ）に表したように、均一組成の金属シリケート層１４をバッファ層（初期状態）１２の上に堆積する。ここでは、一例として、ジルコニウム酸化物ターゲットとシリコン酸化物ターゲットとを用い、アルゴンと酸素の混合ガスプラズマを用いたスパッタリングにより、厚さ２ｎｍのジルコニウム・シリケート膜を形成した。
【００９２】
但し、本発明において重要なのはこの工程において略均一組成の金属シリケート層１４を形成することであり、その製造方法としてはスパッタ法の他にも、ＣＶＤ法、蒸着法などの手段を利用することができる。
【００９３】
また、金属シリケート層１４中の金属濃度は３原子％以上２０原子％以下とする。３原子％以上が必要な理由は、これ以下の金属濃度ではＳｉＯ２に対する比誘電率向上効果が十分に得られないためである。また、２０原子％以下としたのは、金属がこれ以上の濃度になると本発明の熱処理工程において、金属拡散現象よりも先に金属シリケートからの金属酸化物析出現象の方が優先的に起こってしまうためである。
【００９４】
略均一組成の金属シリケート層１４を形成する際に、その内部に窒素を添加することは後工程における金属拡散をより緩やかなものとし、最終的な組成傾斜の設計を容易にする効果を持っている。一例として、ジルコニウムターゲットとシリコンターゲットを用い、アルゴンと酸素と窒素の混合ガス雰囲気でプラズマを発生させてスパッタすることにより、窒素添加ジルコニウム・シリケート薄膜を形成できる。その窒素添加量は、スパッタ雰囲気としてのアルゴン／窒素／酸素のガス流量比で制御でき、０％〜５０％の範囲で制御可能であるが、窒素が多量に添加されると膜中に格子欠陥が発生し電気的特性の劣化が起きるため、窒素濃度は１５原子％以下に限定することが望ましい。また、窒素添加金属シリケート層１４の成膜方法としては、ＣＶＤ、蒸着法などを利用してもよい。
【００９５】
次に、図１２（ｃ）に表したように、ＦＥＴのゲート電極を兼ねるキャップ層３０を堆積し得た。本発明においては、キャップ層３０の材料として、ゲート電極となるものを用いることができ、例えばシリコン（Ｓｉ）、シリコンゲルマニウム化合物（ＳｉＧｅ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などの高融点金属材料やこれらの窒化物などを用いることができる。また、その形成方法としては、スパッタ法やＣＶＤ法、蒸着法など種々の方法を用いることができる。
【００９６】
キャップ層３０の厚さは、１０ｎｍ以上あれば酸素拡散の抑制のためには十分である。但し、現実にはこれをそのままＦＥＴのゲート電極として用いるのが便利であるので、通常のゲート電極の厚さである２００ｎｍ〜２５０ｎｍ程度とすることが望ましい。
【００９７】
この後、図１２（ｄ）に表したように、トランジスタ構造の各部を形成する。すなわち、キャップ層３０を加工してゲート電極を形成し、ＬＤＤ（Lightly Doped Drain）領域となる浅い拡散領域１０Ｂを形成し、ゲート電極の側壁４０を形成し、しかる後に、ソース・ドレイン領域となる深い拡散領域１０Ａを形成をする。この工程の際に、拡散層１０Ａ、１０Ｂの形成の熱処理工程によって、組成傾斜金属シリケート層２０が形成される。この後、サリサイド１０Ｃを形成することにより、図１１に表したトランジスタが完成する。
【００９８】
ここでは一例として、キャップ層３０（ゲート電極）にポリシリコンを用い、熱処理条件としては、昇温速度１００℃／秒で昇温した後に、１０００℃で窒素雰囲気中で２０秒間の熱処理を行った。この熱処理により、略均一な組成の金属シリケート層１４からバッファ層（初期状態）１２に向けて金属原子が移動し、組成傾斜金属シリケート層２０が形成された。
【００９９】
ここで熱処理温度と時間（サーマルバジェット）は、本発明の組成傾斜金属シリケート層２０の内部の金属プロファイルを決定する重要なパラメータである。しかし、サーマルバジェットはＭＩＳＦＥＴのチャネル不純物プロファイルの設計においてほぼ一義的に決定されてしまうパラメータである。したがって、本発明では、総合的なプロセスパラメータから決定されるサーマルバジェットに基づいて、金属シリケート層１４の膜厚、バッファ層１２の膜厚、金属シリケート層１４内部の金属原子濃度、さらには金属シリケート層１４への窒素添加量などの設計を行うことで、所望する組成傾斜金属シリケート層２０の構造を実現することができる。
【０１００】
もちろん、組成傾斜を形成するための高温アニールを図１２（ｄ）に表した拡散領域の形成工程の段階で行うのではなく、図１２（ｃ）に表したゲート電極形成後の段階で行うことも可能である。この場合には、その後の熱工程である拡散領域の形成工程のサーマルバジェットを考慮して金属シリケート層１４／バッファ層１２の設計を行っておく必要がある。
【０１０１】
本実施例のＭＩＳＦＥＴは、傾斜組成を有する金属シリケート層２０がゲート絶縁膜として作用し、高い誘電率と高い信頼性が得られ、リーク電流やトンネル電流を抑止しつつ、ＳｉＯ２換算で１．５ｎｍ以下の性能が得られる。その結果として、次世代のサブ０．１μｍサイズのＣＭＯＳデバイスを構成する基本素子として高い価値を有するものである。
【０１０２】
以上、具体例を例示しつつ本発明の実施の形態について説明した。しかし、本発明は、上述した各具体例に限定されるものではない。
【０１０３】
例えば、トランジスタの構造についても、具体例として表したものには限定されず、その他、当業者が本発明を適用しつつ設計変更して得られる全てのトランジスタは、本発明の範囲に包含される。
【０１０４】
例えば、トランジスタの各部を構成する材料、添加不純物、膜厚、形状、導電型、形成方法などについて当業者が適宜設計変更したものは本発明の範囲に包含される。
【０１０５】
さらに、本発明は、具体例として表したＭＩＳＦＥＴデバイスに限定されるものではなく、その他にも、例えば、フラッシュメモリーのインターポリ絶縁膜として金属シリケートを用いる際に、本発明の製造方法により下部ポリシリコン電極／ＳｉＯ２層／均一組成金属シリケート層／ＳｉＯ２層／上部ポリシリコン電極構造を形成後、熱処理をすることによりポリシリコン電極界面付近で金属濃度の薄いような金属分布を有するインターポリ絶縁膜を実現できる。また、拡散層上のキャパシタ製造工程にも適用することが可能である。
【０１０６】
【発明の効果】
以上詳述したように、本発明によれば、良好な界面特性を維持しつつサブ０．１μｍ世代において必要とされるＳｉＯ２換算膜厚１．５ｎｍの金属シリケート膜を実現するために必要な傾斜組成プロファイルを、従来よりも確実な手段によって実現できる。これにより、超微細サイズの高速、低消費電力のＣＭＯＳ−ＬＳＩのためのゲート絶縁膜を確実に準備できるようになり、その産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するための概念図である。
【図２】比較例としての従来の半導体装置の製造方法を表す概念図である。
【図３】本発明の製造方法の各工程における金属濃度の分布を例示する模式図である。
【図４】キャップ層３０の作用を説明するための概念図である。
【図５】キャップ層３０の有無による金属元素の拡散の差異を表す断面写真である。
【図６】図５（ｂ）のサンプルにおいて、ハフニウムの濃度を分析した結果を表す模式図である。
【図７】金属元素の偏析現象を例示する断面写真である。
【図８】ａ）は、ジルコニウム・シリケート（膜厚２ｎｍ）／ＳｉＯ２（２ｎｍ）の積層をキャップ層３０を設けずにそのまま１０００℃で熱処理した後の断面構造を表すＴＥＭ像であり。（ｂ）は、同様の積層を、ポリシリコンのキャップ層３０を設けた後に熱処理した後の断面構造を表すＴＥＭ像である。
【図９】金属シリケート層１４への窒素の添加の有無による金属元素の濃度分布の違いを表す模式図である。
【図１０】金属シリケート層の上下をバッファ層により挟んだ状態で熱処理を施す方法を表す模式図である。
【図１１】本発明の実施例のＭＩＳＦＥＴの断面構造を表す模式図である。
【図１２】本発明の実施例のＭＩＳＦＥＴの要部製造方法を表す工程断面図である。
【符号の説明】
１０ シリコン基板
１０Ａ、１０Ｂ 拡散領域
１０Ｃ サリサイド
１０Ｄ チャネル領域
１２ バッファ層
１４ 金属シリケート層
１６ バッファ層
２０ 傾斜組成金属シリケート層
３０ キャップ層（導電性層、ゲート電極）
３０ 金属シリケート層
４０ ゲート側壁
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、電界効果トランジスタなどのようなＭＩＳ（Metal-Insulator- Semiconductor）構造を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
サブ０．１μｍ世代のＣＭＯＳ（Complementaly Metal-Oxide-Semiconductor）デバイスのゲート絶縁膜は対して、ＳｉＯ２膜厚換算で１．５ｎｍ以下の性能が要求されている。しかし、従来から用いられてきたゲート絶縁膜材料であるＳｉＯ２は、厚さ１．５ｎｍになると、直接トンネル電流のために絶縁膜とは呼べないような導電体的な振る舞いを示すようになる。極薄膜化に伴うこのような著しい絶縁性劣化は消費電力を増加させるため、ＳｉＯ２は将来のデバイスのゲート絶縁膜としては、もはや適用が困難であると考えられる。
【０００３】
ＳｉＯ２換算で１．５ｎｍ以下という絶縁膜容量を実現しかつ低リーク特性も得るためには、ＳｉＯ２よりも比誘電率の高い材料（「Ｈｉｇｈ−κ材料」と称する）を利用し、物理膜厚を大きくすることが有効である。例えば、ＳｉＯ２の１０倍の比誘電率を持つ材料を使用すれば、ＳｉＯ２換算１．５ｎｍの性能を得るための物理的な膜厚は１５ｎｍに設定でき、直接トンネル電流による膜の絶縁性の破綻を回避することができる。
【０００４】
しかし、Ｈｉｇｈ−κ材料は一般にＳｉ（シリコン）基板との界面特性が悪く、界面準位や固定電荷などを生じやすい。これらの特性劣化は結果的にトランジスタの電流駆動力を低下させ、ゲート絶縁膜のＳｉＯ２換算膜厚を薄くする効果を台無しにしてしまう。
これに対して、ＳｉＯ２に金属を添加した、いわゆる「金属シリケート材料」を用いることが考えられる。金属シリケート材料にはシリコンが含まれるぶん、その比誘電率は８〜２０と低めであるが、シリコンウェーハとの界面特性に優れることが期待され、通常のＨｉｇｈ−κ材料で生じやすい、界面欠陥に起因した電流駆動力の低下が起きにくいと考えられる。
【０００５】
ただし、より厳密な意味では、シリコン基板と金属シリケートとの界面特性は、シリコン基板とＳｉＯ２との界面特性には、はるかに及ばないものと考えられる。例えば、金属シリケートをＦＥＴのゲート絶縁膜として用いた場合、金属シリケートに含まれる金属元素が形成するポテンシャル場により、チャネル領域を走行する電子がリモート散乱を受けるという問題が生ずる。
【０００６】
そこで、金属シリケートの内部における金属組成を、シリコン基板側では低く、シリコン基板から離れるほど高くするという、いわゆる「傾斜組成金属シリケート」の構造が提案されている（特願平１０−２４２４５３号公報）。また、通常のプロセスで用いられるシリコン（あるいはシリコンＧｅ）ゲート電極を用いた場合の、ゲートシリコンとの界面安定性を考慮して、金属シリケート中の金属濃度が、シリコン基板側とゲートシリコン側の両端で低く、中央部で高くなるという構造も考えられる。これらの構造によってシリコンとの界面付近での金属濃度を下げることにより、金属シリケートとシリコンとの界面特性は各段に向上し、実用の可能性が高くなる。
【０００７】
しかし、これらの構造において必要とされる傾斜組成の金属シリケートは、その作用効果は有効であるとしても、現実化するのには非常な困難が伴う。すなわち、金属シリケートの成膜段階で組成の傾斜を作りこもうとしても、通常５００℃以上の基板温度で行われる成膜では膜中での原子移動が常に起こっており、この均一化作用によって傾斜組成が実現不可能となるのは疑いない。
【０００８】
この問題に対する対策として、金属シリケート成膜時点での基板温度を下げることも考えられるが、蒸着などの物理気相堆積法においては成膜温度の低温化に伴い膜の均一性が極端に劣化すること、一方、熱ＣＶＤ法などの化学気相堆積法においては前駆体の熱励起が必須であることから鑑みて、いずれにせよ基板温度低減は実用的ではなく傾斜組成を実現するのはほぼ不可能と推測される。
【０００９】
さらに、仮に何らかの特殊な手段で金属シリケートの成膜の際に傾斜組成が実現できたとしても、その構造がその後の通常のＬＳＩ製造工程における高温プロセスを通過した後においても保持される可能性は極めて低い。すなわち、組成が傾斜していることは、それ自体が不安定な状態であり、これを均一組成に戻そうとする力が作用することは間違いない。現在のＬＳＩプロセス、特にデュアルポリシリコンゲートプロセスで用いられているサーマルバジェット（入熱量、すなわち加熱温度の時間に対する積分値に対応するパラメータである）は、一般的な金属シリケート内部での原子移動を引き起こすのに十分なものであると考えられる。従って、ＬＳＩプロセスの通常のアニール工程において傾斜組成が破壊されて均一組成化が進むことはほぼ間違い無いものと考えられる。
【００１０】
【発明が解決しようとする課題】
以上説明したように、シリコンとの界面特性を良好に保つために金属シリケート内部の組成を傾斜させる構造が提案されているが、従来開示されているような金属シリケート膜堆積時に傾斜組成を作る方法は、原理的に極めて困難と考えられる。さらに、金属シリケート膜の堆積時に傾斜組成が形成できたとしても、その後の通常のＬＳＩプロセスを通過した後では、傾斜組成が保持されないことはほぼ間違いない。つまり、理想的な構造を実現することは技術的に困難であると考えられる。
【００１１】
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、シリコンとの界面特性を向上させるための金属シリケート内部の傾斜組成を、従来提案されている手段とは全く異なる方法により、確実に実現して得られた半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の関連技術に係る半導体装置は、シリコンを含有する半導体層と、前記半導体層の上に設けられ、シリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）と金属元素とを含有する絶縁層と、前記絶縁層の上に設けられた導電性層と、を備え、
前記絶縁層は、前記金属元素の濃度が前記半導体層の側で低く、前記導電性層の側で高くなる分布を有し、且つ、前記窒素の濃度が前記半導体層の側で高く、前記導電性層の側で低くなる分布を有することを特徴とする。
【００１３】
上記構成によれば、絶縁層における金属元素の濃度を理想的な分布状態とし、且つ、半導体層に対する不純物の突き抜けや、金属元素の酸化物の結晶化などをふせぎつつ、サブ０．１μｍ世代のＭＩＳ構造に要求される高い品質の絶縁構造を実現することができる。
【００１４】
ここで、前記窒素の濃度が前記絶縁層の層厚の方向に沿って階段状の分布を有するものとすれば、金属酸化物の結晶化や不純物の突き抜けなどをより確実に防止することが可能となる。
【００１５】
また、前記金属元素は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）あるいはその他の希土類元素のいずれかであるものとすれば、高い誘電率を有し、同時に耐熱性、物理的あるいは化学的安定性にすぐれ吸湿性も少ない金属シリケート絶縁層を形成することができる。
【００１６】
また、前記導電性層は、前記絶縁層を介してその下の前記半導体層に対して電界を印加するゲート電極の少なくとも一部を構成するものとすれば、ＭＩＳＦＥＴなどのＭＩＳ構造を有する各種のデバイスを高い集積度で実現することができる。
【００１７】
一方、本発明の半導体装置の製造方法は、シリコンを含有する半導体層の上に、シリコン（Ｓｉ）と酸素（Ｏ）とを含むバッファ層を形成する工程と、前記バッファ層の上に、シリコン（Ｓｉ）と酸素（Ｏ）と金属元素とを含む金属シリケート層を形成する工程と、前記金属シリケート層の上に、ゲート電極材料のキャップ層を形成する工程と、前記キャップ層を形成する工程の後に、熱処理を施すことにより、前記金属シリケート層に含まれる前記金属元素の一部を前記バッファ層に向けて拡散させる工程と、を備え、前記金属元素は、ジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）のいずれかであることを特徴とする。
【００１８】
上記構成によれば、絶縁層における金属元素の濃度を理想的な分布状態とし、且つ、半導体層に対する不純物の突き抜けや、金属元素の酸化物の結晶化などをふせぎつつ、サブ０．１μｍ世代のＭＩＳ構造に要求される高い品質の絶縁構造を実現することができる。
【００１９】
または、本発明の半導体装置の製造方法は、シリコンを含有する半導体層の上に、シリコン（Ｓｉ）と酸素（Ｏ）とを含む第１のバッファ層を形成する工程と、前記バッファ層の上に、シリコン（Ｓｉ）と酸素（Ｏ）と金属元素とを含む金属シリケート層を形成する工程と、前記金属シリケート層の上に、シリコン（Ｓｉ）と酸素（Ｏ）とを含む第２のバッファ層を形成する工程と、前記第２のバッファ層の上に、導電性のキャップ層を形成する工程と、前記キャップ層を形成する工程の後に、熱処理を施すことにより、前記金属シリケート層に含まれる前記金属元素の一部を前記第１及び第２のバッファ層に向けて拡散させる工程と、を備え、前記金属元素は、ジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）のいずれかであることを特徴とする。
【００２０】
上記構成によれば、絶縁層における金属元素の分布が、膜の中央においてピークを有するものとすることができる。
【００２１】
また、これら製造方法において、前記金属シリケート層は、窒素（Ｎ）も含むものとすれば、金属元素の拡散を緩和することにより、制御を容易とし、同時に不純物の突き抜けや結晶の形成も抑止することができる。
【００２２】
また、前記第１のバッファ層は、前記金属シリケート層における前記窒素（Ｎ）の濃度よりも高い濃度の窒素（Ｎ）を含むものとすれば、やはり、金属元素の拡散を緩和することにより、制御を容易とし、同時に不純物の突き抜けや結晶の形成も抑止することができる。
【００２３】
また、前記金属元素は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）あるいはその他の希土類元素のいずれかであるものとすれば、高い誘電率を有し、同時に耐熱性、物理的あるいは化学的安定性にすぐれ吸湿性も少ない金属シリケート絶縁層を形成することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
【００２５】
図１は、本発明の半導体装置の製造方法を説明するための概念図である。
【００２６】
また、図２は、比較例としての従来の半導体装置の製造方法を表す概念図である。
【００２７】
すなわち、本発明においては、まず、図１（ａ）に表したように、シリコン基板１０の上に、バッファ層１２、金属シリケート層１４、キャップ層３０をこの順に積層する。ここで、バッファ層１２は、酸化シリコンや酸化窒化シリコンなどにより形成される。また、金属シリケート層１４は、金属とシリコンとの化合物であり、均一な組成分布を有するものでよい。さらに、キャップ層３０は、導電性の材料により形成することが望ましい。
【００２８】
このような積層構造を形成した後に熱処理を施すと、図１（ｂ）に表したように、バッファ層１２と金属シリケート層１４との間で元素の拡散が生じ、傾斜組成を有する金属シリケート層２０が形成される。この金属シリケート層２０は、シリコン基板１０の側で金属の濃度が低く、導電体層３０の側で金属の濃度が高くなる傾斜組成を有する。
【００２９】
本発明の製造方法により、傾斜組成の金属シリケート層２０が形成できる根拠は、ＬＳＩの高温熱処理時の金属シリケート内部の原子移動を考えればすぐに理解できる。すなわち、本発明の製造方法においては、均一な組成の金属シリケート層１４と、ＳｉＯ２やＳｉＯＮなどからなるバッファ層１２と、が隣接している。これが高温に保持されたとき、金属元素の分布を均一化しようという駆動力が作用し、金属シリケート層１４からバッファ層１２への金属拡散が生じる。これが組成傾斜が作られる原理である。
【００３０】
これに対して、従来の方法による場合、図２（ａ）に表したように、仮に、何らかの傾斜組成を有する金属シリケート層Ｘを堆積できたとしても、その後のＬＳＩプロセスにおいて熱工程を経ることにより金属元素の拡散が生じ、図２（ｂ）に表したように均一な組成の金属シリケート層１２０に変化してしまう。
【００３１】
すなわち、本発明の製造方法の特徴は、従来法においては問題となる熱処理時の傾斜組成破壊の原因、すなわち組成均一化のための薄膜中の原子拡散現象を逆手にとり、ＳｉＯ２層１２と金属シリケート層１４とにより形成した急峻な金属組成をならして最終的に傾斜組成を形成する点にある。
【００３２】
図３は、本発明の製造方法の各工程における金属濃度の分布を例示する模式図である。すなわち、同図（ａ）及び（ｂ）は、それぞれ図１（ａ）及び（ｂ）にそれぞれ対応する。
【００３３】
本発明による傾斜組成の本質は金属拡散現象にあり、ゆえに拡散後の金属プロファイルは拡散源から急峻に減衰する形となり、この拡散プロファイルが傾斜組成そのものとなる。この金属拡散プロファイルは、拡散源の金属原子濃度とサーマルバジェット（熱処理温度と時間）とにより決定される。サーマルバジェットの下限は必要とされるＬＳＩプロセスの内容により決定されるため、この条件は限定されてしまう。それゆえ、このように固定されるサーマルバジェットに合わせて、金属シリケート層１４及びバッファ層１２の膜厚、さらに金属シリケートの金属濃度を設定することにより、図３（ｂ）に例示したような所望の傾斜組成を実現することができる。
【００３４】
さらに、本発明のもうひとつの重要なポイントとして、高温熱処理を行う前に金属シリケート層１４の上をキャップ層３０で保護しておくという点が挙げられる。このキャップ層３０を導電体により形成すると、これをＦＥＴ（Field Effect Transistor）のゲート電極としてそのまま用いることもできる。
【００３５】
図４は、キャップ層３０の作用を説明するための概念図である。
【００３６】
すなわち、同図（ａ）に表したようにキャップ層３０を設けない場合、熱処理に際して、図４（ｂ）に表したように雰囲気中の酸素による基板１０の酸化が進行して酸化層ＯＸが形成され、絶縁膜容量の低下という深刻な問題が起こる。
【００３７】
これに対して、図４（ｃ）に表したようにキャップ層３０を設けることにより、このキャップ層３０が熱処理雰囲気中の酸素を遮断し、金属シリケート層１４に余分な酸素を供給しない状態を形成する。その結果として、図４（ｄ）に表したように、基板１０の酸化を防ぎつつ、熱処理により金属元素を拡散させて傾斜組成の金属シリケート層２０を形成することができる。
【００３８】
またさらに、キャップ層３０を形成してから熱処理することの第２のポイントは、これにより金属シリケート層１４から上方への金属拡散を抑制し、バッファ層１２への効率的な金属拡散を達成できる点にある。
【００３９】
図５は、キャップ層３０の有無による金属元素の拡散の差異を表す断面写真である。ここでは、シリコン基板１０の上にバッファ層１２としてＳｉＯ２（膜厚２ｎｍ）、金属シリケート層１４としてハフニウム（Ｈｆ）シリケート（膜厚２ｎｍ）を積層し、１０００℃において熱処理して、その前後の断面構造をＴＥＭ（Transmission Electron Microscopy：透過電子顕微鏡）により観察した。
【００４０】
図５（ａ）は、ハフニウムシリケート層１４の上にキャップ層３０としてポリシリコン（多結晶シリコン）を堆積して熱処理前に観察した断面ＴＥＭ像を表す。
【００４１】
図５（ｂ）は、このサンプルを熱処理した後に観察した断面ＴＥＭ像を表す。ハフニウムシリケート層１４に含まれていたハフニウムがバッファ層１２に拡散して、傾斜組成を有するハフニウムシリケート層２０が形成されている。
【００４２】
これに対して、キャップ層３０を設けることなく１０００℃での熱処理を施すと、ハフニウムの上方への拡散が支配的となり、図５（ｃ）に表したように、ハフニウムが膜表面に凝集する。なお、図５（ｃ）においてハフニウムの上にあるものは、ＴＥＭ観察のためのサンプル埋め込み用エポキシ樹脂である。
【００４３】
このように、本発明によれば、キャップ層３０を設けてから熱処理を施すことにより金属シリケート層１４の金属元素の上方への拡散フラックスが抑制し、表面への金属の凝集を解消できる。
【００４４】
図６は、図５（ｂ）のサンプルにおいて、ハフニウムの濃度を分析した結果を表す模式図である。すなわち、同図（ａ）に表したポイント１〜３においてＥＤＸ（energy dispersive x-ray spectroscopy）によりハフニウムの濃度を分析した結果を表したものが図６（ｂ）のグラフ図である。同図からも分かるように、本発明によれば、ハフニウムの上方への拡散を抑制し、傾斜組成の金属シリケート層２０を実現できる。
【００４５】
またさらに、キャップ層３０を設けてから熱処理することの第３のポイントは、これは特定の金属元素において見られる現象であるが、金属シリケート層１４とキャップ層３０との界面にＳｉＯ２が偏析するという現象を利用できる点にある。
【００４６】
図７は、この偏析現象を例示する断面写真である。ここでは一例として、同図（ａ）に表したように、シリコン基板１０の上に、バッファ層１２としてＳｉＯ２、金属シリケート層１４としてジルコニウム（Ｚｒ）シリケート、キャップ層３０としてポリシリコンを積層し、熱処理前後の断面を観察した。
【００４７】
熱処理後の断面を見ると、図７（ｂ）に表したように、バッファ層１２のＳｉＯ２の膜厚は薄くなり、一方、ポリシリコン３０との界面にＳｉＯ２に近い組成の層２０Ａが形成されている。これは、本発明の原理に基づきバッファ層１２を構成するＳｉＯ２中にジルコニウム原子が拡散してシリコン基板１０との界面近傍のＳｉＯ２膜が薄膜化する一方、ジルコニウムシリケートとポリシリコンの界面エネルギー安定化の要請から、ＳｉＯ２偏析が起きるためと推測される。
【００４８】
この現象を利用すれば、金属シリケート層２０の金属濃度分布が、その中心部でが高くなり、上下で低くなるという独特の濃度プロファイルを実現することが可能となる。
【００４９】
なお、本発明者は、このようなＳｉＯ２の偏析現象が、ジルコニウムの他に、チタン（Ｔｉ）でも生ずることを確認した。
【００５０】
さて、本発明では、ＳｉＯ２のようなバッファ層１２と金属シリケート層１４を積層して、この上にキャップ層３０を設けた後に熱処理を加える。この際、最終的な金属シリケート中の金属濃度を高くすることが望まれ、且つシリケート膜の非晶質性を保持することも要求された場合、本発明の方法は次のような弊害をもたらすことも考えられる。
【００５１】
すなわち、ＳｉＯ２バッファ層１２に金属元素を拡散させるために、初期状態の金属シリケート層１４には、最終的な金属シリケート層２０の金属濃度よりも高めの金属濃度を仕込む必要がある。これを本発明の方法で熱処理したとき、金属の拡散よりも先に、金属シリケート層１４の内部で金属酸化物が析出して結晶化する現象が起こり、非晶質性が破壊されてしまうという虞がある。仮にこのような結晶化が生ずると、集積回路装置の歩留まりを大きく低下させてしまうという問題が生ずる。
【００５２】
しかし、本発明の実験の結果、本発明においては、このような金属酸化物の結晶化現象は、むしろ抑制されることが明らかになった。
【００５３】
図８（ａ）は、ジルコニウム・シリケート（膜厚２ｎｍ）／ＳｉＯ２（２ｎｍ）の積層をキャップ層３０を設けずにそのまま１０００℃で熱処理した後の断面構造を表すＴＥＭ像である。
【００５４】
また、図８（ｂ）は、同様の積層を、ポリシリコンのキャップ層３０を設けた後に熱処理した後の断面構造を表すＴＥＭ像である。
【００５５】
図８（ａ）に表したキャップ層無しの場合には、ジルコニウム・シリケートの内部にＺｒＯ２が析出して結晶化することが分かった。これに対して、本発明の製造方法により、ポリシリコンのキャップ層３０を設けて熱処理した場合には、このような結晶化したＺｒＯ２粒子は全く観測されず、かつ傾斜した組成のジルコニウム・シリケート層２０を得ることができた。これは、本発明によれば、ポリシリコンのキャップ層３０を設けることにより、ジルコニウム・シリケート層１４の表面付近におけるシリコン原子の欠乏を防止することにより、ＺｒＯ２の形成を抑止するからであると推測される。またさらに、ジルコニウム・シリケート層１４からＳｉＯ２バッファ層１２への原子拡散、キャップ層３０によるジルコニウムの上方への拡散の抑制といった要因によっても、ＺｒＯ２の析出現象が抑制されたことが推測される。
【００５６】
さて、本発明においては、熱処理前の金属シリケート層１４に窒素を含有させておくと、さらなる効果が得られる。
【００５７】
金属シリケート層１４の内部にあらかじめ窒素を添加しておく理由は、熱処理工程における金属原子拡散の程度をより緩やかなものとし、金属のプロファイル制御をより高精度に行うためである。
【００５８】
図９は、金属シリケート層１４への窒素の添加の有無による金属元素の濃度分布の違いを表す模式図である。
【００５９】
窒素を添加した金属シリケート層１４の内部においては、Ｓｉ−Ｎ結合が形成されるために不純物拡散が抑制される。本発明はこの原理を利用している。図８に表したように、金属シリケート層１４に窒素を添加することにより、熱処理後の金属の濃度プロファイルがより緩やかなものに変化する。
【００６０】
またさらに、金属シリケート層１４への窒素の添加は、キャップ層３０からの不純物の拡散を効果的に抑止する効果ももたらす。例えば、本発明者は、キャップ層３０としてのポリシリコンにボロン（Ｂ）を添加し、本発明に従って熱処理を施した場合の、キャップ層３０からシリコン基板１０へのボロン突き抜け量を、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）により分析した。その結果、金属シリケート層１４に窒素を添加しない場合に比べて、窒素を添加した場合には、ボロンの突き抜け量が１／３以下に減少することを確認した。
【００６１】
またここで、熱処理後の窒素の濃度の分布に注目すると、図９に表したように、キャップ層３０の側で低く、基板１０の側で高くなる分布を有する。これは、熱処理前においてバッファ層１２に添加する窒素の量と金属シリケート層１４に添加する窒素の量の最適範囲の違いを反映したものである。
【００６２】
以下、この技術的な意義について詳述する。
【００６３】
金属シリケート層１４に窒素の添加を行う理由は、最終的に形成される金属シリケート層２０を結晶化させないようにし（すなわち、耐熱性を向上させ）、かつキャップ層３０からシリコン基板１０への不純物の「突き抜け」を起こさせないようにするためである。この作用を最大限に得ようとすると、窒素濃度をできるだけ高く、しかも金属シリケート中にまんべんなく分布させることが望ましい。本発明の構造は、これらの要請を満たすものである。
【００６４】
但しここで、金属シリケート中の窒素濃度を高くするほど、高い効果が得られるとも考えられるが、現実にはそうではなく、窒素濃度を高くしすぎると、膜中に格子欠陥が発生して電気的特性の劣化が起きて逆効果となる。
【００６５】
ちなみに、ＳｉＯ２の場合に添加できる窒素濃度の上限は１５原子％程度である。一方、金属シリケートの場合は、窒素濃度の上限は１５原子％よりも低くなる。なぜならば、例えば窒素を１５原子％添加したとすると、ＳｉＯＮの場合のように、多数の金属−窒素結合が形成されるからである。このような金属−窒素結合は金属的結合であり、このような結合を含む膜は絶縁膜としての性能が劣化するため、好ましくない。
【００６６】
金属シリケートに対する窒素添加量の最適範囲は、以下の理由により決定できる。すなわち、本発明において形成される金属シリケートの金属元素の濃度は、およそ３原子％〜２０原子％の範囲にあり、従ってシリコン濃度は１０原子％〜２７原子％程度になる。ここで、純ＳｉＯ２中のシリコン濃度は約３０原子％であり、これに対して添加しうる窒素濃度の上限が上述の如く１５原子％であることを考慮すると、本発明において用いる金属シリケート層１４に添加することが許される窒素濃度は、およそ５原子％〜１４原子％の範囲となり、ＳｉＯ２バッファ層１２中の窒素許容濃度よりも明らかに低くなる。
【００６７】
すなわち、本発明の金属シリケート層の構造、製造方法において、窒素添加の効果を最大限発揮させるための窒素濃度分布は次のようなものである。すなわち、組成傾斜によってＳｉＯ２的になったシリコン基板１０との界面付近では窒素濃度が相対的に高く、金属濃度が高くなった膜の中央、上部近辺では窒素濃度が相対的に低くなるような構造の特徴である。
【００６８】
またここで、本発明の製造方法にしたがい、ＳｉＯ２あるいはＳｉＯＮからなるバッファ層１２を堆積し、その上に金属シリケート（窒素添加金属シリケート）層１４を堆積すると、窒素の濃度はこの２層に対応した階段状分布をとるようになる。その後、本発明の製造方法に従ってキャップ層３０を堆積し、熱処理すると、酸素原子と結合した金属元素は容易にその結合を切り再分布するのに対し、シリコン原子と強固に化学結合した窒素はその分布を大きく変えることは無い。その結果として、図９に表したように、窒素の階段状の濃度分布が最後まで保持される。
【００６９】
このような窒素の階段状の濃度分布は、極めて独特な構成であるとともに、他の重要な効果を得るために本発明を実施したときの必然として規定される構造である。
【００７０】
さて、本発明においては、金属シリケート層１４の上下をバッファ層により挟んだ状態で熱処理を施してもよい。
【００７１】
図１０は、この方法を表す模式図である。
【００７２】
すなわち、まず、図１０（ａ）に表したように、シリコン基板１０の上に、第１のバッファ層１２、金属シリケート層１４、第２のバッファ層１６、キャップ層３０をこの順に積層する。ここで、第１及び第２のバッファ層１２、１６は、酸化シリコンや酸化窒化シリコンなどにより形成される。また、金属シリケート層１４は、金属とシリコンとの化合物であり、均一な組成分布を有するものでよい。さらに、キャップ層３０は、導電性の材料により形成することが望ましい。
【００７３】
このような積層構造を形成した後に熱処理を施すと、金属シリケート層１４から上下のバッファ層１２、１６に向けて金属の拡散が生ずる。そして、結果的に、図１０（ｂ）に表したように、シリケート層２０の中央付近で金属の濃度が最大となるような金属元素プロファイルを形成することが可能となる。
【００７４】
またさらに、本発明において、金属シリケート層１４を構成する金属としては、上述したジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）の他にも、タンタル（Ｔａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）あるいはその他の希土類元素でも同様の効果が期待できる。何故ならば、これらの元素は、いずれも、その酸化物あるいは窒化物の比誘電率が高く、ＳｉＯ２と比較して有利な絶縁構造が形成できるからである。また、これらの元素は、いずれもその酸化物や窒化物の耐熱性や、化学的あるいは物理的な安定性に優れ、吸湿性も低いためである。
【００７５】
一方、本発明において、キャップ層３０の材料としては、耐熱性の高いシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、あるいはこれらの混合物を用いることが有効である。これは、本発明においては、キャップ層３０を堆積した後の熱処理工程の熱処理温度が１０００℃程度と高いため、熱的な安定性が要求されるからである。
【００７６】
また、これらの材料は導電性を有するため、例えば、このキャップ層３０をそのまま、ＦＥＴのゲート電極あるいはその一部として用いることができるからである。
【００７７】
ここで、キャップ層３０としてシリコン・ゲルマニウム（ＳｉＧｅ）を用いる場合には、金属シリケート層１４とゲルマニウム（Ｇｅ）との反応を抑制するために、その界面にシリコン（Ｓｉ）層を挿入することが有効である。
【００７８】
また、キャップ層３０と金属シリケート層１４との界面へのＳｉＯ２析出効果は、キャップ層３０がシリコン（Ｓｉ）の場合に最も発揮されることから、この効果を利用する場合には、金属シリケート層１４と接する部分のキャップ層３０は、シリコン（Ｓｉ）により構成することが望ましい。
【００７９】
一方、ＭＩＳＦＥＴのチャネルとして、「ひずみＳｉＧｅ」を用いることが提案されているが、この構造に対して本発明を適用する場合は、シリコン基板／ＳｉＧｅチャネルとその上の界面絶縁膜との間に薄いシリコン（Ｓｉ）層を挿入することが有効である。これは、熱処理時の界面絶縁膜を安定に保つために必要であり、このようなシリコン（Ｓｉ）層を挿入しない場合には、界面絶縁膜が全て散逸し、金属シリケート層／ＳｉＧｅチャネルという直接接触が形成されて電気的特性の劣化が生ずる。
【００８０】
以上詳述したように、本発明の傾斜組成金属シリケート層の製造方法によれば、従来の方法よりも各段に高い実現性を持って金属の組成を傾斜させることが可能となる。
【００８１】
さらに金属シリケートからの金属酸化物析出現象を緩和し、一部の金属元素においては金属シリケート層３０とキャップ層３０との界面へのＳｉＯ２偏析現象に基づいて金属シリケート層２０の中央部に濃度ピークを持つ金属元素の組成分布を実現することも可能となる。これらの効果は、本発明での製造方法によって得られる独特のものである。
【００８２】
【実施例】
以下、本発明を用いたＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）およびその製造方法について説明する。
【００８３】
図１１は、本実施例のＭＩＳＦＥＴの断面構造を表す模式図である。
【００８４】
すなわち、シリコン基板１０の上には、ゲート電極３０／傾斜組成金属シリケート層２０の積層からなるＭＩＳ構造が形成されている。ゲート電極３０は、ゲート側壁４０に取り囲まれている。シリコン基板１０の表面付近には、高濃度に不純物が拡散された深い拡散領域１０Ａと、浅い拡散領域１０Ｂと、サリサイド１０Ｃが、ＭＩＳ構造に対してそれぞれ自己整合的に形成されている。そして、一対の浅い拡散領域１０Ｂの間には、チャネル領域１０Ｄが形成されている。
【００８５】
図１２は、本実施例のＭＩＳＦＥＴの要部製造方法を表す工程断面図である。
【００８６】
同図を参照しつつ、その製造方法について説明すると以下の如くである。
【００８７】
最初に、図１２（ａ）に表したように、シリコン基板１０上にバッファ層１２を形成する。具体的には、まず、所定の工程により素子分離１１を施したシリコン基板１０を準備する。次に、このシリコン基板１０の表面の自然酸化膜を希フッ酸（ＨＦ）溶液処理により除去し、シリコン表面を水素終端する。引き続き、シリコン基板１０の表面にシリコンとの界面特性に優れる絶縁膜をバッファ層（初期状態）１２として形成する。バッファ層１２としては、ＳｉＯ２膜を、乾燥酸素雰囲気、７００℃の熱処理により厚さ約２ｎｍ成膜した。
【００８８】
本発明におけるバッファ層１２の材料としては、ＳｉＯ２あるいはＳｉＯＮが望ましい。ただし、ＳｉＯＮを用いる場合には、ＳｉＯＮ中の窒素濃度は１５原子％以下に限定することが望ましい。これは、これ以上の窒素が添加されると膜中の格子欠陥により電気的特性の劣化が生ずるためである。
【００８９】
また、本発明においては、バッファ層１２は各種の方法により形成することができる。界面バッファ層の成膜方法としては、熱酸化、熱酸窒化、プラズマ酸化、プラズマ酸窒化、熱酸化プラスプラズマ窒化等を用いることができる。
【００９０】
また、バッファ層（初期状態）１２の厚さは、０．５ｎｍ以上３ｎｍ以下が望ましい。０．５ｎｍ以上とする理由は、０．５ｎｍ以下の界面バッファ層を再現性良く形成するのは困難であること、さらに後工程で金属拡散を受ける際に０．５ｎｍ以下だとＳｉ基板まで金属原子が到達し界面特性の劣化が起きるためである。３ｎｍ以下とする理由は、３ｎｍのＳｉＯ２に金属が拡散して比誘電率がＳｉＯ２の２倍になったとしても、そのＳｉＯ２換算膜厚は１．５ｎｍであり、その上部に金属シリケートが上積みされる本発明の方法では、ＳｉＯ２換算膜厚１．５ｎｍの達成が不可能になるためである。
【００９１】
この後、図１２（ｂ）に表したように、均一組成の金属シリケート層１４をバッファ層（初期状態）１２の上に堆積する。ここでは、一例として、ジルコニウム酸化物ターゲットとシリコン酸化物ターゲットとを用い、アルゴンと酸素の混合ガスプラズマを用いたスパッタリングにより、厚さ２ｎｍのジルコニウム・シリケート膜を形成した。
【００９２】
但し、本発明において重要なのはこの工程において略均一組成の金属シリケート層１４を形成することであり、その製造方法としてはスパッタ法の他にも、ＣＶＤ法、蒸着法などの手段を利用することができる。
【００９３】
また、金属シリケート層１４中の金属濃度は３原子％以上２０原子％以下とする。３原子％以上が必要な理由は、これ以下の金属濃度ではＳｉＯ２に対する比誘電率向上効果が十分に得られないためである。また、２０原子％以下としたのは、金属がこれ以上の濃度になると本発明の熱処理工程において、金属拡散現象よりも先に金属シリケートからの金属酸化物析出現象の方が優先的に起こってしまうためである。
【００９４】
略均一組成の金属シリケート層１４を形成する際に、その内部に窒素を添加することは後工程における金属拡散をより緩やかなものとし、最終的な組成傾斜の設計を容易にする効果を持っている。一例として、ジルコニウムターゲットとシリコンターゲットを用い、アルゴンと酸素と窒素の混合ガス雰囲気でプラズマを発生させてスパッタすることにより、窒素添加ジルコニウム・シリケート薄膜を形成できる。その窒素添加量は、スパッタ雰囲気としてのアルゴン／窒素／酸素のガス流量比で制御でき、０％〜５０％の範囲で制御可能であるが、窒素が多量に添加されると膜中に格子欠陥が発生し電気的特性の劣化が起きるため、窒素濃度は１５原子％以下に限定することが望ましい。また、窒素添加金属シリケート層１４の成膜方法としては、ＣＶＤ、蒸着法などを利用してもよい。
【００９５】
次に、図１２（ｃ）に表したように、ＦＥＴのゲート電極を兼ねるキャップ層３０を堆積し得た。本発明においては、キャップ層３０の材料として、ゲート電極となるものを用いることができ、例えばシリコン（Ｓｉ）、シリコンゲルマニウム化合物（ＳｉＧｅ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などの高融点金属材料やこれらの窒化物などを用いることができる。また、その形成方法としては、スパッタ法やＣＶＤ法、蒸着法など種々の方法を用いることができる。
【００９６】
キャップ層３０の厚さは、１０ｎｍ以上あれば酸素拡散の抑制のためには十分である。但し、現実にはこれをそのままＦＥＴのゲート電極として用いるのが便利であるので、通常のゲート電極の厚さである２００ｎｍ〜２５０ｎｍ程度とすることが望ましい。
【００９７】
この後、図１２（ｄ）に表したように、トランジスタ構造の各部を形成する。すなわち、キャップ層３０を加工してゲート電極を形成し、ＬＤＤ（Lightly Doped Drain）領域となる浅い拡散領域１０Ｂを形成し、ゲート電極の側壁４０を形成し、しかる後に、ソース・ドレイン領域となる深い拡散領域１０Ａを形成をする。この工程の際に、拡散層１０Ａ、１０Ｂの形成の熱処理工程によって、組成傾斜金属シリケート層２０が形成される。この後、サリサイド１０Ｃを形成することにより、図１１に表したトランジスタが完成する。
【００９８】
ここでは一例として、キャップ層３０（ゲート電極）にポリシリコンを用い、熱処理条件としては、昇温速度１００℃／秒で昇温した後に、１０００℃で窒素雰囲気中で２０秒間の熱処理を行った。この熱処理により、略均一な組成の金属シリケート層１４からバッファ層（初期状態）１２に向けて金属原子が移動し、組成傾斜金属シリケート層２０が形成された。
【００９９】
ここで熱処理温度と時間（サーマルバジェット）は、本発明の組成傾斜金属シリケート層２０の内部の金属プロファイルを決定する重要なパラメータである。しかし、サーマルバジェットはＭＩＳＦＥＴのチャネル不純物プロファイルの設計においてほぼ一義的に決定されてしまうパラメータである。したがって、本発明では、総合的なプロセスパラメータから決定されるサーマルバジェットに基づいて、金属シリケート層１４の膜厚、バッファ層１２の膜厚、金属シリケート層１４内部の金属原子濃度、さらには金属シリケート層１４への窒素添加量などの設計を行うことで、所望する組成傾斜金属シリケート層２０の構造を実現することができる。
【０１００】
もちろん、組成傾斜を形成するための高温アニールを図１２（ｄ）に表した拡散領域の形成工程の段階で行うのではなく、図１２（ｃ）に表したゲート電極形成後の段階で行うことも可能である。この場合には、その後の熱工程である拡散領域の形成工程のサーマルバジェットを考慮して金属シリケート層１４／バッファ層１２の設計を行っておく必要がある。
【０１０１】
本実施例のＭＩＳＦＥＴは、傾斜組成を有する金属シリケート層２０がゲート絶縁膜として作用し、高い誘電率と高い信頼性が得られ、リーク電流やトンネル電流を抑止しつつ、ＳｉＯ２換算で１．５ｎｍ以下の性能が得られる。その結果として、次世代のサブ０．１μｍサイズのＣＭＯＳデバイスを構成する基本素子として高い価値を有するものである。
【０１０２】
以上、具体例を例示しつつ本発明の実施の形態について説明した。しかし、本発明は、上述した各具体例に限定されるものではない。
【０１０３】
例えば、トランジスタの構造についても、具体例として表したものには限定されず、その他、当業者が本発明を適用しつつ設計変更して得られる全てのトランジスタは、本発明の範囲に包含される。
【０１０４】
例えば、トランジスタの各部を構成する材料、添加不純物、膜厚、形状、導電型、形成方法などについて当業者が適宜設計変更したものは本発明の範囲に包含される。
【０１０５】
さらに、本発明は、具体例として表したＭＩＳＦＥＴデバイスに限定されるものではなく、その他にも、例えば、フラッシュメモリーのインターポリ絶縁膜として金属シリケートを用いる際に、本発明の製造方法により下部ポリシリコン電極／ＳｉＯ２層／均一組成金属シリケート層／ＳｉＯ２層／上部ポリシリコン電極構造を形成後、熱処理をすることによりポリシリコン電極界面付近で金属濃度の薄いような金属分布を有するインターポリ絶縁膜を実現できる。また、拡散層上のキャパシタ製造工程にも適用することが可能である。
【０１０６】
【発明の効果】
以上詳述したように、本発明によれば、良好な界面特性を維持しつつサブ０．１μｍ世代において必要とされるＳｉＯ２換算膜厚１．５ｎｍの金属シリケート膜を実現するために必要な傾斜組成プロファイルを、従来よりも確実な手段によって実現できる。これにより、超微細サイズの高速、低消費電力のＣＭＯＳ−ＬＳＩのためのゲート絶縁膜を確実に準備できるようになり、その産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するための概念図である。
【図２】比較例としての従来の半導体装置の製造方法を表す概念図である。
【図３】本発明の製造方法の各工程における金属濃度の分布を例示する模式図である。
【図４】キャップ層３０の作用を説明するための概念図である。
【図５】キャップ層３０の有無による金属元素の拡散の差異を表す断面写真である。
【図６】図５（ｂ）のサンプルにおいて、ハフニウムの濃度を分析した結果を表す模式図である。
【図７】金属元素の偏析現象を例示する断面写真である。
【図８】ａ）は、ジルコニウム・シリケート（膜厚２ｎｍ）／ＳｉＯ２（２ｎｍ）の積層をキャップ層３０を設けずにそのまま１０００℃で熱処理した後の断面構造を表すＴＥＭ像であり。（ｂ）は、同様の積層を、ポリシリコンのキャップ層３０を設けた後に熱処理した後の断面構造を表すＴＥＭ像である。
【図９】金属シリケート層１４への窒素の添加の有無による金属元素の濃度分布の違いを表す模式図である。
【図１０】金属シリケート層の上下をバッファ層により挟んだ状態で熱処理を施す方法を表す模式図である。
【図１１】本発明の実施例のＭＩＳＦＥＴの断面構造を表す模式図である。
【図１２】本発明の実施例のＭＩＳＦＥＴの要部製造方法を表す工程断面図である。
【符号の説明】
１０ シリコン基板
１０Ａ、１０Ｂ 拡散領域
１０Ｃ サリサイド
１０Ｄ チャネル領域
１２ バッファ層
１４ 金属シリケート層
１６ バッファ層
２０ 傾斜組成金属シリケート層
３０ キャップ層（導電性層、ゲート電極）
３０ 金属シリケート層
４０ ゲート側壁
Claims (4)
- シリコンを含有する半導体層の上に、シリコン（Ｓｉ）と酸素（Ｏ）とを含むバッファ層を形成する工程と、
前記バッファ層の上に、シリコン（Ｓｉ）と酸素（Ｏ）と金属元素とを含む金属シリケート層を形成する工程と、
前記金属シリケート層の上に、ゲート電極材料のキャップ層を形成する工程と、
前記キャップ層を形成する工程の後に、熱処理を施すことにより、前記金属シリケート層に含まれる前記金属元素の一部を前記バッファ層に向けて拡散させる工程と、
を備え、
前記金属元素は、ジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）のいずれかであることを特徴とする半導体装置の製造方法。 - シリコンを含有する半導体層の上に、シリコン（Ｓｉ）と酸素（Ｏ）とを含む第１のバッファ層を形成する工程と、
前記バッファ層の上に、シリコン（Ｓｉ）と酸素（Ｏ）と金属元素とを含む金属シリケート層を形成する工程と、
前記金属シリケート層の上に、シリコン（Ｓｉ）と酸素（Ｏ）とを含む第２のバッファ層を形成する工程と、
前記第２のバッファ層の上に、導電性のキャップ層を形成する工程と、
前記キャップ層を形成する工程の後に、熱処理を施すことにより、前記金属シリケート層に含まれる前記金属元素の一部を前記第１及び第２のバッファ層に向けて拡散させる工程と、
を備え、
前記金属元素は、ジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）のいずれかであることを特徴とする半導体装置の製造方法。 - 前記金属シリケート層は、窒素（Ｎ）も含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記第１のバッファ層は、前記金属シリケート層における前記窒素（Ｎ）の濃度よりも高い濃度の窒素（Ｎ）を含むことを特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358063A JP3688631B2 (ja) | 2001-11-22 | 2001-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358063A JP3688631B2 (ja) | 2001-11-22 | 2001-11-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158262A JP2003158262A (ja) | 2003-05-30 |
| JP3688631B2 true JP3688631B2 (ja) | 2005-08-31 |
Family
ID=19169308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001358063A Expired - Fee Related JP3688631B2 (ja) | 2001-11-22 | 2001-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3688631B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100565916C (zh) * | 2002-07-16 | 2009-12-02 | 日本电气株式会社 | 半导体器件及其制造方法 |
| JPWO2005038929A1 (ja) * | 2003-10-15 | 2007-02-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4734831B2 (ja) * | 2004-02-13 | 2011-07-27 | セイコーエプソン株式会社 | アクチュエータ装置及び液体噴射ヘッド並びに液体噴射装置 |
| JP2005317583A (ja) * | 2004-04-27 | 2005-11-10 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4792716B2 (ja) * | 2004-07-06 | 2011-10-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| WO2006009025A1 (ja) * | 2004-07-20 | 2006-01-26 | Nec Corporation | 半導体装置及び半導体装置の製造方法 |
| JP2006041306A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 半導体装置の製造方法 |
| WO2006022175A1 (ja) * | 2004-08-23 | 2006-03-02 | Nec Corporation | 半導体装置及びその製造方法 |
| JP2006253267A (ja) * | 2005-03-09 | 2006-09-21 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| US7504700B2 (en) * | 2005-04-21 | 2009-03-17 | International Business Machines Corporation | Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method |
| JP2006319091A (ja) * | 2005-05-12 | 2006-11-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| WO2007026677A1 (ja) * | 2005-09-01 | 2007-03-08 | Nec Corporation | 半導体装置の製造方法 |
| US7812412B2 (en) | 2005-10-04 | 2010-10-12 | Nec Corporation | Semiconductor device |
| JP2007243049A (ja) * | 2006-03-10 | 2007-09-20 | Tokyo Electron Ltd | 半導体装置 |
| JPWO2007116470A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通株式会社 | 半導体装置及びその製造方法 |
| EP2068355A4 (en) * | 2006-09-29 | 2010-02-24 | Fujitsu Ltd | VERBUND SEMICONDUCTOR ARRANGEMENT AND PROCESS FOR THEIR MANUFACTURE |
| EP1916706B1 (en) * | 2006-10-23 | 2016-08-31 | Imec | Method for forming a semiconductor device and semiconductor device thus obtained |
| KR100859256B1 (ko) | 2006-12-28 | 2008-09-18 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP5039396B2 (ja) * | 2007-02-19 | 2012-10-03 | ローム株式会社 | 半導体装置の製造方法 |
| JP2008311464A (ja) | 2007-06-15 | 2008-12-25 | National Institute Of Advanced Industrial & Technology | 半導体装置とその製造方法 |
| JP5057957B2 (ja) * | 2007-12-17 | 2012-10-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5638558B2 (ja) | 2012-03-26 | 2014-12-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2014053571A (ja) | 2012-09-10 | 2014-03-20 | Toshiba Corp | 強誘電体メモリ及びその製造方法 |
| JP5997746B2 (ja) * | 2014-10-15 | 2016-09-28 | 株式会社東芝 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049349A (ja) * | 1998-07-15 | 2000-02-18 | Texas Instr Inc <Ti> | 集積回路に電界効果デバイスを製造する方法 |
| JP2000058832A (ja) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体 |
| JP3773448B2 (ja) * | 2001-06-21 | 2006-05-10 | 松下電器産業株式会社 | 半導体装置 |
-
2001
- 2001-11-22 JP JP2001358063A patent/JP3688631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003158262A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688631B2 (ja) | 半導体装置の製造方法 | |
| US20050070123A1 (en) | Method for forming a thin film and method for fabricating a semiconductor device | |
| US6914312B2 (en) | Field effect transistor having a MIS structure and method of fabricating the same | |
| US7700438B2 (en) | MOS device with nano-crystal gate structure | |
| US7671426B2 (en) | Metal insulator semiconductor transistor using a gate insulator including a high dielectric constant film | |
| US20120326245A1 (en) | Inversion thickness reduction in high-k gate stacks formed by replacement gate processes | |
| WO2010047013A1 (ja) | 半導体装置及びその製造方法 | |
| JP2002314067A (ja) | 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法 | |
| JP4574951B2 (ja) | 半導体装置及びその製造方法 | |
| EP1204135A2 (en) | Method of forming an ultrathin SiO2 layer using N2O as the oxidant | |
| US20090294877A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006344837A (ja) | 半導体装置及びその製造方法 | |
| JP2005317647A (ja) | 半導体装置及びその製造方法 | |
| US20200161442A1 (en) | Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| JP3647785B2 (ja) | 半導体装置の製造方法 | |
| JP2000036593A (ja) | 半導体装置 | |
| TW200901474A (en) | Semiconductor device and manufacturing method therefor | |
| JP2008072001A (ja) | 半導体装置及びその製造方法 | |
| JP2005045166A (ja) | 半導体装置及びその製造方法 | |
| JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| US20080233690A1 (en) | Method of Selectively Forming a Silicon Nitride Layer | |
| JP5158197B2 (ja) | 半導体装置及びその製造方法 | |
| US20040178480A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5372394B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050608 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |