JP2003158262A

JP2003158262A - 半導体装置及びその製造方法

Info

Publication number: JP2003158262A
Application number: JP2001358063A
Authority: JP
Inventors: Masato Koyama; 正人小山; Akira Nishiyama; 彰西山; Akio Kaneko; 明生金子
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-11-22
Filing date: 2001-11-22
Publication date: 2003-05-30
Anticipated expiration: 2021-11-22
Also published as: JP3688631B2

Abstract

(57)【要約】【課題】シリコンとの界面特性を向上させるための金
属シリケート内部の傾斜組成を、従来提案されている手
段とは全く異なる方法により、確実に実現して得られた
半導体装置及びその製造方法を提供することを目的とす
る。【解決手段】シリコンを含有する半導体層（１０）
と、その上に設けられ、シリコン（Ｓｉ）と酸素（Ｏ）
と窒素（Ｎ）と金属元素とを含有する絶縁層（２０）
と、その上に設けられた導電性層（３０）と、を備え、
前記絶縁層は、前記金属元素の濃度が前記半導体層の側
で低く、前記導電性層の側で高くなる分布を有し、且
つ、前記窒素の濃度が前記半導体層の側で高く、前記導
電性層の側で低くなる分布を有することを特徴とする半
導体装置を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、電界効果トランジスタなどの
ようなＭＩＳ（Metal-Insulator- Semiconductor）構造
を備える半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】サブ０．１μｍ世代のＣＭＯＳ（Comple
mentaly Metal-Oxide-Semiconductor）デバイスのゲー
ト絶縁膜は対して、ＳｉＯ_２膜厚換算で１．５ｎｍ以下
の性能が要求されている。しかし、従来から用いられて
きたゲート絶縁膜材料であるＳｉＯ_２は、厚さ１．５ｎ
ｍになると、直接トンネル電流のために絶縁膜とは呼べ
ないような導電体的な振る舞いを示すようになる。極薄
膜化に伴うこのような著しい絶縁性劣化は消費電力を増
加させるため、ＳｉＯ_２は将来のデバイスのゲート絶縁
膜としては、もはや適用が困難であると考えられる。

【０００３】ＳｉＯ_２換算で１．５ｎｍ以下という絶縁
膜容量を実現しかつ低リーク特性も得るためには、Ｓｉ
Ｏ_２よりも比誘電率の高い材料（「Ｈｉｇｈ−κ材料」
と称する）を利用し、物理膜厚を大きくすることが有効
である。例えば、ＳｉＯ_２の１０倍の比誘電率を持つ材
料を使用すれば、ＳｉＯ_２換算１．５ｎｍの性能を得る
ための物理的な膜厚は１５ｎｍに設定でき、直接トンネ
ル電流による膜の絶縁性の破綻を回避することができ
る。

【０００４】しかし、Ｈｉｇｈ−κ材料は一般にＳｉ
（シリコン）基板との界面特性が悪く、界面準位や固定
電荷などを生じやすい。これらの特性劣化は結果的にト
ランジスタの電流駆動力を低下させ、ゲート絶縁膜のＳ
ｉＯ_２換算膜厚を薄くする効果を台無しにしてしまう。
これに対して、ＳｉＯ_２に金属を添加した、いわゆる
「金属シリケート材料」を用いることが考えられる。金
属シリケート材料にはシリコンが含まれるぶん、その比
誘電率は８〜２０と低めであるが、シリコンウェーハと
の界面特性に優れることが期待され、通常のＨｉｇｈ−
κ材料で生じやすい、界面欠陥に起因した電流駆動力の
低下が起きにくいと考えられる。

【０００５】ただし、より厳密な意味では、シリコン基
板と金属シリケートとの界面特性は、シリコン基板とＳ
ｉＯ_２との界面特性には、はるかに及ばないものと考え
られる。例えば、金属シリケートをＦＥＴのゲート絶縁
膜として用いた場合、金属シリケートに含まれる金属元
素が形成するポテンシャル場により、チャネル領域を走
行する電子がリモート散乱を受けるという問題が生ず
る。

【０００６】そこで、金属シリケートの内部における金
属組成を、シリコン基板側では低く、シリコン基板から
離れるほど高くするという、いわゆる「傾斜組成金属シ
リケート」の構造が提案されている（特願平１０−２４
２４５３号公報）。また、通常のプロセスで用いられる
シリコン（あるいはシリコンＧｅ）ゲート電極を用いた
場合の、ゲートシリコンとの界面安定性を考慮して、金
属シリケート中の金属濃度が、シリコン基板側とゲート
シリコン側の両端で低く、中央部で高くなるという構造
も考えられる。これらの構造によってシリコンとの界面
付近での金属濃度を下げることにより、金属シリケート
とシリコンとの界面特性は各段に向上し、実用の可能性
が高くなる。

【０００７】しかし、これらの構造において必要とされ
る傾斜組成の金属シリケートは、その作用効果は有効で
あるとしても、現実化するのには非常な困難が伴う。す
なわち、金属シリケートの成膜段階で組成の傾斜を作り
こもうとしても、通常５００℃以上の基板温度で行われ
る成膜では膜中での原子移動が常に起こっており、この
均一化作用によって傾斜組成が実現不可能となるのは疑
いない。

【０００８】この問題に対する対策として、金属シリケ
ート成膜時点での基板温度を下げることも考えられる
が、蒸着などの物理気相堆積法においては成膜温度の低
温化に伴い膜の均一性が極端に劣化すること、一方、熱
ＣＶＤ法などの化学気相堆積法においては前駆体の熱励
起が必須であることから鑑みて、いずれにせよ基板温度
低減は実用的ではなく傾斜組成を実現するのはほぼ不可
能と推測される。

【０００９】さらに、仮に何らかの特殊な手段で金属シ
リケートの成膜の際に傾斜組成が実現できたとしても、
その構造がその後の通常のＬＳＩ製造工程における高温
プロセスを通過した後においても保持される可能性は極
めて低い。すなわち、組成が傾斜していることは、それ
自体が不安定な状態であり、これを均一組成に戻そうと
する力が作用することは間違いない。現在のＬＳＩプロ
セス、特にデュアルポリシリコンゲートプロセスで用い
られているサーマルバジェット（入熱量、すなわち加熱
温度の時間に対する積分値に対応するパラメータであ
る）は、一般的な金属シリケート内部での原子移動を引
き起こすのに十分なものであると考えられる。従って、
ＬＳＩプロセスの通常のアニール工程において傾斜組成
が破壊されて均一組成化が進むことはほぼ間違い無いも
のと考えられる。

【００１０】

【発明が解決しようとする課題】以上説明したように、
シリコンとの界面特性を良好に保つために金属シリケー
ト内部の組成を傾斜させる構造が提案されているが、従
来開示されているような金属シリケート膜堆積時に傾斜
組成を作る方法は、原理的に極めて困難と考えられる。
さらに、金属シリケート膜の堆積時に傾斜組成が形成で
きたとしても、その後の通常のＬＳＩプロセスを通過し
た後では、傾斜組成が保持されないことはほぼ間違いな
い。つまり、理想的な構造を実現することは技術的に困
難であると考えられる。

【００１１】本発明はかかる課題の認識に基づいてなさ
れたものであり、その目的は、シリコンとの界面特性を
向上させるための金属シリケート内部の傾斜組成を、従
来提案されている手段とは全く異なる方法により、確実
に実現して得られた半導体装置及びその製造方法を提供
することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、シリコンを含有する半導体
層と、前記半導体層の上に設けられ、シリコン（Ｓｉ）
と酸素（Ｏ）と窒素（Ｎ）と金属元素とを含有する絶縁
層と、前記絶縁層の上に設けられた導電性層と、を備
え、前記絶縁層は、前記金属元素の濃度が前記半導体層
の側で低く、前記導電性層の側で高くなる分布を有し、
且つ、前記窒素の濃度が前記半導体層の側で高く、前記
導電性層の側で低くなる分布を有することを特徴とす
る。

【００１３】上記構成によれば、絶縁層における金属元
素の濃度を理想的な分布状態とし、且つ、半導体層に対
する不純物の突き抜けや、金属元素の酸化物の結晶化な
どをふせぎつつ、サブ０．１μｍ世代のＭＩＳ構造に要
求される高い品質の絶縁構造を実現することができる。

【００１４】ここで、前記窒素の濃度が前記絶縁層の層
厚の方向に沿って階段状の分布を有するものとすれば、
金属酸化物の結晶化や不純物の突き抜けなどをより確実
に防止することが可能となる。

【００１５】また、前記金属元素は、ジルコニウム（Ｚ
ｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル
（Ｔａ）、アルミニウム（Ａｌ）、イットリウム
（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）あるいは
その他の希土類元素のいずれかであるものとすれば、高
い誘電率を有し、同時に耐熱性、物理的あるいは化学的
安定性にすぐれ吸湿性も少ない金属シリケート絶縁層を
形成することができる。

【００１６】また、前記導電性層は、前記絶縁層を介し
てその下の前記半導体層に対して電界を印加するゲート
電極の少なくとも一部を構成するものとすれば、ＭＩＳ
ＦＥＴなどのＭＩＳ構造を有する各種のデバイスを高い
集積度で実現することができる。

【００１７】一方、本発明の半導体装置の製造方法は、
シリコンを含有する半導体層の上に、シリコン（Ｓｉ）
と酸素（Ｏ）とを含むバッファ層を形成する工程と、前
記バッファ層の上に、シリコン（Ｓｉ）と酸素（Ｏ）と
金属元素とを含む金属シリケート層を形成する工程と、
前記金属シリケート層の上に、導電性のキャップ層を形
成する工程と、熱処理を施すことにより、前記金属シリ
ケート層に含まれる前記金属元素の一部を前記バッファ
層に向けて拡散させる工程と、を備えたことを特徴とす
る。

【００１８】上記構成によれば、絶縁層における金属元
素の濃度を理想的な分布状態とし、且つ、半導体層に対
する不純物の突き抜けや、金属元素の酸化物の結晶化な
どをふせぎつつ、サブ０．１μｍ世代のＭＩＳ構造に要
求される高い品質の絶縁構造を実現することができる。

【００１９】または、本発明の半導体装置の製造方法
は、シリコンを含有する半導体層の上に、シリコン（Ｓ
ｉ）と酸素（Ｏ）とを含む第１のバッファ層を形成する
工程と、前記バッファ層の上に、シリコン（Ｓｉ）と酸
素（Ｏ）と金属元素とを含む金属シリケート層を形成す
る工程と、前記金属シリケート層の上に、シリコン（Ｓ
ｉ）と酸素（Ｏ）とを含む第２のバッファ層を形成する
工程と、前記第２のバッファ層の上に、導電性のキャッ
プ層を形成する工程と、熱処理を施すことにより、前記
金属シリケート層に含まれる前記金属元素の一部を前記
第１及び第２のバッファ層に向けて拡散させる工程と、
を備えたことを特徴とする。

【００２０】上記構成によれば、絶縁層における金属元
素の分布が、膜の中央においてピークを有するものとす
ることができる。

【００２１】また、これら製造方法において、前記金属
シリケート層は、窒素（Ｎ）も含むものとすれば、金属
元素の拡散を緩和することにより、制御を容易とし、同
時に不純物の突き抜けや結晶の形成も抑止することがで
きる。

【００２２】また、前記第１のバッファ層は、前記金属
シリケート層における前記窒素（Ｎ）の濃度よりも高い
濃度の窒素（Ｎ）を含むものとすれば、やはり、金属元
素の拡散を緩和することにより、制御を容易とし、同時
に不純物の突き抜けや結晶の形成も抑止することができ
る。

【００２３】また、前記金属元素は、ジルコニウム（Ｚ
ｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル
（Ｔａ）、アルミニウム（Ａｌ）、イットリウム
（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）あるいは
その他の希土類元素のいずれかであるものとすれば、高
い誘電率を有し、同時に耐熱性、物理的あるいは化学的
安定性にすぐれ吸湿性も少ない金属シリケート絶縁層を
形成することができる。

【００２４】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施の形態について詳細に説明する。

【００２５】図１は、本発明の半導体装置の製造方法を
説明するための概念図である。

【００２６】また、図２は、比較例としての従来の半導
体装置の製造方法を表す概念図である。

【００２７】すなわち、本発明においては、まず、図１
（ａ）に表したように、シリコン基板１０の上に、バッ
ファ層１２、金属シリケート層１４、キャップ層３０を
この順に積層する。ここで、バッファ層１２は、酸化シ
リコンや酸化窒化シリコンなどにより形成される。ま
た、金属シリケート層１４は、金属とシリコンとの化合
物であり、均一な組成分布を有するものでよい。さら
に、キャップ層３０は、導電性の材料により形成するこ
とが望ましい。

【００２８】このような積層構造を形成した後に熱処理
を施すと、図１（ｂ）に表したように、バッファ層１２
と金属シリケート層１４との間で元素の拡散が生じ、傾
斜組成を有する金属シリケート層２０が形成される。こ
の金属シリケート層２０は、シリコン基板１０の側で金
属の濃度が低く、導電体層３０の側で金属の濃度が高く
なる傾斜組成を有する。

【００２９】本発明の製造方法により、傾斜組成の金属
シリケート層２０が形成できる根拠は、ＬＳＩの高温熱
処理時の金属シリケート内部の原子移動を考えればすぐ
に理解できる。すなわち、本発明の製造方法において
は、均一な組成の金属シリケート層１４と、ＳｉＯ_２や
ＳｉＯＮなどからなるバッファ層１２と、が隣接してい
る。これが高温に保持されたとき、金属元素の分布を均
一化しようという駆動力が作用し、金属シリケート層１
４からバッファ層１２への金属拡散が生じる。これが組
成傾斜が作られる原理である。

【００３０】これに対して、従来の方法による場合、図
２（ａ）に表したように、仮に、何らかの傾斜組成を有
する金属シリケート層Ｘを堆積できたとしても、その後
のＬＳＩプロセスにおいて熱工程を経ることにより金属
元素の拡散が生じ、図２（ｂ）に表したように均一な組
成の金属シリケート層１２０に変化してしまう。

【００３１】すなわち、本発明の製造方法の特徴は、従
来法においては問題となる熱処理時の傾斜組成破壊の原
因、すなわち組成均一化のための薄膜中の原子拡散現象
を逆手にとり、ＳｉＯ_２層１２と金属シリケート層１４
とにより形成した急峻な金属組成をならして最終的に傾
斜組成を形成する点にある。

【００３２】図３は、本発明の製造方法の各工程におけ
る金属濃度の分布を例示する模式図である。すなわち、
同図（ａ）及び（ｂ）は、それぞれ図１（ａ）及び
（ｂ）にそれぞれ対応する。

【００３３】本発明による傾斜組成の本質は金属拡散現
象にあり、ゆえに拡散後の金属プロファイルは拡散源か
ら急峻に減衰する形となり、この拡散プロファイルが傾
斜組成そのものとなる。この金属拡散プロファイルは、
拡散源の金属原子濃度とサーマルバジェット（熱処理温
度と時間）とにより決定される。サーマルバジェットの
下限は必要とされるＬＳＩプロセスの内容により決定さ
れるため、この条件は限定されてしまう。それゆえ、こ
のように固定されるサーマルバジェットに合わせて、金
属シリケート層１４及びバッファ層１２の膜厚、さらに
金属シリケートの金属濃度を設定することにより、図３
（ｂ）に例示したような所望の傾斜組成を実現すること
ができる。

【００３４】さらに、本発明のもうひとつの重要なポイ
ントとして、高温熱処理を行う前に金属シリケート層１
４の上をキャップ層３０で保護しておくという点が挙げ
られる。このキャップ層３０を導電体により形成する
と、これをＦＥＴ（Field Effect Transistor）のゲー
ト電極としてそのまま用いることもできる。

【００３５】図４は、キャップ層３０の作用を説明する
ための概念図である。

【００３６】すなわち、同図（ａ）に表したようにキャ
ップ層３０を設けない場合、熱処理に際して、図４
（ｂ）に表したように雰囲気中の酸素による基板１０の
酸化が進行して酸化層ＯＸが形成され、絶縁膜容量の低
下という深刻な問題が起こる。

【００３７】これに対して、図４（ｃ）に表したように
キャップ層３０を設けることにより、このキャップ層３
０が熱処理雰囲気中の酸素を遮断し、金属シリケート層
１４に余分な酸素を供給しない状態を形成する。その結
果として、図４（ｄ）に表したように、基板１０の酸化
を防ぎつつ、熱処理により金属元素を拡散させて傾斜組
成の金属シリケート層２０を形成することができる。

【００３８】またさらに、キャップ層３０を形成してか
ら熱処理することの第２のポイントは、これにより金属
シリケート層１４から上方への金属拡散を抑制し、バッ
ファ層１２への効率的な金属拡散を達成できる点にあ
る。

【００３９】図５は、キャップ層３０の有無による金属
元素の拡散の差異を表す断面写真である。ここでは、シ
リコン基板１０の上にバッファ層１２としてＳｉＯ
_２（膜厚２ｎｍ）、金属シリケート層１４としてハフニ
ウム（Ｈｆ）シリケート（膜厚２ｎｍ）を積層し、１０
００℃において熱処理して、その前後の断面構造をＴＥ
Ｍ（Transmission Electron Microscopy：透過電子顕微
鏡）により観察した。

【００４０】図５（ａ）は、ハフニウムシリケート層１
４の上にキャップ層３０としてポリシリコン（多結晶シ
リコン）を堆積して熱処理前に観察した断面ＴＥＭ像を
表す。

【００４１】図５（ｂ）は、このサンプルを熱処理した
後に観察した断面ＴＥＭ像を表す。ハフニウムシリケー
ト層１４に含まれていたハフニウムがバッファ層１２に
拡散して、傾斜組成を有するハフニウムシリケート層２
０が形成されている。

【００４２】これに対して、キャップ層３０を設けるこ
となく１０００℃での熱処理を施すと、ハフニウムの上
方への拡散が支配的となり、図５（ｃ）に表したよう
に、ハフニウムが膜表面に凝集する。なお、図５（ｃ）
においてハフニウムの上にあるものは、ＴＥＭ観察のた
めのサンプル埋め込み用エポキシ樹脂である。

【００４３】このように、本発明によれば、キャップ層
３０を設けてから熱処理を施すことにより金属シリケー
ト層１４の金属元素の上方への拡散フラックスが抑制
し、表面への金属の凝集を解消できる。

【００４４】図６は、図５（ｂ）のサンプルにおいて、
ハフニウムの濃度を分析した結果を表す模式図である。
すなわち、同図（ａ）に表したポイント１〜３において
ＥＤＸ（energy dispersive x-ray spectroscopy）によ
りハフニウムの濃度を分析した結果を表したものが図６
（ｂ）のグラフ図である。同図からも分かるように、本
発明によれば、ハフニウムの上方への拡散を抑制し、傾
斜組成の金属シリケート層２０を実現できる。

【００４５】またさらに、キャップ層３０を設けてから
熱処理することの第３のポイントは、これは特定の金属
元素において見られる現象であるが、金属シリケート層
１４とキャップ層３０との界面にＳｉＯ_２が偏析すると
いう現象を利用できる点にある。

【００４６】図７は、この偏析現象を例示する断面写真
である。ここでは一例として、同図（ａ）に表したよう
に、シリコン基板１０の上に、バッファ層１２としてＳ
ｉＯ _２、金属シリケート層１４としてジルコニウム（Ｚ
ｒ）シリケート、キャップ層３０としてポリシリコンを
積層し、熱処理前後の断面を観察した。

【００４７】熱処理後の断面を見ると、図７（ｂ）に表
したように、バッファ層１２のＳｉＯ_２の膜厚は薄くな
り、一方、ポリシリコン３０との界面にＳｉＯ_２に近い
組成の層２０Ａが形成されている。これは、本発明の原
理に基づきバッファ層１２を構成するＳｉＯ_２中にジル
コニウム原子が拡散してシリコン基板１０との界面近傍
のＳｉＯ_２膜が薄膜化する一方、ジルコニウムシリケー
トとポリシリコンの界面エネルギー安定化の要請から、
ＳｉＯ_２偏析が起きるためと推測される。

【００４８】この現象を利用すれば、金属シリケート層
２０の金属濃度分布が、その中心部でが高くなり、上下
で低くなるという独特の濃度プロファイルを実現するこ
とが可能となる。

【００４９】なお、本発明者は、このようなＳｉＯ_２の
偏析現象が、ジルコニウムの他に、チタン（Ｔｉ）でも
生ずることを確認した。

【００５０】さて、本発明では、ＳｉＯ_２のようなバッ
ファ層１２と金属シリケート層１４を積層して、この上
にキャップ層３０を設けた後に熱処理を加える。この
際、最終的な金属シリケート中の金属濃度を高くするこ
とが望まれ、且つシリケート膜の非晶質性を保持するこ
とも要求された場合、本発明の方法は次のような弊害を
もたらすことも考えられる。

【００５１】すなわち、ＳｉＯ_２バッファ層１２に金属
元素を拡散させるために、初期状態の金属シリケート層
１４には、最終的な金属シリケート層２０の金属濃度よ
りも高めの金属濃度を仕込む必要がある。これを本発明
の方法で熱処理したとき、金属の拡散よりも先に、金属
シリケート層１４の内部で金属酸化物が析出して結晶化
する現象が起こり、非晶質性が破壊されてしまうという
虞がある。仮にこのような結晶化が生ずると、集積回路
装置の歩留まりを大きく低下させてしまうという問題が
生ずる。

【００５２】しかし、本発明の実験の結果、本発明にお
いては、このような金属酸化物の結晶化現象は、むしろ
抑制されることが明らかになった。

【００５３】図８（ａ）は、ジルコニウム・シリケート
（膜厚２ｎｍ）／ＳｉＯ_２（２ｎｍ）の積層をキャップ
層３０を設けずにそのまま１０００℃で熱処理した後の
断面構造を表すＴＥＭ像である。

【００５４】また、図８（ｂ）は、同様の積層を、ポリ
シリコンのキャップ層３０を設けた後に熱処理した後の
断面構造を表すＴＥＭ像である。

【００５５】図８（ａ）に表したキャップ層無しの場合
には、ジルコニウム・シリケートの内部にＺｒＯ_２が析
出して結晶化することが分かった。これに対して、本発
明の製造方法により、ポリシリコンのキャップ層３０を
設けて熱処理した場合には、このような結晶化したＺｒ
Ｏ_２粒子は全く観測されず、かつ傾斜した組成のジルコ
ニウム・シリケート層２０を得ることができた。これ
は、本発明によれば、ポリシリコンのキャップ層３０を
設けることにより、ジルコニウム・シリケート層１４の
表面付近におけるシリコン原子の欠乏を防止することに
より、ＺｒＯ_２の形成を抑止するからであると推測され
る。またさらに、ジルコニウム・シリケート層１４から
ＳｉＯ_２バッファ層１２への原子拡散、キャップ層３０
によるジルコニウムの上方への拡散の抑制といった要因
によっても、ＺｒＯ_２の析出現象が抑制されたことが推
測される。

【００５６】さて、本発明においては、熱処理前の金属
シリケート層１４に窒素を含有させておくと、さらなる
効果が得られる。

【００５７】金属シリケート層１４の内部にあらかじめ
窒素を添加しておく理由は、熱処理工程における金属原
子拡散の程度をより緩やかなものとし、金属のプロファ
イル制御をより高精度に行うためである。

【００５８】図９は、金属シリケート層１４への窒素の
添加の有無による金属元素の濃度分布の違いを表す模式
図である。

【００５９】窒素を添加した金属シリケート層１４の内
部においては、Ｓｉ−Ｎ結合が形成されるために不純物
拡散が抑制される。本発明はこの原理を利用している。
図８に表したように、金属シリケート層１４に窒素を添
加することにより、熱処理後の金属の濃度プロファイル
がより緩やかなものに変化する。

【００６０】またさらに、金属シリケート層１４への窒
素の添加は、キャップ層３０からの不純物の拡散を効果
的に抑止する効果ももたらす。例えば、本発明者は、キ
ャップ層３０としてのポリシリコンにボロン（Ｂ）を添
加し、本発明に従って熱処理を施した場合の、キャップ
層３０からシリコン基板１０へのボロン突き抜け量を、
ＳＩＭＳ（Secondary Ion Mass Spectroscopy）により
分析した。その結果、金属シリケート層１４に窒素を添
加しない場合に比べて、窒素を添加した場合には、ボロ
ンの突き抜け量が１／３以下に減少することを確認し
た。

【００６１】またここで、熱処理後の窒素の濃度の分布
に注目すると、図９に表したように、キャップ層３０の
側で低く、基板１０の側で高くなる分布を有する。これ
は、熱処理前においてバッファ層１２に添加する窒素の
量と金属シリケート層１４に添加する窒素の量の最適範
囲の違いを反映したものである。

【００６２】以下、この技術的な意義について詳述す
る。

【００６３】金属シリケート層１４に窒素の添加を行う
理由は、最終的に形成される金属シリケート層２０を結
晶化させないようにし（すなわち、耐熱性を向上さ
せ）、かつキャップ層３０からシリコン基板１０への不
純物の「突き抜け」を起こさせないようにするためであ
る。この作用を最大限に得ようとすると、窒素濃度をで
きるだけ高く、しかも金属シリケート中にまんべんなく
分布させることが望ましい。本発明の構造は、これらの
要請を満たすものである。

【００６４】但しここで、金属シリケート中の窒素濃度
を高くするほど、高い効果が得られるとも考えられる
が、現実にはそうではなく、窒素濃度を高くしすぎる
と、膜中に格子欠陥が発生して電気的特性の劣化が起き
て逆効果となる。

【００６５】ちなみに、ＳｉＯ_２の場合に添加できる窒
素濃度の上限は１５原子％程度である。一方、金属シリ
ケートの場合は、窒素濃度の上限は１５原子％よりも低
くなる。なぜならば、例えば窒素を１５原子％添加した
とすると、ＳｉＯＮの場合のように、多数の金属−窒素
結合が形成されるからである。このような金属−窒素結
合は金属的結合であり、このような結合を含む膜は絶縁
膜としての性能が劣化するため、好ましくない。

【００６６】金属シリケートに対する窒素添加量の最適
範囲は、以下の理由により決定できる。すなわち、本発
明において形成される金属シリケートの金属元素の濃度
は、およそ３原子％〜２０原子％の範囲にあり、従って
シリコン濃度は１０原子％〜２７原子％程度になる。こ
こで、純ＳｉＯ_２中のシリコン濃度は約３０原子％であ
り、これに対して添加しうる窒素濃度の上限が上述の如
く１５原子％であることを考慮すると、本発明において
用いる金属シリケート層１４に添加することが許される
窒素濃度は、およそ５原子％〜１４原子％の範囲とな
り、ＳｉＯ_２バッファ層１２中の窒素許容濃度よりも明
らかに低くなる。

【００６７】すなわち、本発明の金属シリケート層の構
造、製造方法において、窒素添加の効果を最大限発揮さ
せるための窒素濃度分布は次のようなものである。すな
わち、組成傾斜によってＳｉＯ_２的になったシリコン基
板１０との界面付近では窒素濃度が相対的に高く、金属
濃度が高くなった膜の中央、上部近辺では窒素濃度が相
対的に低くなるような構造の特徴である。

【００６８】またここで、本発明の製造方法にしたが
い、ＳｉＯ_２あるいはＳｉＯＮからなるバッファ層１２
を堆積し、その上に金属シリケート（窒素添加金属シリ
ケート）層１４を堆積すると、窒素の濃度はこの２層に
対応した階段状分布をとるようになる。その後、本発明
の製造方法に従ってキャップ層３０を堆積し、熱処理す
ると、酸素原子と結合した金属元素は容易にその結合を
切り再分布するのに対し、シリコン原子と強固に化学結
合した窒素はその分布を大きく変えることは無い。その
結果として、図９に表したように、窒素の階段状の濃度
分布が最後まで保持される。

【００６９】このような窒素の階段状の濃度分布は、極
めて独特な構成であるとともに、他の重要な効果を得る
ために本発明を実施したときの必然として規定される構
造である。

【００７０】さて、本発明においては、金属シリケート
層１４の上下をバッファ層により挟んだ状態で熱処理を
施してもよい。

【００７１】図１０は、この方法を表す模式図である。

【００７２】すなわち、まず、図１０（ａ）に表したよ
うに、シリコン基板１０の上に、第１のバッファ層１
２、金属シリケート層１４、第２のバッファ層１６、キ
ャップ層３０をこの順に積層する。ここで、第１及び第
２のバッファ層１２、１６は、酸化シリコンや酸化窒化
シリコンなどにより形成される。また、金属シリケート
層１４は、金属とシリコンとの化合物であり、均一な組
成分布を有するものでよい。さらに、キャップ層３０
は、導電性の材料により形成することが望ましい。

【００７３】このような積層構造を形成した後に熱処理
を施すと、金属シリケート層１４から上下のバッファ層
１２、１６に向けて金属の拡散が生ずる。そして、結果
的に、図１０（ｂ）に表したように、シリケート層２０
の中央付近で金属の濃度が最大となるような金属元素プ
ロファイルを形成することが可能となる。

【００７４】またさらに、本発明において、金属シリケ
ート層１４を構成する金属としては、上述したジルコニ
ウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）の
他にも、タンタル（Ｔａ）、アルミニウム（Ａｌ）、イ
ットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃ
ｅ）あるいはその他の希土類元素でも同様の効果が期待
できる。何故ならば、これらの元素は、いずれも、その
酸化物あるいは窒化物の比誘電率が高く、ＳｉＯ_２と比
較して有利な絶縁構造が形成できるからである。また、
これらの元素は、いずれもその酸化物や窒化物の耐熱性
や、化学的あるいは物理的な安定性に優れ、吸湿性も低
いためである。

【００７５】一方、本発明において、キャップ層３０の
材料としては、耐熱性の高いシリコン（Ｓｉ）、ゲルマ
ニウム（Ｇｅ）、あるいはこれらの混合物を用いること
が有効である。これは、本発明においては、キャップ層
３０を堆積した後の熱処理工程の熱処理温度が１０００
℃程度と高いため、熱的な安定性が要求されるからであ
る。

【００７６】また、これらの材料は導電性を有するた
め、例えば、このキャップ層３０をそのまま、ＦＥＴの
ゲート電極あるいはその一部として用いることができる
からである。

【００７７】ここで、キャップ層３０としてシリコン・
ゲルマニウム（ＳｉＧｅ）を用いる場合には、金属シリ
ケート層１４とゲルマニウム（Ｇｅ）との反応を抑制す
るために、その界面にシリコン（Ｓｉ）層を挿入するこ
とが有効である。

【００７８】また、キャップ層３０と金属シリケート層
１４との界面へのＳｉＯ_２析出効果は、キャップ層３０
がシリコン（Ｓｉ）の場合に最も発揮されることから、
この効果を利用する場合には、金属シリケート層１４と
接する部分のキャップ層３０は、シリコン（Ｓｉ）によ
り構成することが望ましい。

【００７９】一方、ＭＩＳＦＥＴのチャネルとして、
「ひずみＳｉＧｅ」を用いることが提案されているが、
この構造に対して本発明を適用する場合は、シリコン基
板／ＳｉＧｅチャネルとその上の界面絶縁膜との間に薄
いシリコン（Ｓｉ）層を挿入することが有効である。こ
れは、熱処理時の界面絶縁膜を安定に保つために必要で
あり、このようなシリコン（Ｓｉ）層を挿入しない場合
には、界面絶縁膜が全て散逸し、金属シリケート層／Ｓ
ｉＧｅチャネルという直接接触が形成されて電気的特性
の劣化が生ずる。

【００８０】以上詳述したように、本発明の傾斜組成金
属シリケート層の製造方法によれば、従来の方法よりも
各段に高い実現性を持って金属の組成を傾斜させること
が可能となる。

【００８１】さらに金属シリケートからの金属酸化物析
出現象を緩和し、一部の金属元素においては金属シリケ
ート層３０とキャップ層３０との界面へのＳｉＯ_２偏析
現象に基づいて金属シリケート層２０の中央部に濃度ピ
ークを持つ金属元素の組成分布を実現することも可能と
なる。これらの効果は、本発明での製造方法によって得
られる独特のものである。

【００８２】

【実施例】以下、本発明を用いたＭＩＳＦＥＴ（Metal-
Insulator-Semiconductor FieldEffect Transistor）お
よびその製造方法について説明する。

【００８３】図１１は、本実施例のＭＩＳＦＥＴの断面
構造を表す模式図である。

【００８４】すなわち、シリコン基板１０の上には、ゲ
ート電極３０／傾斜組成金属シリケート層２０の積層か
らなるＭＩＳ構造が形成されている。ゲート電極３０
は、ゲート側壁４０に取り囲まれている。シリコン基板
１０の表面付近には、高濃度に不純物が拡散された深い
拡散領域１０Ａと、浅い拡散領域１０Ｂと、サリサイド
１０Ｃが、ＭＩＳ構造に対してそれぞれ自己整合的に形
成されている。そして、一対の浅い拡散領域１０Ｂの間
には、チャネル領域１０Ｄが形成されている。

【００８５】図１２は、本実施例のＭＩＳＦＥＴの要部
製造方法を表す工程断面図である。

【００８６】同図を参照しつつ、その製造方法について
説明すると以下の如くである。

【００８７】最初に、図１２（ａ）に表したように、シ
リコン基板１０上にバッファ層１２を形成する。具体的
には、まず、所定の工程により素子分離１１を施したシ
リコン基板１０を準備する。次に、このシリコン基板１
０の表面の自然酸化膜を希フッ酸（ＨＦ）溶液処理によ
り除去し、シリコン表面を水素終端する。引き続き、シ
リコン基板１０の表面にシリコンとの界面特性に優れる
絶縁膜をバッファ層（初期状態）１２として形成する。
バッファ層１２としては、ＳｉＯ_２膜を、乾燥酸素雰囲
気、７００℃の熱処理により厚さ約２ｎｍ成膜した。

【００８８】本発明におけるバッファ層１２の材料とし
ては、ＳｉＯ_２あるいはＳｉＯＮが望ましい。ただし、
ＳｉＯＮを用いる場合には、ＳｉＯＮ中の窒素濃度は１
５原子％以下に限定することが望ましい。これは、これ
以上の窒素が添加されると膜中の格子欠陥により電気的
特性の劣化が生ずるためである。

【００８９】また、本発明においては、バッファ層１２
は各種の方法により形成することができる。界面バッフ
ァ層の成膜方法としては、熱酸化、熱酸窒化、プラズマ
酸化、プラズマ酸窒化、熱酸化プラスプラズマ窒化等を
用いることができる。

【００９０】また、バッファ層（初期状態）１２の厚さ
は、０．５ｎｍ以上３ｎｍ以下が望ましい。０．５ｎｍ
以上とする理由は、０．５ｎｍ以下の界面バッファ層を
再現性良く形成するのは困難であること、さらに後工程
で金属拡散を受ける際に０．５ｎｍ以下だとＳｉ基板ま
で金属原子が到達し界面特性の劣化が起きるためであ
る。３ｎｍ以下とする理由は、３ｎｍのＳｉＯ_２に金属
が拡散して比誘電率がＳｉＯ_２の２倍になったとして
も、そのＳｉＯ_２換算膜厚は１．５ｎｍであり、その上
部に金属シリケートが上積みされる本発明の方法では、
ＳｉＯ_２換算膜厚１．５ｎｍの達成が不可能になるため
である。

【００９１】この後、図１２（ｂ）に表したように、均
一組成の金属シリケート層１４をバッファ層（初期状
態）１２の上に堆積する。ここでは、一例として、ジル
コニウム酸化物ターゲットとシリコン酸化物ターゲット
とを用い、アルゴンと酸素の混合ガスプラズマを用いた
スパッタリングにより、厚さ２ｎｍのジルコニウム・シ
リケート膜を形成した。

【００９２】但し、本発明において重要なのはこの工程
において略均一組成の金属シリケート層１４を形成する
ことであり、その製造方法としてはスパッタ法の他に
も、ＣＶＤ法、蒸着法などの手段を利用することができ
る。

【００９３】また、金属シリケート層１４中の金属濃度
は３原子％以上２０原子％以下とする。３原子％以上が
必要な理由は、これ以下の金属濃度ではＳｉＯ_２に対す
る比誘電率向上効果が十分に得られないためである。ま
た、２０原子％以下としたのは、金属がこれ以上の濃度
になると本発明の熱処理工程において、金属拡散現象よ
りも先に金属シリケートからの金属酸化物析出現象の方
が優先的に起こってしまうためである。

【００９４】略均一組成の金属シリケート層１４を形成
する際に、その内部に窒素を添加することは後工程にお
ける金属拡散をより緩やかなものとし、最終的な組成傾
斜の設計を容易にする効果を持っている。一例として、
ジルコニウムターゲットとシリコンターゲットを用い、
アルゴンと酸素と窒素の混合ガス雰囲気でプラズマを発
生させてスパッタすることにより、窒素添加ジルコニウ
ム・シリケート薄膜を形成できる。その窒素添加量は、
スパッタ雰囲気としてのアルゴン／窒素／酸素のガス流
量比で制御でき、０％〜５０％の範囲で制御可能である
が、窒素が多量に添加されると膜中に格子欠陥が発生し
電気的特性の劣化が起きるため、窒素濃度は１５原子％
以下に限定することが望ましい。また、窒素添加金属シ
リケート層１４の成膜方法としては、ＣＶＤ、蒸着法な
どを利用してもよい。

【００９５】次に、図１２（ｃ）に表したように、ＦＥ
Ｔのゲート電極を兼ねるキャップ層３０を堆積し得た。
本発明においては、キャップ層３０の材料として、ゲー
ト電極となるものを用いることができ、例えばシリコン
（Ｓｉ）、シリコンゲルマニウム化合物（ＳｉＧｅ）、
チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン
（Ｗ）、モリブデン（Ｍｏ）などの高融点金属材料やこ
れらの窒化物などを用いることができる。また、その形
成方法としては、スパッタ法やＣＶＤ法、蒸着法など種
々の方法を用いることができる。

【００９６】キャップ層３０の厚さは、１０ｎｍ以上あ
れば酸素拡散の抑制のためには十分である。但し、現実
にはこれをそのままＦＥＴのゲート電極として用いるの
が便利であるので、通常のゲート電極の厚さである２０
０ｎｍ〜２５０ｎｍ程度とすることが望ましい。

【００９７】この後、図１２（ｄ）に表したように、ト
ランジスタ構造の各部を形成する。すなわち、キャップ
層３０を加工してゲート電極を形成し、ＬＤＤ（Lightl
y Doped Drain）領域となる浅い拡散領域１０Ｂを形成
し、ゲート電極の側壁４０を形成し、しかる後に、ソー
ス・ドレイン領域となる深い拡散領域１０Ａを形成をす
る。この工程の際に、拡散層１０Ａ、１０Ｂの形成の熱
処理工程によって、組成傾斜金属シリケート層２０が形
成される。この後、サリサイド１０Ｃを形成することに
より、図１１に表したトランジスタが完成する。

【００９８】ここでは一例として、キャップ層３０（ゲ
ート電極）にポリシリコンを用い、熱処理条件として
は、昇温速度１００℃／秒で昇温した後に、１０００℃
で窒素雰囲気中で２０秒間の熱処理を行った。この熱処
理により、略均一な組成の金属シリケート層１４からバ
ッファ層（初期状態）１２に向けて金属原子が移動し、
組成傾斜金属シリケート層２０が形成された。

【００９９】ここで熱処理温度と時間（サーマルバジェ
ット）は、本発明の組成傾斜金属シリケート層２０の内
部の金属プロファイルを決定する重要なパラメータであ
る。しかし、サーマルバジェットはＭＩＳＦＥＴのチャ
ネル不純物プロファイルの設計においてほぼ一義的に決
定されてしまうパラメータである。したがって、本発明
では、総合的なプロセスパラメータから決定されるサー
マルバジェットに基づいて、金属シリケート層１４の膜
厚、バッファ層１２の膜厚、金属シリケート層１４内部
の金属原子濃度、さらには金属シリケート層１４への窒
素添加量などの設計を行うことで、所望する組成傾斜金
属シリケート層２０の構造を実現することができる。

【０１００】もちろん、組成傾斜を形成するための高温
アニールを図１２（ｄ）に表した拡散領域の形成工程の
段階で行うのではなく、図１２（ｃ）に表したゲート電
極形成後の段階で行うことも可能である。この場合に
は、その後の熱工程である拡散領域の形成工程のサーマ
ルバジェットを考慮して金属シリケート層１４／バッフ
ァ層１２の設計を行っておく必要がある。

【０１０１】本実施例のＭＩＳＦＥＴは、傾斜組成を有
する金属シリケート層２０がゲート絶縁膜として作用
し、高い誘電率と高い信頼性が得られ、リーク電流やト
ンネル電流を抑止しつつ、ＳｉＯ_２換算で１．５ｎｍ以
下の性能が得られる。その結果として、次世代のサブ
０．１μｍサイズのＣＭＯＳデバイスを構成する基本素
子として高い価値を有するものである。

【０１０２】以上、具体例を例示しつつ本発明の実施の
形態について説明した。しかし、本発明は、上述した各
具体例に限定されるものではない。

【０１０３】例えば、トランジスタの構造についても、
具体例として表したものには限定されず、その他、当業
者が本発明を適用しつつ設計変更して得られる全てのト
ランジスタは、本発明の範囲に包含される。

【０１０４】例えば、トランジスタの各部を構成する材
料、添加不純物、膜厚、形状、導電型、形成方法などに
ついて当業者が適宜設計変更したものは本発明の範囲に
包含される。

【０１０５】さらに、本発明は、具体例として表したＭ
ＩＳＦＥＴデバイスに限定されるものではなく、その他
にも、例えば、フラッシュメモリーのインターポリ絶縁
膜として金属シリケートを用いる際に、本発明の製造方
法により下部ポリシリコン電極／ＳｉＯ_２層／均一組成
金属シリケート層／ＳｉＯ_２層／上部ポリシリコン電極
構造を形成後、熱処理をすることによりポリシリコン電
極界面付近で金属濃度の薄いような金属分布を有するイ
ンターポリ絶縁膜を実現できる。また、拡散層上のキャ
パシタ製造工程にも適用することが可能である。

【０１０６】

【発明の効果】以上詳述したように、本発明によれば、
良好な界面特性を維持しつつサブ０．１μｍ世代におい
て必要とされるＳｉＯ_２換算膜厚１．５ｎｍの金属シリ
ケート膜を実現するために必要な傾斜組成プロファイル
を、従来よりも確実な手段によって実現できる。これに
より、超微細サイズの高速、低消費電力のＣＭＯＳ−Ｌ
ＳＩのためのゲート絶縁膜を確実に準備できるようにな
り、その産業上のメリットは多大である。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法を説明するため
の概念図である。

【図２】比較例としての従来の半導体装置の製造方法を
表す概念図である。

【図３】本発明の製造方法の各工程における金属濃度の
分布を例示する模式図である。

【図４】キャップ層３０の作用を説明するための概念図
である。

【図５】キャップ層３０の有無による金属元素の拡散の
差異を表す断面写真である。

【図６】図５（ｂ）のサンプルにおいて、ハフニウムの
濃度を分析した結果を表す模式図である。

【図７】金属元素の偏析現象を例示する断面写真であ
る。

【図８】ａ）は、ジルコニウム・シリケート（膜厚２ｎ
ｍ）／ＳｉＯ_２（２ｎｍ）の積層をキャップ層３０を設
けずにそのまま１０００℃で熱処理した後の断面構造を
表すＴＥＭ像であり。（ｂ）は、同様の積層を、ポリシ
リコンのキャップ層３０を設けた後に熱処理した後の断
面構造を表すＴＥＭ像である。

【図９】金属シリケート層１４への窒素の添加の有無に
よる金属元素の濃度分布の違いを表す模式図である。

【図１０】金属シリケート層の上下をバッファ層により
挟んだ状態で熱処理を施す方法を表す模式図である。

【図１１】本発明の実施例のＭＩＳＦＥＴの断面構造を
表す模式図である。

【図１２】本発明の実施例のＭＩＳＦＥＴの要部製造方
法を表す工程断面図である。

【符号の説明】

１０シリコン基板１０Ａ、１０Ｂ拡散領域１０Ｃサリサイド１０Ｄチャネル領域１２バッファ層１４金属シリケート層１６バッファ層２０傾斜組成金属シリケート層３０キャップ層（導電性層、ゲート電極）３０金属シリケート層４０ゲート側壁

───────────────────────────────────────────────────── フロントページの続き (72)発明者金子明生神奈川県横浜市磯子区新杉田町８番地株式会社東芝横浜事業所内Ｆターム(参考） 5F083 EP17 5F101 BA42 BD07 5F140 AA00 BA01 BD04 BD13 BD15 BD16 BD17 BE05 BE07 BE08 BE09 BE10 BE17 BF01 BF04 BF07 BG08 BG28 BG30 BH15

Claims

【特許請求の範囲】

【請求項１】シリコンを含有する半導体層と、前記半導体層の上に設けられ、シリコン（Ｓｉ）と酸素
（Ｏ）と窒素（Ｎ）と金属元素とを含有する絶縁層と、前記絶縁層の上に設けられた導電性層と、を備え、前記絶縁層は、前記金属元素の濃度が前記半導体層の側
で低く、前記導電性層の側で高くなる分布を有し、且
つ、前記窒素の濃度が前記半導体層の側で高く、前記導
電性層の側で低くなる分布を有することを特徴とする半
導体装置。
【請求項２】前記窒素の濃度が前記絶縁層の層厚の方向
に沿って階段状の分布を有することを特徴とする請求項
１記載の半導体装置。
【請求項３】前記金属元素は、ジルコニウム（Ｚｒ）、
ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ラ
ンタン（Ｌａ）、セリウム（Ｃｅ）あるいはその他の希
土類元素のいずれかであることを特徴とする請求項１ま
たは２に記載の半導体装置。
【請求項４】前記導電性層は、前記絶縁層を介してその
下の前記半導体層に対して電界を印加するゲート電極の
少なくとも一部を構成することを特徴とする請求項１〜
３のいずれか１つに記載の半導体装置。
【請求項５】シリコンを含有する半導体層の上に、シリ
コン（Ｓｉ）と酸素（Ｏ）とを含むバッファ層を形成す
る工程と、前記バッファ層の上に、シリコン（Ｓｉ）と酸素（Ｏ）
と金属元素とを含む金属シリケート層を形成する工程
と、前記金属シリケート層の上に、導電性のキャップ層を形
成する工程と、熱処理を施すことにより、前記金属シリケート層に含ま
れる前記金属元素の一部を前記バッファ層に向けて拡散
させる工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項６】シリコンを含有する半導体層の上に、シリ
コン（Ｓｉ）と酸素（Ｏ）とを含む第１のバッファ層を
形成する工程と、前記バッファ層の上に、シリコン（Ｓｉ）と酸素（Ｏ）
と金属元素とを含む金属シリケート層を形成する工程
と、前記金属シリケート層の上に、シリコン（Ｓｉ）と酸素
（Ｏ）とを含む第２のバッファ層を形成する工程と、前記第２のバッファ層の上に、導電性のキャップ層を形
成する工程と、熱処理を施すことにより、前記金属シリケート層に含ま
れる前記金属元素の一部を前記第１及び第２のバッファ
層に向けて拡散させる工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項７】前記金属シリケート層は、窒素（Ｎ）も含
むことを特徴とする請求項５または６に記載の半導体装
置の製造方法。
【請求項８】前記第１のバッファ層は、前記金属シリケ
ート層における前記窒素（Ｎ）の濃度よりも高い濃度の
窒素（Ｎ）を含むことを特徴とする請求項７記載の半導
体装置の製造方法。
【請求項９】前記金属元素は、ジルコニウム（Ｚｒ）、
ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ラ
ンタン（Ｌａ）、セリウム（Ｃｅ）あるいはその他の希
土類元素のいずれかであることを特徴とする請求項５〜
８のいずれか１つに記載の半導体装置の製造方法。