KR20000002635A - 반도체소자의 트랜지스터 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 저전압에서도 높은 전류구동력을 갖는 오산화 탄탈륨막을 게이트 절연막으로 사용하는 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것이다. 옥시 나이트라이드막과 오산화 탄탈륨막을 반도체 기판 상에 차례대로 적층하여 게이트 절연막으로 사용한다. 게이트 전극은 오산화 탄탈륨막 상에 형성되어 있다.

Description

반도체 소자의 트랜지스터 및 그 제조방법

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 저전압에서도 높은 전류구동력을 갖는 오산화 탄탈륨막을 게이트 절연막으로 사용하는 트랜지스터 및 그 제조방법에 관한 것이다.

반도체 소자가 고집적화될수록 고속의 정보 처리능력을 위한 속도(speed)를 충족시키면서도 저전력으로 높은 전류구동력을 얻을 수 있는 트랜지스터의 필요성은 더욱절실하다. 실래인(SiH₄) 가스를 사용하여 형성한 다결정구조의 게이트 전극을 갖는 기존의 트랜지스터는 소자의 구동 속도를 향상시키는데 특성상 그 한계가 있어, 요즘은 세미-메탈(semi-metal)인 다결정실리콘 상에 다결정실리콘과 메탈의 결합물질인 실리사이드를 적층하여 트랜지스터의 속도 특성을 향상시키고 있다.

그러나, 다결정실리콘 상에 실리사이드를 적층한 구조의 게이트 전극을 갖는 트랜지스터 또한 특성상 속도 향상 등에 그 한계가 있어, 이 대신 순수 메탈을 사용하여 트랜지스터를 제조함으로써 저전력 동작과 스위칭 속도를 향상시키는 구조가 활발히 개발되고 있다. 이와 더불어 트랜지스터의 메탈 전극 (게이트 전극)과 반도체 기판과의 절연을 위한 게이트 절연막으로 기존에 사용되어왔던 이산화실리콘(SiO₂) 대신 유전율이 월등히 큰 오산화 탄탈륨(Ta₂O₅)을 사용하는 방법이 개발되었는데, 이는 게이트 절연막의 등가 산화막 두께를 35Å 이하로 줄일 수 있어 소자의 저전력 특성과 전류구동 특성을 향상시킨다.

그러나, 오산화 탄탈륨막을 게이트 절연막으로 사용하면 이산화 실리콘막을 게이트 절연막으로 사용하던 기존에 비해 저전압에서 높은 전류를 구동하는 장점도 있지만, 오산화 탄탈륨막은 공정 진행상 "카본(carbon)"이라는 탄소기의 불순물을 함유하고 있기 때문에, 게이트 전극의 전압이 1.0V 이상이 되면 누설 전류가 급격히 증가하는 단점이 있다. 따라서, 트랜지스터의 누설전류 특성을 보강하기 위해, 오산화 탄탈륨막을 형성하기 전에 산화막을 형성하는 공정이 도입되었다.

도 1은 오산화 탄탈륨막을 게이트 절연막으로 사용하는 종래의 반도체 소자의 트랜지스터를 도시한 단면도로서, 도면부호 "10"은 반도체 기판을, "12"는 필드 산화막을, "14"는 산화막을, "16"은 오산화 탄탈륨막을, 그리고 "18"은 게이트 전극을 나타낸다.

반도체 기판(10) 표면에 활성영역들 사이를 전기적으로 절연시키기 위한 필드산화막(12)을 형성한 후, 이후에 형성될 오산화 탄탈륨막의 누설전류 특성을 강화시키기 위해 산화막(14)를 형성한다. 이후, 상기 산화막(14) 상에 오산화 탄탈륨막(16)을 형성하고, 그 전면 상에 메탈을 증착한 후 패터닝하여 게이트 전극(18)을 형성한다.

게이트 절연막은 산화막(14)과 오산화 탄탈륨막(16)이 적층된 형태로 되어 있다. 이때, 상기 산화막(14)는 화학적인 방법으로 형성하거나 자연적인 방법으로 형성한다. 그러나, 자연적인 방법, 즉 반도체 기판을 외부에 노출시킴으로써 그 표면에 자연적으로 산화막이 형성되게 하는 방법은 원하는 두께를 재연성있게 얻는 것이 불가능하기 때문에, 통상 화학적인 방법, 즉 과산화 수소수(H₂O₂)에 반도체 기판을 담구어 반도체 기판을 구성하는 실리콘 입자와 과산화 수소수 내의 산소 입자를 결합시키는 방법으로 상기 산화막(14)를 형성한다.

그러나, 상기 산화막(14)을 화학적인 방법으로 형성할 경우, 얇은 산화막을 반도체 기판 전면에 걸쳐 재연성있고 균일하게 형성할 수는 있으나, 고온에서 형성된 산화막에 비하여 막질이 좋지 못하다는 단점이 있다. 따라서, 화학적인 방법으로 상기 산화막(14)를 형성한 후 열처리 공정을 추가적으로 행하여 실리콘 입자와 산소 입자의 결합을 강화시켜준다. 열처리 공정을 거친 산화막이 열처리 공정을 거치지 않은 산화막에 비해 트랜스컨덕턴스(transconductance; Gm)의 변화가 트랜지스터의 게이트 전극에 인가되는 전압의 변화에 따라 1/2수준으로 감소하는 것을 보였다. 즉, 열처리 공정이 거친 산화막의 열처리 공정을 거치지 않은 산화막 보다 훨씬 치밀하게 결합되어 트랜지스터의 전기적 특성을 향상시킴을 알 수 있다.

한편, 상기 산화막(14)을 저온에서 화학적인 방법으로 형성한 후 다시 고온에서 열처리하는 방식으로 형성하지 않고, 직접 고온의 퍼니스에서 형성할 수도 있으나, 이럴 경우 상기 산화막(14)이 원하는 두께보다 훨씬 두껍게 형성되는 문제점이 발생한다. 상기 산화막(14)은 오산화 탄탈륨막(16) 내의 카본기에 의해 게이트 절연막의 누설전류 특성이 약화되는 것을 방지하기 위한 일종의 누설전류 방지막으로서, 통상 20Å 이하의 두께로 형성함이 바람직한데, 언급한 고온의 산화법으로는 얇은 산화막을 얻는 것이 불가능하다.

본 발명의 목적은 고속, 저전압, 고전류 구동 특성을 향상시킬 수 있는 반도체 소자의 트랜지스터를 제공하는데 있다.

본 발명의 다른 목적은 상기 트랜지스터를 제조하는데 있어서 공정 단계를 간단화할 수 있는 제조방법을 제공하는데 있다.

도 1은 오산화 탄탈륨막을 게이트 절연막으로 사용하는 종래의 반도체 소자의 트랜지스터를 도시한 단면도이다.

도 2는 오산화 탄탈륨막을 게이트 절연막으로 사용하는 본 발명에 의한 반도체 소자의 트랜지스터를 도시한 단면도이다.

상기 목적을 달성하기 위한, 본 발명에 의한 반도체 소자의 트랜지스터는, 반도체 기판; 상기 반도체 기판 상에 차례대로 적층된 옥시 나이트라이드막과 오산화 탄탈륨막; 및 상기 오산화 탄탈륨막 상에 형성된 게이트 전극을 포함하는 것을 특징으로 한다. 이때, 상기 옥시 나이트라이드막의 두께는 20Å 이하인 것이 바람직하다.

상기 다른 목적을 달성하기 위한, 본 발명에 의한 반도체 소자의 트랜지스터 제조방법은, 반도체 기판 상에 옥시 나이트라이드막을 형성하는 공정; 상기 옥시 나이트라이드막 전면 상에 오산화 탄탈륨막을 형성하는 공정; 및 상기 오산화 탄탈륨막 상에 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.

이때, 상기 옥시 나이트라이드막은 850℃ ∼ 900℃ 정도의 고온에서, 20Å 이하의 두께로 형성하는 것이 바람직하다.

따라서, 본 발명에 의하면, 오산화 타탄륨막 하부에 양질의 막 (구성 입자 사이의 결합력이 큰)을 박막으로 형성할 수 있으므로 오산화 탄탈륨막의 누설전류 특성을 향상시킬 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명에 의한 반도체 소자의 트랜지스터를 더욱 상세하게 설명하고자 한다.

도 2는 오산화 탄탈륨막을 게이트 절연막으로 사용하는 본 발명에 의한 반도체 소자의 트랜지스터를 도시한 단면도로서, 도면부호 "20"은 반도체 기판을, "22"는 필드 산화막을, "24"는 옥시 나이트라이드막을, "26"은 오산화 탄탈륨막을, 그리고 "28"은 게이트 전극을 나타낸다.

트랜지스터의 게이트 절연막은, 반도체 기판(20) 상에 차례대로 적층된 옥시 나이트라이드막(24)과 오산화 탄탈륨막(26)으로 구성된다. 이때, 상기 옥시 나이트라이드막(24)은 20Å 이하의 두께로, 850℃ ∼ 900℃ 정도의 고온에서 형성한다.

반도체 기판(20) 표면에 활성영역들 사이를 전기적으로 절연시키기 위한 필드산화막(22)을 형성한 후, 불순물 이온을 선택적으로 주입하여 소오스/ 드레인 (도시되지 않음)을 형성한다. 계속해서, 이후에 형성될 오산화 탄탈륨막(26)의 누설전류 특성을 강화시키기 위해 옥시 나이트라이드막(24)을 형성한다. 이후, 상기 옥시 나이트라이드막(24) 상에 오산화 탄탈륨막(26)을 형성하고, 그 전면 상에 메탈을 증착한 후 패터닝하여 게이트 전극(28)을 형성한다.

옥시 나이트라이드막(24)은, 예컨대 850℃ ∼ 900℃ 정도의 고온에서 7분 ∼ 10분 정도 상기 반도체 기판(20) 표면으로 순수 옥시 나이트라이드(N₂O) 가스를 흘려 형성한다. 오산화 탄탈륨막(26)은 화학 기상 증착방식(Chemical Mechanical Vapor; CVD) 방식으로 형성한다. 오산화 탄탈륨막(26)과 반도체 기판(20) 사이의 계면에 질소(nitrogen) 입자를 침적시킴으로써 오산화 탄탈륨막(26) 내의 카본기에 의해 누설전류 특성이 약화되던 것을 방지할 수 있다.

본 발명에 의하면, 화학적방법으로 산화막을 형성한 후 이를 고온에서 열처리하던 종래의 방식에 비해 공정을 단순화할 수 있다. 즉, 종래의 경우, 화학적방법으로 산화막을 형성한 후 이를 고온에서 열처리함으로써 오산화 탄탈륨막을 형성하기 전에 두 단계의 공정이 진행되어햐 하는 반면, 본 발명의 경우, 고온에서 반도체 기판 표면으로 옥시 나이트라이드 가스를 흘리는 하나의 단계만을 진행하면 되므로 종래에 비해 공정을 휠씬 단순화 할 수 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

본 발명에 의한 트랜지스터 및 그 제조방법에 의하면, 게이트 전극을 메탈로 형성하고, 게이트 절연막을 유전율이 높은 오산화 탄탈륨으로 형성함으로써 트랜지스터의 고속, 저전압 및 고전류 구동 특성을 향상시킬 수 있을 뿐만아니라, 오산화 탄탈륨막과 반도체 기판 사이에 옥시 나이트라이드막을 고온에서 한번의 공정으로 형성함으로써 오산화 탄탈륨막의 누설전류 특성을 향상시킬 수 있고 전체 제조공정을 단순화할 수 있다.

Claims (5)

1. 반도체 기판;

   상기 반도체 기판 상에 차례0대로 적층된 옥시 나이트라이드막과 오산화 탄탈륨막; 및

   상기 오산화 탄탈륨막 상에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터.
2. 제1항에 있어서,

   상기 옥시 나이트라이드막의 두께는 20Å 이하인 것을 특징으로 하는 반도체 소자의 트랜지스터.
3. 반도체 기판 상에 옥시 나이트라이드막을 형성하는 공정;

   상기 옥시 나이트라이드막 전면 상에 오산화 탄탈륨막을 형성하는 공정; 및

   상기 오산화 탄탈륨막 상에 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
4. 제3항에 있어서,

   상기 옥시 나이트라이드막은 20Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
5. 제3항에 있어서,

   상기 옥시 나이트라이드막은 850℃ ∼ 900℃ 정도의 고온에서 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.