JP2015043453A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015043453A JP2015043453A JP2014211223A JP2014211223A JP2015043453A JP 2015043453 A JP2015043453 A JP 2015043453A JP 2014211223 A JP2014211223 A JP 2014211223A JP 2014211223 A JP2014211223 A JP 2014211223A JP 2015043453 A JP2015043453 A JP 2015043453A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- control electrode
- insulating film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 200
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 8
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 8
- 229910052747 lanthanoid Inorganic materials 0.000 claims abstract description 7
- 150000002602 lanthanoids Chemical class 0.000 claims abstract description 7
- 229910052706 scandium Inorganic materials 0.000 claims abstract description 6
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 6
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 6
- 229910052727 yttrium Inorganic materials 0.000 claims abstract description 6
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000001747 exhibiting effect Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 26
- 239000012535 impurity Substances 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000010438 heat treatment Methods 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000003746 solid phase reaction Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】高電界に対する信頼性を確保するとともに、さらなる高性能化を実現することができる半導体装置を提供する。【解決手段】半導体装置は、炭化珪素を含む第１〜第４半導体領域と、制御電極と、絶縁膜と、を含む。第２半導体領域は第１半導体領域の上に設けられ第１導電形である。第３半導体領域は第２半導体領域の上に設けられ第２導電形である。第４半導体領域は第３半導体領域の上に設けられ第１導電形である。制御電極は、第２、第３、第４半導体領域に設けられたトレンチ内に設けられる。絶縁膜は、トレンチの側面と制御電極とのあいだ、および、トレンチの底面と制御電極とのあいだに設けられる。絶縁膜は、第３半導体領域と接する領域を含む。第３半導体領域と接する領域は、Ａｌ、Ｈｆ、Ｔｉ、Ｔａ、Ｚｒ、Ｓｃ、Ｙ、Ｌａ及びランタノイドよりなる群から選択された少なくとも１つの元素を含む。【選択図】図１
Description
本発明の実施形態は、半導体装置に関する。
炭化珪素（ＳｉＣ）はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作に優れた半導体装置を実現することができる。
このようなＳｉＣの特性を利用した半導体装置として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）が挙げられる。それらのデバイス構造の中でも、ゲート電極をトレンチ型にしたものは、プレーナ型に比べてデバイスの微細化、高集積化に有利であり、さらなる低オン抵抗化が期待される。
ゲート絶縁膜の特性は、半導体装置の性能や信頼性を定める主要な要因の一つである。特にトレンチ型の半導体装置では、トレンチの底部の絶縁膜に高電界がかかるため、その信頼性確保は重要である。一方、トレンチ側面に形成されるゲート絶縁膜の特性は、半導体装置の電流駆動力に大きな影響を与える。
本発明の実施形態は、高電界に対する信頼性を確保するとともに、さらなる高性能化を実現することができる半導体装置を提供する。
実施形態に係る半導体装置は、第１〜第４半導体領域と、制御電極と、絶縁膜と、を含む。前記第１半導体領域は、炭化珪素を含む。前記第２半導体領域は、前記第１半導体領域の上に設けられ第１導電形の炭化珪素を含む。前記第３半導体領域は、前記第２半導体領域の上に設けられ第２導電形の炭化珪素を含む。前記第４半導体領域は、前記第３半導体領域の上に設けられ第１導電形の炭化珪素を含む。前記制御電極は、前記第４半導体領域、前記第３半導体領域及び前記第２半導体領域に設けられたトレンチ内に設けられる。前記絶縁膜は、前記トレンチの側面と、前記制御電極と、のあいだ、および、前記トレンチの底面と、前記制御電極と、のあいだに設けられる。前記絶縁膜は、前記第３半導体領域と接する領域を含む。前記第３半導体領域と接する前記領域は、Ａｌ、Ｈｆ、Ｔｉ、Ｔａ、Ｚｒ、Ｓｃ、Ｙ、Ｌａ及びランタノイドよりなる群から選択された少なくとも１つの元素を含む。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、以下の説明では、一例として、第１導電形をｎ形、第２導電形をｐ形とした具体例を挙げる。
また、以下の説明において、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ＋はｎよりもｎ形の不純物濃度が相対的に高く、ｎ−はｎよりもｎ形の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形の不純物濃度が相対的に高く、ｐ−はｐよりもｐ形の不純物濃度が相対的に低いことを示す。
また、以下の説明では、(０００１)面、(０００−１)面、(１１−２０)面とは、結晶学上これらと等価な面をすべて含むものとする。
また、以下の説明において、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ＋はｎよりもｎ形の不純物濃度が相対的に高く、ｎ−はｎよりもｎ形の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形の不純物濃度が相対的に高く、ｐ−はｐよりもｐ形の不純物濃度が相対的に低いことを示す。
また、以下の説明では、(０００１)面、(０００−１)面、(１１−２０)面とは、結晶学上これらと等価な面をすべて含むものとする。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を例示する模式図である。
図１に表したように、本実施形態に係る半導体装置１１０は、第１半導体領域１と、第２半導体領域２と、第３半導体領域３と、第４半導体領域４と、制御電極２０と、絶縁膜３０と、を備える。この半導体装置１１０は、ＳｉＣを含むＭＯＳＦＥＴである。
図１は、第１の実施形態に係る半導体装置の構成を例示する模式図である。
図１に表したように、本実施形態に係る半導体装置１１０は、第１半導体領域１と、第２半導体領域２と、第３半導体領域３と、第４半導体領域４と、制御電極２０と、絶縁膜３０と、を備える。この半導体装置１１０は、ＳｉＣを含むＭＯＳＦＥＴである。
第１半導体領域１は、第１導電形（ｎ＋形）のＳｉＣを含む。第１半導体領域１は、例えば第１導電形（ｎ＋形）のＳｉＣを含む基板Ｓに形成される。第１半導体領域１は、ＭＯＳＦＥＴの例えばドレイン領域である。
第２半導体領域２は、第１半導体領域１の上に設けられる。第２半導体領域２は、第１導電形（ｎ−形）のＳｉＣを含む。第２半導体領域２は、基板Ｓの上面Ｓ１上に、例えばエピタキシャル成長によって形成される。第２半導体領域２は、ＭＯＳＦＥＴのドリフト領域である。
ここで、本実施形態では、基板Ｓの上面Ｓ１に直交する方向をＺ方向、Ｚ方向に直交する方向のうち１つをＸ方向、Ｚ方向及びＸ方向に直交する方向をＹ方向と言うことにする。また、基板Ｓから第２半導体領域２に向かう方向を上、第２半導体領域２から基板Ｓに向かう方向を下（下側）と言うことにする。
第３半導体領域３は、第２半導体領域２の上に設けられる。第３半導体領域３は、第２導電形（ｐ形）のＳｉＣを含む。第３半導体領域３は、ＭＯＳＦＥＴのｐ形ベース領域である。
第４半導体領域４は、第３半導体領域３の上に設けられる。第４半導体領域４は、第１導電形（ｎ＋形）のＳｉＣを含む。第４半導体領域４は、ＭＯＳＦＥＴの例えばソース領域である。
制御電極２０は、第４半導体領域４、第３半導体領域３及び第２半導体領域２に設けられたトレンチ５の内に設けられる。トレンチ５は、第４半導体領域及び第３半導体領域３をＺ方向に貫通し、第２半導体領域２の途中まで形成された溝である。制御電極２０は、このトレンチ５内に埋め込まれている。制御電極２０は、ＭＯＳＦＥＴのゲート電極である。制御電極２０は、後述する第１制御電極部８と、第２制御電極部９と、を含む。
絶縁膜３０は、トレンチ５の面（側面５ａ、底面５ｂ）と、制御電極２０と、のあいだに設けられる。絶縁膜３０は、トレンチ５の側面５ａと、制御電極２０と、のあいだに設けられたゲート絶縁膜７と、トレンチ５の底面５ｂと、制御電極２０と、のあいだに設けられた底部絶縁膜６と、を含む。ゲート絶縁膜７は、ＭＯＳＦＥＴのゲート絶縁膜である。
本実施形態に係る半導体装置１１０において、絶縁膜３０は、絶縁膜３０のうち少なくとも第３半導体領域３と接する領域であって、酸化シリコンよりも高い誘電率の高誘電率領域７ａを有する。高誘電率領域７ａは、ゲート絶縁膜７のうち第３半導体領域３に形成されるチャネルと対向する領域である。例えば、高誘電率領域７ａは、酸化及び窒化の少なくともいずれかにより酸化シリコンよりも高い誘電率を呈する材料（本実施形態では、高誘電率材料と言う。）がゲート絶縁膜７に拡散した領域である。
高誘電率材料が、ゲート絶縁膜７に拡散することにより、ゲート絶縁膜７を酸化シリコンのみで形成する場合に比べてゲート絶縁膜７の実効的な誘電率（例えば、誘電率のＹ方向の平均）が増大する。これにより、ゲート絶縁膜７の電気容量が増大し、半導体装置１１０の電流駆動力（一定のゲート電圧を印加した際のドレイン電流）が向上する。また、底部絶縁膜６は、ゲート絶縁膜７に比べて高誘電率材料の拡散が少ない（または拡散していない）ため、欠陥の少ない良質な絶縁膜が維持される。これにより、半導体装置１１０の信頼性が維持される。
次に、第１の実施形態に係る半導体装置１１０の具体例について説明する。
第１半導体領域１が形成される基板Ｓは、例えば４Ｈ−ＳｉＣを含む。基板Ｓは、窒素（Ｎ）等のｎ形不純物を５×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下程度含むｎ＋形の基板である。
第１半導体領域１が形成される基板Ｓは、例えば４Ｈ−ＳｉＣを含む。基板Ｓは、窒素（Ｎ）等のｎ形不純物を５×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下程度含むｎ＋形の基板である。
この基板Ｓの上面Ｓ１は、（０００１）面または(０００−１)面である。本実施形態では、上面Ｓ１が（０００−１）面である場合を例とする。この（０００−１）面上に形成される第２半導体領域２は、ｎ形不純物を５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下程度含むｎ−形の層である。
第２半導体領域２の表面の一部には、ＡｌやＢ等のｐ形不純物を１×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下程度含む第３半導体領域３が形成されている。第３半導体領域３の表面の一部には、ｎ形不純物を１×１０２０ｃｍ−３程度含むｎ＋形の第４半導体領域４が形成されている。
そして、第４半導体領域４の表面から第３半導体領域３を貫いて第２半導体領域２の途中まで達するトレンチ５が形成されている。トレンチ５の側面５ａの少なくとも１つは、基板Ｓの（１１−２０）面である。
トレンチ５の内部には絶縁膜３０（底部絶縁膜６及びゲート絶縁膜７）が形成されている。絶縁膜３０に接する領域に、第１制御電極部８が形成され、第１制御電極部８の上に第２制御電極部９が形成されている。本実施形態では、このようなトレンチ構造（トレンチ５及びトレンチ５内の絶縁膜３０並びに制御電極２０）の両側に、第４半導体領域４、第３半導体領域３及び第２半導体領域２が設けられる。
さらに、半導体装置１１０においては、第４半導体領域４にソース電極である第１電極１０と、第１半導体領域１にドレイン電極である第２電極１１がそれぞれ形成されている。
次に、半導体装置１１０の製造方法について説明する。
図２〜図６は、半導体装置の製造方法を例示する模式的断面図である。
先ず、図２に表したように、ｎ形不純物としてリンまたはＮを１×１０１９ｃｍ−３程度含み、厚さが例えば３００マイクロメートル（μｍ）であり、六方晶系の結晶格子を有する低抵抗の４Ｈ−ＳｉＣの基板Ｓを準備する。基板Ｓには第１半導体領域１が含まれる。
図２〜図６は、半導体装置の製造方法を例示する模式的断面図である。
先ず、図２に表したように、ｎ形不純物としてリンまたはＮを１×１０１９ｃｍ−３程度含み、厚さが例えば３００マイクロメートル（μｍ）であり、六方晶系の結晶格子を有する低抵抗の４Ｈ−ＳｉＣの基板Ｓを準備する。基板Ｓには第１半導体領域１が含まれる。
そして、ＳｉＣの基板Ｓの上面である（０００−１）面上に、例えばエピタキシャル成長法によりｎ形不純物として、例えばＮを不純物濃度５×１０１５ｃｍ−３程度含み、厚さが例えば１０μｍ程度の第２半導体領域２を成長させる。
次に、第２半導体領域２の表面に、適切なマスク材を用いてｐ形不純物である例えばアルミニウム（Ａｌ）をイオン注入し、第３半導体領域３を形成する。次に、第３半導体領域３の表面に、適切なマスク材を用いてｎ形不純物である例えばＮをイオン注入し、第４半導体領域４を形成する。その後、例えば１６００℃程度の温度の熱処理を施し、不純物の活性化を行う。
次に、異方性エッチングにより、第４半導体領域４の表面から第３半導体領域３を貫いて第２半導体領域２に達する深さのトレンチ５を形成する。トレンチ５の側面５ａの少なくとも１つは、基板Ｓの（１１−２０）面である。エッチングの後、熱処理によりトレンチ５の内面（側面５ａ及び底面５ｂ）を平坦化することが望ましい。また、エッチングにより、あるいは熱処理により、トレンチ５の底面５ｂの形状は曲面状になってもよい。
次に、図２に表したようにように、熱酸化、化学気相成長（ＣＶＤ： Chemical Vapor Deposition）または原子層成長（ＡＬＤ：Atomic Layer Deposition）法等を用いて、３０ナノメートル（ｎｍ）以上１００ｎｍ以下程度の膜厚のＳｉＯ２膜を形成する。ＳｉＯ２膜は、絶縁膜３０になる膜である。この際、トレンチ５の底部のＳｉＯ２膜（底部絶縁膜６）の膜厚ｔ１が、トレンチ５の側面部のＳｉＯ２膜（ゲート絶縁膜７）の膜厚ｔ２よりも厚くなることが望ましい。
このようなトレンチ５内で膜厚の異なるＳｉＯ２膜は、トレンチ５内部の面方位により酸化速度が異なることを利用すること、または異方性のある成膜方法を用いて形成することにより実現される。また、ＳｉＯ２の代わりに、ＣＶＤ、ＡＬＤまたはスパッタ等の物理気相成長（ＰＶＤ：Physical Vapor Deposition）法を用いてアルミ酸化膜（Ａｌ２Ｏ３膜）を形成してもよい。
次に、図３に表したように、トレンチ５内に第１制御電極部８として、膜厚３０ｎｍ以上１００ｎｍ以下程度のポリシリコンを形成する。そして、図４に表したように、斜めイオン注入法を用いて、例えばＨｆの高誘電率材料をドーパントとして第１制御電極部８に注入する。この際、トレンチ５の側面５ａがシャドー効果をもたらし、トレンチ５の側面５ａの下側及びトレンチ５の底面５ｂ側の第１制御電極部８にはドーパントがほとんど注入されない。
その後、図５に表したように、トレンチ５内の第１制御電極部８の上に第２制御電極部９としてｎ形不純物を含むポリシリコンを形成し、不純物活性化のために９００℃以上１１００℃以下程度の温度で熱処理を行う。この熱処理により、図６に表したように、第１制御電極部８に注入された高誘電率材料の一部が、それに接する絶縁膜３０へ拡散する。高誘電率材料が拡散された絶縁膜３０は、高誘電率材料が拡散されていない領域よりも実効的な誘電率の高い高誘電率領域７ａになる。
なお、高誘電率材料の拡散は、第２制御電極部９を形成した後の工程、例えばシリサイド形成行程において行ってもよいし、別途、拡散のための熱工程を行ってもよい。
その後は、公知の技術により、電極膜の形成及びパターニングによって図１に表したような第１電極１０及び第２電極１１等を形成する。これにより、半導体装置１１０が完成する。
その後は、公知の技術により、電極膜の形成及びパターニングによって図１に表したような第１電極１０及び第２電極１１等を形成する。これにより、半導体装置１１０が完成する。
本実施形態では、高誘電率材料を斜めイオン注入により添加した。この際、トレンチ５の形状を利用してシャドー効果が得られるため、トレンチ５の開口幅を考慮して、ゲート絶縁膜７及び第１制御電極部８の膜厚を選択する。そして、デバイスの電流駆動力向上に直接影響する第３半導体領域３と対向するゲート絶縁膜７に、高誘電率材料が拡散されるよう、最適な条件を適用する。
上記の製造方法においては、トレンチ５内部の絶縁膜３０の、高誘電率化させたい領域に接している第１制御電極部８へ、選択的に高誘電率材料を添加することにより、例えばトレンチ５の側面５ａに対向するゲート絶縁膜７の少なくとも一部が選択的に高誘電率化される。
第１制御電極部８からゲート絶縁膜７への高誘電率化材料の添加は、熱処理による拡散で行われるため、熱処理の条件を最適化することにより、ゲート絶縁膜７中に高誘電率材料の濃度分布が生じる。すなわち、高誘電率領域７ａのうち制御電極２０側の領域の誘電率は、第３半導体領域３側の領域の誘電率よりも高い。例えば、高誘電率領域７ａの膜厚方向の誘電率は、拡散源である第１制御電極部８側から第３半導体領域３と高誘電率領域７ａとの界面３ａに向かって徐々に減少する。
絶縁膜３０と第３半導体領域３との界面３ａでの材料の結合状態等の特性は、チャネルの移動度に影響を与える。高誘電率領域７ａが上記のような濃度分布を有する場合、界面３ａ近傍に分布する高誘電率材料の濃度が小さくなる。したがって、チャネルの移動度の劣化は比較的抑制されると考えられる。
一方、チャネルに対向するゲート絶縁膜７の実効的な誘電率は、ゲート絶縁膜７が酸化シリコンのみで構成される場合に比べて高くなり、半導体装置１１０の電流駆動力が向上する。
一方、チャネルに対向するゲート絶縁膜７の実効的な誘電率は、ゲート絶縁膜７が酸化シリコンのみで構成される場合に比べて高くなり、半導体装置１１０の電流駆動力が向上する。
なお、本実施形態では、高誘電率材料としてＨｆを例に説明をしたが、その他、Ａｌ、Ｔｉ、Ｔａ、Ｚｒ、Ｓｃ、Ｙ、Ｌａ及びランタノイドのうちの少なくとも１つを用いてもよい。
（第２の実施形態）
図７は、第２の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図７に表したように、第２の実施形態に係る半導体装置１２０は、第１制御電極部８の形状及び形成方法が異なる以外は、第１の実施形態に係る半導体装置１１０と同様である。したがって、第１の実施形態と重複する内容については記載を省略する。
図７は、第２の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図７に表したように、第２の実施形態に係る半導体装置１２０は、第１制御電極部８の形状及び形成方法が異なる以外は、第１の実施形態に係る半導体装置１１０と同様である。したがって、第１の実施形態と重複する内容については記載を省略する。
半導体装置１２０において、第１制御電極部８は、トレンチ５の側面５ａと接している。第１制御電極部８は、トレンチ５の底面５ｂには殆ど接していない（僅かに接する場合もある）。
第１制御電極部８には、高誘電率材料が含まれている。また、ゲート絶縁膜７の少なくとも第３半導体領域３と対向する領域には、高誘電率領域７ａが設けられる。
このような半導体装置１２０では、ゲート絶縁膜７に高誘電率領域７ａが設けられているため、ゲート絶縁膜７を酸化シリコンのみで形成する場合に比べてゲート絶縁膜７の誘電率が増大する。これにより、ゲート絶縁膜７の電気容量が増大し、半導体装置１２０の電流駆動力が向上する。一方、高誘電率材料を含む第１制御電極部８は、底部絶縁膜６には殆ど接していない。したがって、底部絶縁膜６には、高誘電率材料は殆ど拡散しない。このため、トレンチ５の底面５ｂ、特に隅部５ｃで欠陥の少ない良質な絶縁膜が維持される。これにより、半導体装置１２０の信頼性が維持される。
次に、半導体装置１２０の製造方法について説明する。
図８〜図１１は、半導体装置の製造方法を例示する模式的断面図である。
先ず、図８に表したように、第１半導体領域１が含まれる基板Ｓの上面Ｓ１に、第２半導体領域２、第３半導体領域３及び第４半導体領域４を形成し、トレンチ５を形成し、絶縁膜３０を形成する。これらの形成方法は、第１の実施形態と同様である。
図８〜図１１は、半導体装置の製造方法を例示する模式的断面図である。
先ず、図８に表したように、第１半導体領域１が含まれる基板Ｓの上面Ｓ１に、第２半導体領域２、第３半導体領域３及び第４半導体領域４を形成し、トレンチ５を形成し、絶縁膜３０を形成する。これらの形成方法は、第１の実施形態と同様である。
次に、第１制御電極部８として、５ｎｍ以上２０ｎｍ以下程度のＨｆＳｉ膜を形成する。ＨｆＳｉ膜は、ＨｆＳｉ合金をターゲットとしてスパッタ等のＰＶＤ法で成膜したり、ＨｆとＳｉとをそれぞれ成膜した後、固相反応により形成したりしてもよい。
次に、図９に表したように、異方性エッチング等により、トレンチ５の側面５ａに形成された第１制御電極部８以外のＨｆＳｉ膜を除去する。これにより、トレンチ５の底面５ｂに形成された第１制御電極部８が除去される。なお、このエッチングの際、エッチング条件を適宜選択して、側面５ａに形成された第１制御電極部８のうち底面５ｂに近い部分（底面５ｂに接する部分）も除去するようにしてもよい。
次に、図１０に表したように、トレンチ５内に第２制御電極部９としてｎ形不純物を含むポリシリコンを形成し、不純物活性化のために９００℃以上１１００℃以下程度の温度で熱処理を行う。この熱処理により、第１制御電極部８に含まれているＨｆの一部が、第１制御電極部８に接する絶縁膜３０（ゲート絶縁膜７）へ拡散する。これにより、ゲート絶縁膜７のうち少なくとも第３半導体領域３と対向する部分が高誘電率化し、高誘電率領域７ａとなる。
なお、Ｈｆの拡散は、第２制御電極部９の不純物活性化のための熱処理よりも後で行う例えばシリサイド形成行程において行ってもよい。
また、Ｈｆの拡散は、図１１に表したように、第１制御電極部８の一部のエッチングを行った後、第２制御電極部９を形成する前に、例えば１０００℃程度の熱処理によって行うようにしてもよい。このとき、ＨｆＳｉを除去する際に生じた底部絶縁膜６のダメージを回復させる条件で熱処理を行うことが望ましい。
また、Ｈｆの拡散は、図１１に表したように、第１制御電極部８の一部のエッチングを行った後、第２制御電極部９を形成する前に、例えば１０００℃程度の熱処理によって行うようにしてもよい。このとき、ＨｆＳｉを除去する際に生じた底部絶縁膜６のダメージを回復させる条件で熱処理を行うことが望ましい。
また、図１０に表した第２制御電極部９を形成する前の熱処理では、酸素雰囲気中で行うことにより、Ｈｆを拡散させるのと同時に、ＨｆＳｉが除去され露出した底部絶縁膜６の酸化膜を厚膜化させるようにしてもよい。
酸素雰囲気中で熱処理を行うと、ＨｆＳｉの表面が酸化されるため、フッ酸やフッ化アンモニウムを用いたウェット処理、あるいは等方性エッチングにより、酸化された表面を除去することが望ましい。ただし、この際、ＨｆＳｉが除去された部分の絶縁膜にダメージを与えないようにする。その後、図１０に表したように、第２制御電極部９としてｎ形不純物を含むポリシリコンを形成し、不純物活性化のために９００℃以上１１００℃以下程度の温度で熱処理を行う。
その後は、公知の技術により、電極膜の形成及びパターニングによって図７に表したような第１電極１０及び第２電極１１等を形成する。これにより、半導体装置１２０が完成する。
上記の製造方法においては、トレンチ５内部の底面５ｂに接している第１制御電極部８を除去しているため、絶縁膜３０の高誘電率化させたい領域に的確に高誘電率材料が拡散する。これにより、第１の実施形態と同様に、高誘電率領域７ａに高誘電率材料の濃度分布と、実効的な誘電率の上昇による半導体装置１２０の電流駆動力の向上が達成される。
一方、底部絶縁膜６に高誘電率材料が拡散することを抑制し、トレンチ５の底面５ｂで欠陥の少ない良質な絶縁膜が維持される。これにより、半導体装置１２０の信頼性が維持される。
一方、底部絶縁膜６に高誘電率材料が拡散することを抑制し、トレンチ５の底面５ｂで欠陥の少ない良質な絶縁膜が維持される。これにより、半導体装置１２０の信頼性が維持される。
なお、本実施形態では、高誘電率材料を含む第１制御電極部８としてＨｆＳｉを例に説明をしたが、その他、Ａｌ、Ｈｆ、Ｔｉ、Ｔａ、Ｚｒ、Ｓｃ、Ｙ、Ｌａ及びランタノイドよりなる群から選択された１つの単体金属、前記群から選択された少なくとも２つによる合金、前記群から選択された少なくとも１つのシリサイド、または前記群から選択された少なくとも１つの窒化物を用いてもよい。
（第３の実施形態）
図１２は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図１２に表したように、第３の実施形態に係る半導体装置１３０は、第１制御電極部８以外の形状が異なる以外は、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については記載を省略する。
図１２は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図１２に表したように、第３の実施形態に係る半導体装置１３０は、第１制御電極部８以外の形状が異なる以外は、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については記載を省略する。
半導体装置１３０において、第１制御電極部８は、トレンチ５の側面５ａ及び底面５ｂに接している。
第１制御電極部８には、高誘電率材料が含まれている。また、ゲート絶縁膜７の少なくとも第３半導体領域３と対向する領域には、高誘電率領域７ａが設けられる。
このような半導体装置１３０では、ゲート絶縁膜７に高誘電率領域７ａが設けられているため、ゲート絶縁膜７を酸化シリコンのみで形成する場合に比べてゲート絶縁膜７の誘電率が増大する。これにより、ゲート絶縁膜７の電気容量が増大し、半導体装置１３０の電流駆動力が向上する。一方、第１制御電極部８が底部絶縁膜６に接しているものの、底部絶縁膜６の膜厚ｔ１を例えば第１の実施形態に係る半導体装置１１０に比べて厚くすることにより、トレンチ５の底面５ｂで欠陥の少ない良質な絶縁膜が維持される。これにより、半導体装置１３０の信頼性が維持される。
次に、半導体装置１３０の製造方法について説明する。
図１３〜図１４は、半導体装置の製造方法を例示する模式的断面図である。
先ず、図１３に表したように、第１半導体領域１が含まれる基板Ｓの上面Ｓ１に、第２半導体領域２、第３半導体領域３及び第４半導体領域４を形成し、トレンチ５を形成し、絶縁膜３０を形成する。これらの形成方法は、第２の実施形態と同様である。
図１３〜図１４は、半導体装置の製造方法を例示する模式的断面図である。
先ず、図１３に表したように、第１半導体領域１が含まれる基板Ｓの上面Ｓ１に、第２半導体領域２、第３半導体領域３及び第４半導体領域４を形成し、トレンチ５を形成し、絶縁膜３０を形成する。これらの形成方法は、第２の実施形態と同様である。
次に、第１制御電極部８として、５ｎｍ以上２０ｎｍ以下程度のＨｆＳｉ膜を形成する。ＨｆＳｉ膜は、ＨｆＳｉ合金をターゲットとしてスパッタ等のＰＶＤ法で成膜したり、ＨｆとＳｉとをそれぞれ成膜した後、固相反応により形成したりしてもよい。
次に、図１４に表したように、第２制御電極部９として、ｎ形不純物を含むポリシリコンを形成し、不純物活性化のために９００℃以上１１００℃以下程度の温度で熱処理を行う。この熱処理により、第１制御電極部８に含まれるＨｆの一部が、第１制御電極部８に接する絶縁膜３０へ拡散する。これにより、絶縁膜３０が高誘電率化する。この拡散により、ゲート絶縁膜７のうち少なくとも第３半導体領域３と対向する部分が高誘電率領域７ａになる。
なお、Ｈｆの拡散は、後の工程、例えばシリサイド形成行程において行ってもよいし、別途、拡散のための熱工程を行ってもよい。
また、Ｈｆの拡散は、第２制御電極部９を形成する前に、例えば１０００℃程度の熱処理によって行うようにしてもよい。
また、Ｈｆの拡散は、第２制御電極部９を形成する前に、例えば１０００℃程度の熱処理によって行うようにしてもよい。
その後は、公知の技術により、電極膜の形成及びパターニングによって図１２に表したような第１電極１０及び第２電極１１等を形成する。これにより、半導体装置１３０が完成する。
半導体装置１３０では、トレンチ５の側面５ａ及び底面５ｂに第１制御電極部８が残留する構造である。前述の通り、トレンチ５の底面５ｂは電界集中が起きやすく、絶縁膜には高い信頼性が求められる。半導体装置１３０では、底部絶縁膜６にも高誘電率材料が拡散するため、これによる信頼性劣化を生じさせないことが重要である。そのため、例えば、底部絶縁膜６を十分に厚くすることが望ましい。
上記の製造方法においては、半導体装置１１０及び１２０と同等に半導体装置１３０の電流駆動力の向上及び信頼性の維持が達成される。また、第２の実施形態に係る半導体装置１２０の製造方法に比べて、第１制御電極部８を形成した後に一部をエッチングする必要がないことから、製造工程が簡素化される。
なお、本実施形態では、高誘電率材料を含む第１制御電極部８としてＨｆＳｉを例に説明をしたが、その他、Ａｌ、Ｈｆ、Ｔｉ、Ｔａ、Ｚｒ、Ｓｃ、Ｙ、Ｌａ及びランタノイドよりなる群から選択された１つの単体金属、前記群から選択された少なくとも２つによる合金、前記群から選択された少なくとも１つのシリサイド、または前記群から選択された少なくとも１つの窒化物を用いてもよい。
以上説明したように、実施形態に係る半導体装置及びその製造方法によれば、高電界に対する信頼性を確保するとともに、さらなる高性能化を実現することができる。
なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
例えば、前述の各実施の形態および各変形例においては、第１の導電形をｎ形、第２の導電形をｐ形として説明したが、本発明は、第１の導電形をｐ形、第２の導電形をｎ形としても実施可能である。また、前述の各実施形態においては、電子をキャリアとするｎ形ＭＯＳＦＥＴを想定して説明したが、ｐ形不純物を含む基板上に上記実施形態の構造を形成することにより、ｎ形ＩＧＢＴに適用することも可能である。また、前述の各実施形態は、正孔をキャリアとするｐ形ＭＯＳＦＥＴ及びｐ形ＩＧＢＴにも適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…第１半導体領域、２…第２半導体領域、３…第３半導体領域、４…第４半導体領域、５…トレンチ、５ａ…側面、５ｂ…底面、５ｃ…隅部、６…底部絶縁膜、７…ゲート絶縁膜、７ａ…高誘電率領域、８…第１制御電極部、９…第２制御電極部、１０…第１電極、１１…第２電極、２０…制御電極、３０…絶縁膜、１１０，１２０，１３０…半導体装置、Ｓ…基板、ｔ１…膜厚、ｔ２…膜厚
Claims (11)
- 炭化珪素を含む第１半導体領域と、
前記第１半導体領域の上に設けられ第１導電形の炭化珪素を含む第２半導体領域と、
前記第２半導体領域の上に設けられ第２導電形の炭化珪素を含む第３半導体領域と、
前記第３半導体領域の上に設けられ第１導電形の炭化珪素を含む第４半導体領域と、
前記第４半導体領域、前記第３半導体領域及び前記第２半導体領域に設けられたトレンチ内に設けられた制御電極と、
前記トレンチの側面と、前記制御電極と、のあいだ、および、前記トレンチの底面と、前記制御電極と、のあいだに設けられた絶縁膜と、
を備え、
前記絶縁膜は、前記第３半導体領域と接する領域を含み、
前記第３半導体領域と接する前記領域は、Ａｌ、Ｈｆ、Ｔｉ、Ｔａ、Ｚｒ、Ｓｃ、Ｙ、Ｌａ及びランタノイドよりなる群から選択された少なくとも１つの元素を含む半導体装置。 - 前記絶縁膜は、底部絶縁膜をさらに含み、
前記底部絶縁膜は、前記トレンチの前記底面と前記制御電極との間に設けられ、
前記底部絶縁膜に含まれる前記元素の量は、前記第３半導体領域と接する前記領域に含まれる前記元素の量よりも少ない、請求項１記載の半導体装置。 - 前記第３半導体領域と接する前記領域のうちの前記制御電極側の領域に含まれる前記元素の量は、前記第３半導体領域と接する前記領域のうちの前記第３半導体領域側の領域に含まれる前記元素の量よりも多い、請求項１または２に記載の半導体装置。
- 前記第３半導体領域と接する前記領域のうちの前記制御電極側の領域の誘電率は、前記第３半導体領域と接する前記領域のうちの前記第３半導体領域側の領域の誘電率よりも高い、請求項１〜３のいずれか１つに記載の半導体装置。
- 前記第３半導体領域と接する前記領域の誘電率は、前記制御電極側から前記第３半導体領域側に向けて徐々に低下する請求項１〜４のいずれか１つに記載の半導体装置。
- 前記第３半導体領域と接する前記領域は、酸化及び窒化の少なくともいずれかにより酸化シリコンよりも高い誘電率を呈する材料を含む請求項１〜５のいずれか１つに記載の半導体装置。
- 前記制御電極は、
第１制御電極部と、
第２制御電極部と、
を含み、
前記第１制御電極部は、前記絶縁膜と、前記第２制御電極部と、のあいだに設けられ、
前記第１制御電極部は、酸化及び窒化の少なくともいずれかにより酸化シリコンよりも高い誘電率を呈する材料を含む請求項１〜６のいずれか１つに記載の半導体装置。 - 前記第１制御電極部に含まれる材料は、Ａｌ、Ｈｆ、Ｔｉ、Ｔａ、Ｚｒ、Ｓｃ、Ｙ、Ｌａ及びランタノイドよりなる群から選択された１つの単体金属、前記群から選択された少なくとも２つによる合金、前記群から選択された少なくとも１つのシリサイド、または前記群から選択された少なくとも１つの窒化物である請求項７記載の半導体装置。
- 前記絶縁膜のうちの前記トレンチの底面と前記第２半導体領域との間の膜厚は、前記絶縁膜のうちの前記トレンチの側面と前記第３半導体領域との間の膜厚よりも厚い請求項１〜８のいずれか１つに記載の半導体装置。
- 前記第１半導体領域は、炭化珪素を含む基板の（０００１）面または（０００−１）面に設けられた請求項１〜９のいずれか１つに記載の半導体装置。
- 前記トレンチの側面の少なくとも１つは、前記基板の（１１−２０）面である請求項１０記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014211223A JP5997746B2 (ja) | 2014-10-15 | 2014-10-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014211223A JP5997746B2 (ja) | 2014-10-15 | 2014-10-15 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012069072A Division JP5638558B2 (ja) | 2012-03-26 | 2012-03-26 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015043453A true JP2015043453A (ja) | 2015-03-05 |
| JP5997746B2 JP5997746B2 (ja) | 2016-09-28 |
Family
ID=52696817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014211223A Active JP5997746B2 (ja) | 2014-10-15 | 2014-10-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5997746B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106428A (ja) * | 1998-09-28 | 2000-04-11 | Toshiba Corp | 半導体装置 |
| JP2003158262A (ja) * | 2001-11-22 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2011027831A1 (ja) * | 2009-09-07 | 2011-03-10 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2011159763A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Corp | 電力用半導体装置 |
| WO2012026089A1 (ja) * | 2010-08-27 | 2012-03-01 | 国立大学法人奈良先端科学技術大学院大学 | ＳｉＣ半導体素子 |
-
2014
- 2014-10-15 JP JP2014211223A patent/JP5997746B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106428A (ja) * | 1998-09-28 | 2000-04-11 | Toshiba Corp | 半導体装置 |
| JP2003158262A (ja) * | 2001-11-22 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2011027831A1 (ja) * | 2009-09-07 | 2011-03-10 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2011159763A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Corp | 電力用半導体装置 |
| WO2012026089A1 (ja) * | 2010-08-27 | 2012-03-01 | 国立大学法人奈良先端科学技術大学院大学 | ＳｉＣ半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5997746B2 (ja) | 2016-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5638558B2 (ja) | 半導体装置及びその製造方法 | |
| JP5135879B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US9812529B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5920684B2 (ja) | 半導体装置 | |
| US9755064B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5577478B1 (ja) | 半導体装置 | |
| JP5671779B2 (ja) | エピタキシャルウエハの製造方法および半導体装置の製造方法 | |
| JP5584823B2 (ja) | 炭化珪素半導体装置 | |
| JP2013219161A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6017127B2 (ja) | 炭化珪素半導体装置 | |
| JP2014146666A (ja) | 半導体装置 | |
| JP6189261B2 (ja) | 半導体装置およびその製造方法 | |
| JP5579216B2 (ja) | 半導体装置及びその製造方法 | |
| JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6242640B2 (ja) | 半導体装置およびその製造方法 | |
| JP5646569B2 (ja) | 半導体装置 | |
| US20150021623A1 (en) | Enhanced gate dielectric for a field effect device with a trenched gate | |
| JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP2018082056A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6441412B2 (ja) | 半導体装置 | |
| JP7074173B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5997746B2 (ja) | 半導体装置 | |
| JP7204547B2 (ja) | 半導体装置 | |
| JP6567601B2 (ja) | 半導体装置 | |
| JP7462394B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160826 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5997746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |