JP5390715B2 - 不揮発性記憶素子およびその製造方法 - Google Patents

不揮発性記憶素子およびその製造方法 Download PDF

Info

Publication number
JP5390715B2
JP5390715B2 JP2012546690A JP2012546690A JP5390715B2 JP 5390715 B2 JP5390715 B2 JP 5390715B2 JP 2012546690 A JP2012546690 A JP 2012546690A JP 2012546690 A JP2012546690 A JP 2012546690A JP 5390715 B2 JP5390715 B2 JP 5390715B2
Authority
JP
Japan
Prior art keywords
electrode
metal oxide
layer
forming
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012546690A
Other languages
English (en)
Other versions
JPWO2012073471A1 (ja
Inventor
恩美 金
裕一 大谷
隆史 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2012546690A priority Critical patent/JP5390715B2/ja
Application granted granted Critical
Publication of JP5390715B2 publication Critical patent/JP5390715B2/ja
Publication of JPWO2012073471A1 publication Critical patent/JPWO2012073471A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • C23C14/0042Controlling partial pressure or flow rate of reactive or inert gases with feedback of measurements
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/081Oxides of aluminium, magnesium or beryllium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/083Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • C23C14/505Substrate holders for rotation of the substrates
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/15Current-voltage curve
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/55Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、不揮発性記憶素子およびその製造方法に関し、特に抵抗変化型の不揮発性記憶素子およびその製造方法に関する技術である。
現在主流であるフローテイングゲートを用いたフラッシュメモリは、メモリセルの微細化に従い、隣接するセル同士のフローテイングゲート間の容量結合による干渉によってしきい値電圧(Vth)変動が生じるという課題がある。
そこで、微細化に適した構成のメモリとして、抵抗変化を生じる層を電極で挟んだ抵抗変化型の不揮発性記憶素子の開発が進められている。この抵抗変化型の不揮発性記憶素子は、抵抗層の電気抵抗を電気的刺激によって2値以上に切り替えられることを特徴としている。この素子は、素子構造上および動作上の単純さから、微細化や低コスト化が可能である不揮発性記憶素子として期待されている。
印加される電圧によって抵抗が変化する層としては、遷移金属から形成される郡から選択される元素の酸化物が挙げられる。このような酸化物として、ニッケル酸化物(NiO)、バナジウム酸化物(V)、亜鉛酸化物(ZnO)、ニオブ酸化物(Nb)、チタン酸化物(TiO)、タングステン酸化物(WO3)、チタン酸化物(TiO)、コバルト酸化物(CoO)、タンタル酸化物(Ta)などがある。
抵抗変化の動作原理の詳細は不明であるが、抵抗変化層に電圧を印加することにより、抵抗変化層中にフィラメントと称される電流経路が形成され、このフィラメントと上下電極間の接続状態により素子の抵抗が変化するという原理や、電極と抵抗変化層の界面における酸素原子の移動により抵抗変化層の抵抗が変化するという原理が報告されている。
図16を用いて、抵抗変化型の不揮発性記憶素子(ReRAM:Resistive Random Access Memory)の動作原理の一例を説明する。一般的なReRAMの抵抗変化型不揮発性記憶素子(メモリ素子)610は、層間絶縁膜611上に形成された下部電極612と上部電極614との間に、抵抗変化膜(たとえば遷移金属酸化物膜)613を挟み込んだ平行平板型積層構造を有している。符号618は外部配線との接続用のコンタクトホールである。上部電極614と下部電極612との間に電圧を印加すると、抵抗変化膜613の電気抵抗が変化して、2つの異なる抵抗状態(リセット状態、セット状態)をとることができる。
抵抗変化型不揮発性記憶素子610の動作メカニズムは、まず2つの抵抗状態間を遷移可能にするための初期動作として、フォーミング電圧を印加する。フォーミング電圧の印加によって、抵抗変化膜613に電流パスとなるフィラメントが形成され得る状態にする。その後、動作電圧(セット電圧及びリセット電圧)の印加によって、該フィラメントの発生状態を変化させて、セット/リセット動作、即ち、書込みと消去を実行する。
特許文献1には、上下電極の間にニッケル酸化物を含む非結晶質の絶縁層とニッケル酸化物を含む結晶質の抵抗変化層とが積層された不揮発性記憶素子が提案されており、非結晶質の絶縁膜の絶縁破壊が起こり、電流が流れた領域上の抵抗変化層内に安定したフィラメントを形成させると述べられている。
特許文献2には、上下電極の間にHfOx(0.9≦x≦1.6)の組成を有する酸化ハフニウム膜とHfOy(1.8<y<2.0)の組成を有する酸化ハフニウム膜とが積層され、高速で可逆的に安定した書き換え特性を有する不揮発性記憶素子が提案されている。
非特許文献1には、上下電極としてPtを用い、抵抗変化層がNiOからなる不揮発性記憶素子が提案されており、Ni酸化物中にフィラメントと称される電流経路が形成され、抵抗が変化すると述べられている。また、非特許文献2には、上下電極としてPtを用い、抵抗変化層がTaOxからなる不揮発性記憶素子が提案されており、Pt電極とTaOxの界面層における酸素原子の移動により抵抗が変化すると述べられている。
また、電極材料としてエッチング加工が容易な窒化チタン電極を用いた抵抗変化型不揮発性記憶素子に関する技術が注目されている。非特許文献3には下部電極としてPtを用い、抵抗変化層としてHfOxやHfAlOxを用い、上部電極としてTiNからなる不揮発性記憶素子が提案されており、抵抗変化層としてHfAlOxを用いることにより、動作電圧のバラツキが抑制できると述べられている。また、非特許文献4には、TiN/Ti/HfO/TiN積層構造を酸素アニールによりTiN/TiOx/HfOx/TiNからなる積層構造を作製することで、抵抗変化動作が実現できると述べられている。
国際公開第2008/062623号パンフレット 特許第04469023号公報
APPLIED PHYSICS LETTERS 86,093509(2005) International electron devices meeting technical digest,2008,P293 Symposium on VLSI technology digest of technical papers,2009.p30 International electron devices meeting technical digest, 2008,P297
しかしながら、上述の技術にはそれぞれ以下のような課題が存在する。
第1に、特許文献1のように非晶質の絶縁層と結晶質の抵抗変化層とが積層された積層構造を用いた技術は素子の動作電圧のバラツキを抑制するため、および安定して情報を記憶させるためには効果的であるが、抵抗変化層の組成に関して具体的に述べられていないため、抵抗変化比の向上ができないという課題がある。
第2に、特許文献2のように、安定した書き換え抵抗変化特性を得るために可変抵抗層として組成が異なる2層のHfOx膜およびHfOy膜を用いているが、高抵抗状態と低抵抗状態との変化比が5から8で低いという課題がある。
第3に、非特許文献1および非特許文献2のように可変抵抗層としてNiOxやTaOxを用いて良好な抵抗変化特性を得るには、上下電極としてPtを用いる必要がある。抵抗変化型不揮発性記憶素子の電極としてPt電極を用いる技術は、電極の酸化により素子特性の動作不安定性を抑制する点では効果的であるが、電極加工プロセスにおけるエッチングが困難性であることや材料コストの低減が困難であるという課題がある。
第4に、非特許文献3および非特許文献4のように抵抗変化層としてHfとAlとが含まれる金属酸化物を用い、電極材料としてTiNを用いる技術は、上述した電極加工プロセスにおけるエッチングが材料コストの低減に効果的であるが、抵抗変化特性を得るための最適な金属酸化膜中の酸素組成の範囲については何も述べられていないという課題がある。
本発明は、上記従来の課題に対してなされたものであり、その目的とするところは、積層構造を持つ可変抵抗層を有する不揮発性記憶素子において、該可変抵抗層が高い抵抗変化比を有する不揮発性記憶素子ならびにその製造方法を提供することである。
このような目的を達成するために、本発明の第1の態様は、不揮発性記憶素子であって、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に挟持され、少なくとも2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを備え、前記可変抵抗層が、HfとOを含有する第1の金属酸化物層と、該第1の金属酸化物層と前記第1の電極および前記第2の電極の少なくとも一方との間に設けられ、AlとOを含有する第2の金属酸化物層を有する積層構造を持っていること特徴とする。
また、本発明の第2の態様は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に挟持され、少なくとも2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを備える不揮発性記憶素子の製造方法であって、前記可変抵抗層は、HfとOを含有する第1の金属酸化物層と、該第1の金属酸化物層と前記第1の電極および前記第2の電極の少なくとも一方との間に設けられ、AlとOを含有する第2の金属酸化物層を有する積層構造を持ち、前記可変抵抗層を形成する工程が、前記第1の金属酸化物層を形成することと、前記第2の金属酸化物層を形成することと、を有し、前記第1の金属酸化物層を形成することは、酸素を含む反応性ガスと不活性ガスの混合雰囲気下において、金属ターゲットとしてハフニウムを用いHfとOのモル比率(O/Hf比)が0.30から1.90の範囲を満たすように前記反応性ガスと前記不活性ガスの混合比を設定する第1のマグネトロンスパッタ工程を有し、前記第2の金属酸化物層を形成することは、酸素を含む反応性ガスと不活性ガスの混合雰囲気下において、金属ターゲットとしてアルミニウムを用いAlとOのモル比率(O/Al比)が1.0から2.2の範囲を満たすように前記反応性ガスと前記不活性ガスの混合比を設定する第2のマグネトロンスパッタ工程を有すること特徴とする。
本発明によれば、高い抵抗変化比を有する抵抗変化型不揮発性半導体素子を実現することができる。
本発明の実施形態に係る素子構造の断面を示す図である。 本発明の実施形態に係る窒化チタン膜の形成工程に用いられる処理装置の概略を示す図である。 本発明の実施形態に係る積層型抵抗変化層のHfとOの組成による抵抗変化型不揮発性記憶素子の電流電圧特性を示す図である。 本発明の実施形態に係る積層型抵抗変化層のAlとOの組成による抵抗変化型不揮発性記憶素子の電流電圧特性を示す図である。 本発明の実施形態に係る積層型抵抗変化層のAlとOの組成による抵抗変化型不揮発性記憶素子の電流電圧特性を示す図である。 本発明の実施形態に係る積層型抵抗変化層のAlとOの組成による抵抗変化型不揮発性記憶素子の電流電圧特性を示す図である。 本発明の実施形態に係る積層型抵抗変化層のAlとOの組成による抵抗変化型不揮発性記憶素子の電流電圧特性を示す図である。 本発明の実施形態に係る積層型抵抗変化層と従来の単層型抵抗変化層の抵抗変化型不揮発性記憶素子の電流電圧特性を示す図である。 本発明の実施形態に係る抵抗変化層のHfOx層と下部TiN電極界面にAlOx層を挿入した素子とHfOx層と上部TiN電極および下部TiN電極界面にAlOx層を挿入した素子の電流-電圧特性を示す図である。 本発明の実施形態に係る抵抗変化型不揮発性記憶素子の抵抗変化比とAlOx膜厚の関係を示す図である。 本発明の実施形態に係る窒化チタン膜の膜組成(N/Ti比:図中の●に対応)および膜組成(O/Ti比:図中の□に対応)と膜密度の関係を示す図である。 本発明の実施形態に係る窒化チタン膜のXRD回折スペクトルにおけるピーク強度比と膜組成の関係を示す図である。 本発明の実施形態に係る窒化チタン膜のXRD回折スペクトルにおけるピーク強度比と膜組成の関係を示す図である。 本発明の実施形態に係る窒化チタン膜のSEMによる観測像を示す図である。 本発明の実施形態に係る素子の製造装置の平面図を示す図である。 本発明の実施形態に係る素子の可変抵抗素子のプロセスフローを示す図である。 本発明の実施形態に係る素子の断面構造を示す図である。 本発明の実施形態に係る素子の電流-電圧特性を示す図である。 従来の抵抗変化型の不揮発性記憶素子の断面構造を示す概略図である。
以下、本発明の実施形態を図面に基づき詳細に説明する。
本発明は、HfとOを含有する第1の金属酸化膜とAlとOを含有する第2の金属酸化物層との積層構造を有する可変抵抗層と、第1および第2の電極としてTiとNを含有する金属窒化物層を含む電極を有する抵抗変化型不揮発性半導体素子(抵抗変化型の不揮発性記憶素子等)に指向する。本発明者らは、これら抵抗変化型不揮発性半導体素子において、抵抗変化に適した金属酸化膜構造を鋭意検討した結果、HfとOを含有する第1の金属酸化物層のHfとOのモル比率(O/Hf比)を0.30から1.90で表される組成範囲に設定し、かつAlとOを含有する第2の金属酸化物層のAlとOのモル比率(O/Al比)を1.0から2.2で表される組成範囲に設定することにより、高い抵抗変化比を有する抵抗変化型の不揮発性半導体素子(不揮発性記憶素子)を実現できることを発見した。
また、本発明者らは、第1の電極と第2の電極との間に少なくとも2つの異なる抵抗状態に抵抗値が変化する可変抵抗層が挟持されてなる不揮発性記憶素子の製造方法において、真空容器内で、酸素を含む反応性ガスと不活性ガスとの混合雰囲気下で、金属ターゲットとしてハフニウムを用い、HfとOのモル比率(O/Hf比)が0.30から1.90の範囲を満たすように反応性ガスと不活性ガスの混合比を設定し、第1のマグネトロンスパッタ工程を行うことにより、HfとOを含有する第1の金属酸化物層を形成し、真空容器内で、酸素を含む反応性ガスと不活性ガスの混合雰囲気下で、金属ターゲットとしてアルミニウムを用いAlとOのモル比率(O/Al比)が1.0から2.2の範囲を満たすように反応性ガスと不活性ガスの混合比を設定し、第2のマグネトロンスパッタ工程を行うことにより、AlとOを含有する第2の金属酸化物層を形成することにより、可変抵抗層を形成することで、高い抵抗変化比を有する抵抗変化型の不揮発性半導体素子(不揮発性記憶素子)を実現できることを発見した。
本発明の一実施形態における抵抗変化型不揮発性記憶素子に適した可変抵抗層ならびに窒化チタン電極層の形態について、図1の抵抗変化型不揮発性記憶素子を例に取り説明する。図1に示すように、表面にシリコン酸化膜を有する下地基板(例えば、熱酸化膜が形成されたSi基板)1上に第1の電極である窒化チタン膜2と、窒化チタン膜2上にHfとOを含有する第1の金属酸化膜(HfOx)3とAlとOを含有する第2の金属酸化膜(AlOx)4との積層体である可変抵抗層5と、可変抵抗層5上に第2の電極である窒化チタン膜6が形成されている。
図2に、本発明の一実施形態における第1の電極を構成する窒化チタン膜および積層構造を有する可変抵抗膜(可変抵抗層5)の形成工程に用いられる処理装置の概略を示す。
成膜処理室100はヒータ101によって所定の温度に加熱できるように構成されている。被処理基板102を、基板支持台103に組み込まれた、サセプタ104を介して、ヒータ105によって所定の温度に加熱できる。基板支持台103は、膜厚の均一性の観点から所定の回転数で回転できることが好ましい。成膜処理室内には、ターゲット106が被処理基板102を望む位置に設置されている。ターゲット106は、Cu等の金属から出来ているバックプレート107を介してターゲットホルダー108に設置されている。なお、ターゲット106とバックプレート107を組み合わせたターゲット組立体の外形を一つの部品としてターゲット材料で作成し、これをターゲットとして取り付けても構わない。つまり、ターゲットがターゲットホルダーに設置された構成でも構わない。Cu等の金属製のターゲットホルダー108には、スパッタ放電用電力を印加する直流電源110が接続されており、絶縁体109により接地電位の成膜処理室100の壁から絶縁されている。スパッタ面から見たターゲット106の背後には、マグネトロンスパッタリングを実現するためのマグネット111が配設されている。マグネット111は、マグネットホルダー112に保持され、図示しないマグネットホルダー回転機構により回転可能である。ターゲットのエロージョンを均一にするため、放電中には、このマグネット111は回転している。ターゲット106は、基板102に対して斜め上方のオフセット位置に設置されている。すなわち、ターゲット106のスパッタ面の中心点は、基板102の中心点の法線に対して所定の寸法ずれた位置にある。ターゲット106と被処理基板102との間には、遮蔽板116が配置され、電力が供給されたターゲット106から放出されるスパッタ粒子による処理基板102上への成膜を制御している。
HfとOを含有する第1の金属酸化膜の形成には、ターゲット106にHfの金属ターゲットを用いれば良い。HfとOを含有する第1の金属酸化膜の堆積は、金属ターゲット106に、それぞれ直流電源110より、ターゲットホルダー108およびバックプレート107を介して電力を供給することにより実施される。この際、不活性ガスが、不活性ガス源201から、バルブ202、マスフローコントローラ203、バルブ204を介してターゲット付近から処理室100に導入される。また、酸素を含む反応性ガスは、酸素ガス源205から、バルブ206、マスフローコントローラ207、バルブ208を介して処理室100内の基板付近に導入される。導入された不活性ガスおよび反応性ガスは、コンダクタンスバルブ117を介して、排気ポンプ118によって排気される。
本発明の一実施形態におけるHfとOを含有する第1の金属酸化膜の堆積に対しては、スパッタリングガスとしてアルゴン、反応性ガスとして酸素を用いる。基板温度は、27〜600℃、ターゲットパワーは50W〜1000W、スパッタガス圧は0.2Pa〜1.0Pa、Ar流量は0sccm〜100sccm、酸素ガス流量は0sccm〜100sccm、の範囲で適宜決定することができる。ここでは、基板温度30℃、Hfのターゲットパワー600W(100kHz, 1us)、スパッタガス圧0.24Paとしアルゴンガス流量を20sccm、酸素ガス流量を0sccm〜30sccmの範囲で変化させて堆積する。金属酸化膜中のHf元素とO元素のモル比率はスパッタリング時に導入するアルゴンと酸素の混合比率により調整する。なお、sccm=一分間当たり供給されるガス流量0℃1気圧で表したcm数=1.69×10−3Pa・m/s(0℃において)である。また、酸素ガス供給量を30sccm以下としたのは、ハフニウム金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となるようにするためである。「スパッタ率」とは、スパッタターゲットを衝撃する衝撃イオン1個当たり放出するスパッタ原子数の割合をいう。
AlとOを含有する第2の金属酸化膜の形成には、ターゲット106にAlの金属ターゲットを用いれば良い。AlとOを含有する第2の金属酸化膜の堆積は、金属ターゲット106に、それぞれ直流電源110より、ターゲットホルダー108およびバックプレート107を介して電力を供給することにより実施される。この際、不活性ガスが、不活性ガス源201から、バルブ202、マスフローコントローラ203、バルブ204を介してターゲット付近から処理室100に導入される。また、酸素を含む反応性ガスは、酸素ガス源205から、バルブ206、マスフローコントローラ207、バルブ208を介して処理室100内の基板付近に導入される。導入された不活性ガスおよび反応性ガスは、コンダクタンスバルブ117を介して、排気ポンプ118によって排気される。
本発明の一実施形態におけるAlとOを含有する第2の金属酸化膜の堆積に対しては、スパッタリングガスとしてアルゴン、反応性ガスとして酸素を用いる。基板温度は、27〜600℃、ターゲットパワーは50W〜1000W、スパッタガス圧は0.2Pa〜1.0Pa、Ar流量は0sccm〜100sccm、酸素ガス流量は0sccm〜100sccm、の範囲で適宜決定することができる。ここでは、基板温度30℃、Alのターゲットパワー200W(100kHz, 1us)、スパッタガス圧0.24Paとしアルゴンガス流量を20sccm、酸素ガス流量を0sccm〜40sccmの範囲で変化させて堆積する。金属酸化膜中のAl元素とO元素のモル比率はスパッタリング時に導入するアルゴンと酸素の混合比率により調整する。尚、明細書中における「モル比率」とは、物質量の基本単位であるモル数の比率をいう。モル比率は、例えば、X線光電子分光法により物質内にある固有の電子の結合エネルギー、電子のエネルギー準位と量から測定することができる。なお、酸素ガス供給量を40sccm以下としたのは、アルミニウム金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となるようにするためである。
窒化チタン膜からなる第1電極及び第2の電極の形成には、ターゲット106にTiの金属ターゲットを用いれば良い。金属ターゲット106に、それぞれ直流電源110より、ターゲットホルダー108およびバックプレート107を介して電力を供給することにより実施される。この際、不活性ガスが、不活性ガス源201から、バルブ202、マスフローコントローラ203、バルブ204を介してターゲット付近から処理室100に導入される。また、窒素を含む反応性ガスは、窒素ガス源205から、バルブ206、マスフローコントローラ207、バルブ208を介して処理室100内の基板付近に導入される。導入された不活性ガスおよび反応性ガスは、コンダクタンスバルブ117を介して、排気ポンプ118によって排気される。
本発明の一実施形態における窒化チタン膜の堆積は、スパッタリングガスとしてアルゴン、反応性ガスとして窒素を用いる。基板温度は、27℃〜600℃、ターゲットパワーは50W〜1000W、スパッタガス圧は0.2Pa〜1.0Pa、Ar流量は0sccm〜100sccm、窒素ガス流量は0sccm〜100sccm、の範囲で適宜決定することができる。ここでは、基板温度30℃、Tiのターゲットパワー1000W、アルゴンガス流量を0sccm、窒素ガス流量を50sccmで堆積する。窒化チタン膜中のTi元素とN元素のモル比率はスパッタリング時に導入するアルゴンと窒素の混合比率により調整する。
次に、図1に示した抵抗変化型不揮発性記憶素子の形成方法について説明する。
はじめに、図2に示した成膜装置を用い、熱酸化膜付きSi基板1上に窒化チタン膜からなる第1の電極2を形成する。
次に、図2に示した成膜装置と同様の成膜装置にて、第1の電極2上に、可変抵抗層5に含まれる、HfとOを含有する第1の金属酸化膜3を形成する。
次に、図2に示した成膜装置と同様の成膜装置にて、第1の金属酸化膜3上に、可変抵抗層5に含まれる、AlとOを含有する第2の金属酸化膜4を形成する。これにより、第1の金属酸化膜3と第2の金属酸化膜との積層体である可変抵抗層5が形成されることになる。
次に、図2に示した成膜装置と同様の成膜装置にて、第2の金属酸化膜4上(すなわち、可変抵抗層5上)に、第2の電極6として窒化チタン膜を第1の電極2の形成工程と同様の方法により堆積する。
次に、リソグラフィー技術とRIE(Reactive Ion Etching)技術とを用いてTiN膜を所望の大きさに加工し素子を形成する。
堆積したHfとOを含有する第1の金属酸化膜3およびAlとOを含有する第2の金属酸化膜4の組成は、X線光電子分光(XPS:X−ray Photoelectron Spectroscopy)法により分析した。また、作製した素子の抵抗変化特性をI−V測定により評価した。
<O/Hfの組成と抵抗変化特性>
図3は電圧0.2VにおいてのHfOx抵抗変化層からなる素子の抵抗変化比とO/Hf比(O/Hf=0.16〜O/Hf=2.0)の関係を示す図であり、特にO/Hf比が0.30から1.90に増加するにつれてセット状態(高抵抗状態から低抵抗状態に抵抗が変化)/リセット状態(低抵抗状態から高抵抗状態に抵抗が変化)時の抵抗変化比が1桁から6桁まで増加している様子が分かる。一方、O/Hf比が0.30未満、1.90以上ではswitching動作が確認されなかった。
<O/Alの組成と抵抗変化特性>
図4A〜4Dは積層型抵抗変化層におけるAlOx層の各O/Al比(O/Al=0〜O/Al=2.2)において、抵抗変化型不揮発性記憶素子の電流-電圧特性を示す(O/Hf比は0.30に固定している)。抵抗変化層のO/Al比が1.0以上から抵抗変化型不揮発性記憶素子においてバイポーラ型のswitching動作が得られることを確認した。つまり、抵抗変化型不揮発性記憶素子に負の電圧を印加すると高抵抗状態から低抵抗状態(セット)に、正の電圧を印加すると低抵抗状態から高抵抗状態(リセット)に抵抗が変化することが示される(以下、セット動作のために印加した負の電圧を“セット電圧”、リセット動作のために印加した正の電圧を"リセット電圧"と言う)。図4A〜4Dより、O/Al比が0(メタルAl)ではswitching動作が確認されないのに対して、O/Al比が1.0以上のAlOx層を有する素子において、switching動作が得られ、更にO/Al比が1.5以上のAlOx層を有する素子においては、4桁以上の抵抗変化比が実現できることがわかる。
なお、本明細書において、「抵抗変化比」とは、ある電圧値における抵抗の変化の比率をいう。例えば、O/Al比が1.5以上のAlOx層を有する素子においては、印加電圧Vが約2Vの場合、電流Iは1×10−3から1×10−7の範囲で変化している。従って、V=I×Rより、抵抗Rは10から1×10の範囲で、4桁の抵抗変化比が実現できる。
図5は、抵抗変化層がO/Hf比が0.30の組成を有するHfO単層膜からなる素子(図5の□)と、O/Al比が2.2の組成を有する第2の金属酸化膜とO/Hf比が0.30の組成を有する第1の金属酸化膜とのAlO/HfO積層膜からなる素子(図5の■)の電流-電圧特性を示す。
印加電圧Vが0.2Vにおいての抵抗変化比はHfO単層構造の場合、電流Iは1×10−3から1×10−4の範囲で約10変化している。従って、V=I×Rより、抵抗Rは10から1×10の範囲で、1桁の抵抗変化比しか実現できない。これに対して、印加電圧Vが0.2Vにおいての抵抗変化比は、AlO/HfO積層構造の場合、電流は1×10−3から1×10−8の範囲で約10変化している。従って、V=I×Rより、抵抗Rは10から1×10の範囲で、5桁の抵抗変化比を実現できる。本発明の一実施形態のように、抵抗変化層を、HfとOとを含有する第1の金属酸化物層とAlとOとを含有する第2の金属酸化物層との積層構造とすることにより、HfO単層構造の場合と比較して、抵抗変化比が4桁程度向上することが判明した。
HfO単層構造を有する抵抗変化層において、AlO/HfO積層構造の場合と同程度の高い抵抗変化比を得るためにはO/Hf比を増加させる方法がある。しかし、その方法ではAlO/HfO積層構造と同一な抵抗変化比が得られるものの、フォーミング電圧(初期に酸化膜中に伝導パスを生成させるために印加する電圧)が高くなることと、セット電圧とリセット電圧が高くなることとを確認している。従って、可変抵抗層として本発明の一実施形態におけるAlOxとHfOxの積層膜を用いることでフォーミング電圧の大幅な増加を招くことなく、抵抗変化比の向上を実現できることが示された。
なお、抵抗変化型不揮発性記憶素子に正負のパルスを交互に連続して印加し、抵抗変化現象の書き換え耐性(エンデュランス特性)の評価においても印加回数が数回で絶縁破壊を起こし動作しなくなる現象を示した。
また、ここではHfOx層と上部TiN電極界面にAlOx層を挿入した素子について述べたが、HfOx層と下部TiN電極界面にAlOx層を挿入した素子ならびにHfOx層と上部TiN電極および下部TiN電極界面にAlOx層を挿入した素子においても同様の効果が得られることを確認した。すなわち、HfOx層と上部TiN電極界面、およびHfOx層と下部TiN電極界面の少なくとも一方にAlOx層を挿入することにより、フォーミング電圧の増加を低減しつつ、抵抗変化比を高くすることができる。
図6はHfOx層と下部TiN電極界面にAlOx層を挿入した素子とHfOx層と上部TiN電極および下部TiN電極界面にAlOx層を挿入した素子の電流-電圧特性を示す。なお、図6において、□は抵抗変化層がO/Hf比が0.30の組成を有するHfO単層膜からなる素子を示し、■はO/Al比が2.2の組成を有する第2の金属酸化膜とO/Hf比が0.30の組成を有する第1の金属酸化膜とのAlO/HfO積層膜からなる素子の電流-電圧特性を示す。図5と同様、印加電圧0.2Vにおいての抵抗変化比は、抵抗変化層を積層構造することにより、HfO単層構造の場合と比較して、抵抗変化比が4桁程度向上することが判明した。
<AlO層の膜厚と抵抗変化特性>
図7は電圧0.2Vにおいての素子の抵抗変化比と第2の金属酸化膜としてのAlO膜厚の関係を示す図であり、そのときの第1の金属酸化膜としてのHfO膜厚は20nmで固定した。AlO膜厚1nm以上からセット/リセット時の抵抗変化比は、AlO膜厚1nmの場合、1×10であり、AlO膜厚5nmの場合、1×10であること示している。これにより、セット/リセット時の抵抗変化比が4桁から6桁まで増加している様子が分かる。
以上の結果より、本発明の一実施形態におけるHfとOを含有する第1の金属酸化膜とAlとOを含有する第2の金属酸化物の積層膜からなる抵抗変化層(可変抵抗層)を用いることにより、フォーミング電圧を大幅に増加させなくても、抵抗変化比を大きくすることができる。また、上記抵抗変化層を有する素子において、抵抗変化動作を得るための第2の金属酸化膜のAlとOのモル比率は1.0〜2.2であることが好ましく、4桁以上の抵抗変化比を実現するには1.5〜2.2であることがより好ましい。膜厚は1nm以上であることが好ましい。また、第1の金属酸化膜のHfとOのモル比率は0.30〜1.90であることが好ましい。
また、上記説明では、可変抵抗層のHfとO、AlとOのモル比率はスパッタリング時に導入するアルゴンと酸素の混合比率により調整したことについて述べたが、これに限定されるものではなく、例えば、可変抵抗層としてHfの金属膜とAlの金属膜を連続に形成した後に酸素雰囲気中の熱処理によりHfとO、AlとOのモル比率を調整する方法を用いても良い。また、酸素雰囲気中の熱処理温度は、電極層の酸化抑制の観点から、熱処理温度は300℃〜600℃の範囲であることが望ましい。
<窒化チタン膜の組成・結晶性と抵抗変化特性>
次に、本発明の一実施形態に係るHfとOを含有する第1の金属酸化物とAlとOを含有する第2の金属酸化物とを積層させた積層型抵抗変化層を挟持する電極として最適な窒化チタン膜を用いた場合において、抵抗変化動作を得るための窒化チタン膜の構造(組成・結晶性)について説明する。
図8に本発明の一実施形態における窒化チタン膜の膜組成(N/Ti比:図中の●に対応)および膜組成(O/Ti比:図中の□に対応)と膜密度の関係を示す。本実施形態において作製した抵抗変化型不揮発性記憶素子のスイッチング特性を評価した結果、図中に示される膜密度が4.7g/cc以上であり、かつ膜組成N/Ti比が1.15以上の領域において抵抗変化によるスイッチング動作が得られることを確認した。一方、膜密度が4.7g/ccより小さく、かつ膜組成O/Ti比が1.15より小さい領域では、抵抗変化によるスイッチング動作が得られなかった。これは、図中に示される膜組成O/Ti比が膜密度4.7g/ccより小さく、かつ膜組成N/Ti比が膜密度4.7g/ccより小さい領域では、膜組成O/Ti比が増加することに起因していると考えられる。即ち、膜組成O/Ti比が増加し、可変抵抗変化層中の酸素がある程度窒化チタン膜中に移動すると、電圧印加による抵抗変化が生じなくなることを示唆している。
次に、図8中に示される条件A(アルゴンガス流量10sccm、窒素ガス流量10sccm)、条件B(アルゴンガス流量0SCCM、窒素ガス流量50SCCM)および条件C(アルゴンガス流量13.5sccm、窒素ガス流量6sccm)にて堆積した窒化チタン膜のXRD(X−ray Diffraction)スペクトルを図9に示す。図9中の横軸の2θは、X線を試料水平方向に対してθの角度で入射させ、 試料から反射して出てくるX線のうち、 入射X線に対して2θの角度のX線を検出した場合の角度であり、縦軸のintensityは、回折された試料のX線の強度(任意値)を示す。図9中のC(111)、C(200)およびC(220)はそれぞれ窒化チタン膜の結晶面、(111)面、(200)面、(220)面を表している。図に示されるように、本発明の一実施形態における抵抗変化動作が得られる窒化チタン膜は、(200)面の結晶配向性が高い結晶構造を有している。
図10に、本発明における窒化チタン膜の膜組成(N/Ti比)と図9に示されるXRDスペクトルにおける(111)面と(200)面のピーク強度比比C(200)/C(111)の関係を示す。図10に示されるように、本発明における抵抗変化動作が得られる膜組成N/Ti比が1.15以上の窒化チタン膜は、ピーク強度比が1.2以上を有している。ここで、ピーク強度比が高い窒化チタン膜のモフォロジーをSEMによる断面および表面観測により評価した。図11に、条件Aにより堆積した窒化チタン膜のSEM(scanning electron microscope)による観測像を示す。図に示されるように、本発明における窒化チタン膜は、20nm以下のグレインサイズの柱状構造を有し、表面平坦性に優れていることが確認できる。このグレインサイズが小さく、かつ表面平坦性に優れていることにより、結晶粒界に起因したリーク電流が抑制され、抵抗変化型不揮発性記憶素子に必要な高い抵抗変化比が得られると考えられる。また、グレインサイズが小さく緻密な結晶構造を有していることが、膜密度の向上につながっていると考えられる。
以上の結果より、本発明の一実施形態におけるHfとOを含有する第1の金属酸化物とAlとOを含有する第2の金属酸化物との積層体である積層型抵抗変化層からなる可変抵抗層を有する素子に適した窒化チタン膜は、TiとNのモル比率は1.15以上であることが好ましく、更に膜密度は4.7g/cc以上が好ましい。また、金属窒化物層の結晶配向性を表すXRDスペクトルにおけるC[220]/C[111]のピーク強度比Xは、1.2以上であることが好ましい。ここで、本発明において、「結晶配向性」とは、TiとNを含有する金属窒化物層のX線回折スペクトルにおける(200)ピーク強度と(111)ピーク強度の比(C(200)/C(111))をいう。
また、本発明の一実施形態における窒化チタン膜の堆積工程は、可変抵抗層へのプラズマダメージによる素子特性の悪化を抑制し、かつ組成および結晶配向成を制御するため、図2に示されるような、ターゲットが基板に対して斜め上方のオフセット位置に設置された真空容器内において、窒素を含む反応性ガスと不活性ガスの混合雰囲気下においてTiターゲットをマグネトロンスパッタする工程である。該工程において、金属窒化物層のTiとNのモル比率が1.15以上であり、かつ結晶配向性X1が1.2<Xの範囲を満たすように窒素ガスと不活性ガスの混合比率を設定することが好ましい。
<抵抗変化型不揮発性記憶素子の製造装置>
上述の説明より、本発明の一実施形態におけるHfとOを含有する第1の金属酸化物とAlとOを含有する第2の金属酸化物の積層型抵抗変化層を有する素子において抵抗化動作を得るには、HfとOの組成、AlとOの組成を制御する必要がある。また、抵抗変化層と抵抗変化層を挟持する電極(第1の電極と第2の電極)との界面の酸化を抑制することが望ましい。従って、本発明の一実施形態における抵抗変化型不揮発性記憶素子を作製するには、被処理基板上に第1の電極を形成した後、被処理基板を大気暴露させることなく可変抵抗層を形成し、その後、被処理基板を大気に暴露させることなく、第2の電極を形成することが望ましい。
尚、第1の電極、可変抵抗層および第2の電極の形成は、同一処理装置内で処理しても良いが、電極層を構成する金属元素と可変抵抗層を構成する元素の相互汚染を防止ないしは低減するため、被処理基板の大気暴露を阻止する搬送装置に接続された電極形成用の処理装置と可変抵抗層形成用の処理装置とを備える製造装置を用いて処理することが望ましい。また、可変抵抗層の形成工程として、HfとAlの金属膜を連続に堆積した後に酸素雰囲気中の熱処理を行う場合、被処理基板の大気暴露を阻止する搬送装置に接続された電極形成用の処理装置と金属膜を堆積する処理装置と酸素雰囲気中で熱処理を行う処理装置とを備える製造装置を用いて処理することが望ましい。また、被処理基板として表面に金属膜やシリコン等が形成された薄膜ダイオード層が露出している場合には、コンタクト抵抗を低減することを目的として金属膜やシリコン表面の酸化膜を除去する処理が必要となる。その場合、上述した製造装置に前処理装置を接続しても良い。
図12は本発明の一実施形態を実施するために用いる最良形態の抵抗変化型不揮発性記憶素子の製造装置300を示す。製造装置300は、下記第1〜第6の工程を、被処理基板を大気に暴露することなく実施可能な装置である。第1の工程は、ロードロックチャンバ307から搬送チャンバ306に搬入される基板11を前処理/Pre−etchチャンバ301に搬送させて前処理を実施する工程であり、第2の工程は、前処理が終了すると基板11を前処理/Pre−etchチャンバ301から第1の電極(下部電極)形成チャンバ302に搬送させて、成膜条件に基づく窒化チタン膜12を形成させる工程である。第3の工程は、下地の成膜処理が終了すると、第1の電極(下部電極)形成チャンバ302の基板11を可変抵抗層形成チャンバ303に搬送させて、第1可変抵抗層13を形成する工程であり、第4の工程は、第1可変抵抗層13の成膜処理が終了すると、第1可変抵抗層形成チャンバ303の基板11を第2可変抵抗層形成チャンバ304に搬送させて、第2可変抵抗層14を形成する工程である。第5の工程は、第2可変抵抗層14の成膜処理が終了すると、第2可変抵抗層形成チャンバ304の基板11を第2の電極(上部電極)形成チャンバ305に搬送させて、成膜条件に基づく窒化チタン膜15を形成させる工程であり、第6の工程は、可変抵抗素子が形成されると、第2の電極(上部電極)形成チャンバ305の基板11をロードロックチャンバ307に搬送させて、基板11を搬出させる工程である。
図13は、図12に示す製造装置300を用いて本発明の一実施形態に係る可変抵抗素子を作製するプロセスフローを示した図である。ステップ701は、前処理ステップであり、Degasを実施しても良いし、表面酸化膜を除去する工程でもよい。前処理後は基板上に第1の電極として窒化チタン膜を形成する(ステップ702)。その後、基板を大気暴露させることなく可変抵抗層(抵抗変化層HfOx)を形成し(ステップ703)、さらに可変抵抗層(抵抗変化層AlOx)を形成して(ステップ704)、次に第1の電極と同じ方法で第2の電極の窒化チタン膜を形成する(ステップ705)。
(実施例1)
図14は、実施例1に関わる素子構造の断面の概略である。被処理基板として表面に膜厚100nmのシリコン酸化膜を有するシリコン基板11に、図12に示す製造装置300を用いて電極層と可変抵抗層の形成を行った。
製造装置300が備える下部電極処理チャンバ302において、Ti金属ターゲットを用いてアルゴンガス流量0sccmと窒素ガス流量50sccmにてTiとNのモル比率が1.15以上であり、かつ結晶配向性X1が1.2<Xの範囲を有する窒化チタン膜12を10nm堆積した。
次に、製造装置300が備える可変抵抗層形成チャンバ303において、Hf金属ターゲットを用いてアルゴンガス流量20sccmと酸素ガス流量10sccmにてOとHfのモル比率が1.30〜1.90である可変抵抗層HfOx13を20nm堆積した。
次に、可変抵抗層HfOx13の上に製造装置300が備える可変抵抗層形成チャンバ304を用いてAl金属ターゲットを用いてアルゴンガス流量20sccmと酸素ガス流量40sccmにてOとAlのモル比率が1.0〜2.2である可変抵抗層AlOx14を2.5nm堆積した。
次に、可変抵抗層AlOx14の上に製造装置300が備える上部電極処理チャンバ305を用いて窒化チタン膜12と同様の方法で窒化チタン膜15を堆積した。
次に、リソグラフィー技術とRIE(Reactive Ion Etching)技術を用いてTiN膜を所望の大きさに加工し素子を形成した。
堆積したHfOx膜とAlOxの組成は、X線光電子分光(XPS:X−ray Photoelectron Spectroscopy)法により分析した。また、作製した素子の抵抗変化動作は、電流-電圧測定により評価した。
図15に、作製した抵抗変化型不揮発性記憶素子の電流-電圧特性を示す。電流-電圧特性は、素子の窒化チタン膜12を接地し、窒化チタン膜15に0V→−2.7Vの電圧を印加して酸化膜中に伝導パスを生成するフォーミング動作を実施した。その後、それぞれ、0V→3.0V、3.0V→0V、0V→−2.7V、−2.7V→0Vの電圧を印加して測定した。図に示されるように、窒化チタン膜15に0V→−2.7Vの範囲で電圧を印加するとV=−2.1Vにおいて、高抵抗状態から低抵抗状態の変化(セット動作)による電流値の増加が確認できる。次に、窒化チタン膜15に0V→3.0Vの範囲で電圧を印加するとV=2.6Vにおいて低抵抗状態から高抵抗状態の変化(リセット動作)による電流値の減少が確認できる。このように、本発明の一実施形態に係るHfOx膜13とAlOx14膜の積層構造を有する抵抗変化型不揮発性記憶素子において、低抵抗状態と高抵抗状態におけるOn/0ff抵抗変化比が10以上の値を有する抵抗変化型不揮発性記憶素子が形成できることが示される。
また、上記実施例では、可変抵抗層の形成方法としてHf金属ターゲットを酸素を含む反応性ガスと不活性ガスの混合ガスを用いた反応性スパッタ法と、Al金属ターゲットを酸素を含む反応性ガスと不活性ガスの混合ガスを用いた反応性スパッタとで成膜した場合を述べた。しかしながら、可変抵抗層の形成工程としてチャンバ303においてHf金属膜を堆積し、次にチャンバ304においてAl金属膜を堆積した後、酸素雰囲気中で300℃〜600℃のアニール処理を実施する方法を用いても上記実施例と同様の効果が得られることを確認した。
また、上記実施例では、被処理基板として表面に膜厚100nmのシリコン酸化膜を有するシリコン基板を用いた場合を述べた。しかしながら、被処理基板として基板表面の一部にWが露出した基板を用い、製造装置300において、前処理チャンバ301においてWの表面酸化物を除去した後、電極層および可変抵抗層を形成しても上記実施例と同様の効果が得られることを確認した。

Claims (8)

  1. 第1の電極と、
    第2の電極と、
    前記第1の電極と前記第2の電極との間に挟持され、少なくとも2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを備え、
    前記可変抵抗層が、HfとOを含有する第1の金属酸化物層と、該第1の金属酸化物層と前記第1の電極および前記第2の電極の少なくとも一方との間に設けられ、AlとOを含有する第2の金属酸化物層を有する積層構造を持っており、
    前記第1の金属酸化物層のHfとOのモル比率(O/Hf比)が0.30から1.90で表される組成範囲を有しており、かつ前記第2の金属酸化物層のAlとOのモル比率(O/Al)が1.0から2.2で表される組成範囲を有しており、
    前記第1の電極および前記第2の電極は窒化チタン膜であり、
    前記第1および第2の電極の窒化チタン膜の膜組成(N/Ti比)はそれぞれ1.15以上であり、
    前記第1および第2の電極の窒化チタン膜の膜密度はそれぞれ4.7g/cc以上であることを特徴とする不揮発性記憶素子。
  2. 前記第2の金属酸化物層のAlとOのモル比率(O/Al)は1.5から2.2で表される組成範囲を有していることを特徴とする請求項1に記載の不揮発性記憶素子。
  3. 前記第2の金属酸化物層の膜厚が少なくとも1nm以上であることを特徴とする請求項1に記載の不揮発性記憶素子。
  4. 前記不揮発性記憶素子が抵抗変化型のメモリであることを特徴とする請求項1に記載の不揮発性記憶素子。
  5. 第1の電極と、
    第2の電極と、
    前記第1の電極と前記第2の電極との間に挟持され、少なくとも2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを備える不揮発性記憶素子の製造方法であって、
    前記可変抵抗層は、HfとOを含有する第1の金属酸化物層と、該第1の金属酸化物層と前記第1の電極および前記第2の電極の少なくとも一方との間に設けられ、AlとOを含有する第2の金属酸化物層を有する積層構造を持ち、
    前記可変抵抗層を形成する工程が、
    前記第1の金属酸化物層を形成することと、
    前記第2の金属酸化物層を形成することと、を有し、
    前記第1の金属酸化物層を形成することは、
    酸素を含む反応性ガスと不活性ガスの混合雰囲気下において、金属ターゲットとしてハフニウムを用いHfとOのモル比率(O/Hf比)が0.30から1.90の範囲を満たすように前記反応性ガスと前記不活性ガスの混合比を設定する第1のマグネトロンスパッタ工程を有し、
    前記第2の金属酸化物層を形成することは、
    酸素を含む反応性ガスと不活性ガスの混合雰囲気下において、金属ターゲットとしてアルミニウムを用いAlとOのモル比率(O/Al比)が1.0から2.2の範囲を満たすように前記反応性ガスと前記不活性ガスの混合比を設定する第2のマグネトロンスパッタ工程を有し、
    前記第1の電極および前記第2の電極は窒化チタン膜であり、
    前記第1の電極を形成する工程および前記第2の電極を形成する工程の各々は、窒素ガスを含む反応性ガスと不活性ガスの混合雰囲気下においてTiターゲットをマグネトロンスパッタする工程であり、
    前記第1の電極を形成する工程および前記第2の電極を形成する工程の各々では、前記窒化チタン膜のTiとNのモル比率が1.15以上であり、かつ前記窒化チタン膜のX線回折スペクトルにおける(200)ピーク強度と(111)ピーク強度との比(C(200)/C(111))である結晶配向性Xが1.2<Xの範囲を満たすように前記窒素ガスと前記不活性ガスの混合比率が設定されていること特徴とする不揮発性記憶素子の製造方法。
  6. 前記第1の金属酸化物層を形成することにおいて、該第1の金属酸化物層を形成することが実行される真空容器内に供給する酸素を含む反応性ガスの供給量をハフニウム金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給量以下に設定し、
    前記第2の金属酸化物層を形成することにおいて、該第2の金属酸化物層を形成することが実行される真空容器内に供給する酸素を含む反応性ガスの供給量をアルミニウム金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給量以下に設定することを特徴とする請求項6に記載の不揮発性記憶素子の製造方法。
  7. 前記可変抵抗層を形成する工程の前に、前記第1の電極を形成する工程と、
    前記可変抵抗層を形成する工程の後に、前記第2の工程を形成する工程とをさらに備え、
    前記第1の電極を形成する工程と、前記可変抵抗層を形成する工程と、前記第2の電極を形成する工程とを、被処理基板を大気暴露させることなく実施することを特徴とする請求項6に記載の不揮発性記憶素子の製造方法。
  8. 前記2つの異なる抵抗状態が、低抵抗から高抵抗に変化するリセット状態と高抵抗から低抵抗に変化するセット状態であることを特徴とする請求項6に記載の不揮発性記憶素子の製造方法。
JP2012546690A 2010-12-01 2011-11-28 不揮発性記憶素子およびその製造方法 Active JP5390715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012546690A JP5390715B2 (ja) 2010-12-01 2011-11-28 不揮発性記憶素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010268517 2010-12-01
JP2010268517 2010-12-01
PCT/JP2011/006597 WO2012073471A1 (ja) 2010-12-01 2011-11-28 不揮発性記憶素子およびその製造方法
JP2012546690A JP5390715B2 (ja) 2010-12-01 2011-11-28 不揮発性記憶素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP5390715B2 true JP5390715B2 (ja) 2014-01-15
JPWO2012073471A1 JPWO2012073471A1 (ja) 2014-05-19

Family

ID=46171445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012546690A Active JP5390715B2 (ja) 2010-12-01 2011-11-28 不揮発性記憶素子およびその製造方法

Country Status (5)

Country Link
US (2) US20130256623A1 (ja)
JP (1) JP5390715B2 (ja)
KR (1) KR101492139B1 (ja)
TW (1) TWI485776B (ja)
WO (1) WO2012073471A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US9812639B2 (en) * 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device
JP6544555B2 (ja) 2015-01-15 2019-07-17 国立研究開発法人物質・材料研究機構 抵抗変化型素子の製造方法
TWI556245B (zh) 2015-02-16 2016-11-01 國立中山大學 電阻式記憶體
WO2017091778A1 (en) 2015-11-24 2017-06-01 Fu-Chang Hsu 3d vertical memory array cell structures and processes
JP6705231B2 (ja) * 2016-03-16 2020-06-03 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TWI605622B (zh) * 2016-04-27 2017-11-11 國立中山大學 電阻式記憶體
JP6825085B2 (ja) * 2017-04-18 2021-02-03 株式会社アルバック 抵抗変化素子の製造方法及び抵抗変化素子
CN107910441A (zh) * 2017-11-29 2018-04-13 中国地质大学(武汉) 200取向TiN电极及其在制备阻变式存储器上的应用
WO2019118931A1 (en) * 2017-12-16 2019-06-20 Hsu Fu Chang 3d vertical memory array cell structures with individual selectors and processes
KR102142563B1 (ko) * 2018-11-23 2020-08-10 한국화학연구원 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치
KR20210029870A (ko) 2019-09-06 2021-03-17 삼성전자주식회사 정보 저장 구조물을 포함하는 반도체 소자
CN113506851B (zh) * 2021-07-08 2023-07-07 南京邮电大学 一种低功耗卟啉锌忆阻器及其制备方法
CN114000114B (zh) * 2021-09-14 2022-08-30 中南大学 介电材料、有机晶体管及其制备方法
JP7445071B1 (ja) 2023-10-10 2024-03-06 神港精機株式会社 マグネトロンスパッタ法による成膜装置および成膜方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874364A (en) 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
JP3621162B2 (ja) 1995-09-25 2005-02-16 富士通株式会社 容量素子及びその製造方法、並びに半導体装置
US6271077B1 (en) 1995-03-27 2001-08-07 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
JP3115818B2 (ja) 1996-03-21 2000-12-11 株式会社日立製作所 半導体集積回路装置
US6303391B1 (en) * 1997-06-26 2001-10-16 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices
KR100682908B1 (ko) 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
US8115585B2 (en) * 2005-07-11 2012-02-14 Sharp Kabushiki Kaisha Variable resistance element
JP2007214377A (ja) 2006-02-09 2007-08-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20100038615A1 (en) 2006-11-22 2010-02-18 Takashi Nakagawa Nonvolatile storage device
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
JP4567026B2 (ja) 2007-05-24 2010-10-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
KR20090095313A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 저항성 메모리 소자의 프로그래밍 방법
JP5309615B2 (ja) * 2008-03-05 2013-10-09 富士通株式会社 抵抗変化型メモリおよびその作製方法
KR100983175B1 (ko) 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US8264865B2 (en) 2008-07-11 2012-09-11 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor device incorporating nonvolatile memory element
CN102007583B (zh) 2008-10-31 2013-02-13 佳能安内华股份有限公司 介电膜的制造方法、半导体装置的制造方法以及介电膜
JP2010165950A (ja) 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
WO2010150723A1 (ja) * 2009-06-25 2010-12-29 日本電気株式会社 抵抗変化素子及びその製造方法

Also Published As

Publication number Publication date
WO2012073471A1 (ja) 2012-06-07
US20130256623A1 (en) 2013-10-03
JPWO2012073471A1 (ja) 2014-05-19
KR101492139B1 (ko) 2015-02-10
TWI485776B (zh) 2015-05-21
US20160079530A1 (en) 2016-03-17
KR20130107336A (ko) 2013-10-01
TW201241922A (en) 2012-10-16
US9391274B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
JP5390715B2 (ja) 不揮発性記憶素子およびその製造方法
JP5390631B2 (ja) 不揮発性記憶素子およびその製造方法
KR20060083368A (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
TW201025591A (en) Method for fabricating resistive memory device
TW202012669A (zh) 摻雜過渡金屬氧化物之物理氣相沉積及其非揮發性記憶體應用的後沉積處理
US9281477B2 (en) Resistance change element and method for producing the same
JP5346144B1 (ja) 不揮発性記憶装置およびその製造方法
JP4532605B2 (ja) 相変化メモリ素子、相変化メモリセル、真空処理装置及び相変化メモリ素子の製造方法
KR102067513B1 (ko) 스퍼터링 방법으로 제조되는 저항변화층을 구비하는 저항변화 메모리 및 그의 제조 방법
JP5499220B2 (ja) 抵抗変化素子の製造方法およびその製造装置
WO2010073897A1 (ja) 抵抗変化素子
JP5669422B2 (ja) 不揮発性記憶素子およびその製造方法
Hao et al. Atomic Layer Deposition Films for Resistive Random‐Access Memories
JP4978988B2 (ja) 金属酸化物素子
US20170012197A1 (en) Variable-Resisance Element and Production Method Therefor
Liu et al. Impact of ultrathin Al2O3 interlayers on resistive switching in TiOx thin films deposited by atomic layer deposition
US11245074B2 (en) Resistance random access memory and method for fabricating the same
JP2007332397A (ja) 導電薄膜及びその製造方法
KR20160104013A (ko) 카본 전극막의 형성 방법, 카본 전극 및 상변화형 메모리 소자의 제조 방법
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
JP3738269B2 (ja) 半導体記憶装置及びその製造方法
US20150056373A1 (en) Deposition method and deposition apparatus
Seo et al. Multiferroic YCrO 3 thin films grown on glass substrate: Resistive switching characteristics
JP2021014626A (ja) カーボン電極膜の形成方法及び相変化型メモリ素子の製造方法
US20170179384A1 (en) Memory structure having material layer made from a transition metal on interlayer dielectric

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131010

R150 Certificate of patent or registration of utility model

Ref document number: 5390715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250