TWI485776B - Nonvolatile memory element and manufacturing method thereof - Google Patents

Nonvolatile memory element and manufacturing method thereof Download PDF

Info

Publication number
TWI485776B
TWI485776B TW100144215A TW100144215A TWI485776B TW I485776 B TWI485776 B TW I485776B TW 100144215 A TW100144215 A TW 100144215A TW 100144215 A TW100144215 A TW 100144215A TW I485776 B TWI485776 B TW I485776B
Authority
TW
Taiwan
Prior art keywords
electrode
metal oxide
layer
oxide layer
ratio
Prior art date
Application number
TW100144215A
Other languages
English (en)
Other versions
TW201241922A (en
Inventor
Eun-Mi Kim
Yuichi Otani
Takashi Nakagawa
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of TW201241922A publication Critical patent/TW201241922A/zh
Application granted granted Critical
Publication of TWI485776B publication Critical patent/TWI485776B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0042—Controlling partial pressure or flow rate of reactive or inert gases with feedback of measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer

Description

不揮發性記憶元件及其製造方法
本發明係有關一種不揮發性記憶元件及其製造方法，特別係關於一種電阻變化型之不揮發性記憶元件及其製造方法之技術。
使用目前主流之浮動閘極的快閃記憶體係隨記憶體單元之微細化，鄰接之單元間的浮動閘極間之容量結合造成的干涉而產生閥值電壓(Vth)變動之課題仍存在。
因此，就適於微細化之構成的記憶體而言，以電極挾住產生電阻變化之層的電阻變化型不揮發性記憶元件之開發正進行中。此電阻變化型之不揮發性記憶元件係其特徵在於使電阻層之電阻藉由電氣刺激而切換成2值以上。此元件係從元件構造上或動作上之單純，期待可微細化或低成本化之不揮發性記憶元件。
藉由被施加之電壓而電阻變化之層係可舉例如由過渡金屬所形成之群選出的元素之氧化物。就如此之氧化物而言有：鎳氧化物(NiO)、釩氧化物(V2O5)、鋅氧化物(ZnO)、鈮氧化物(Nb2O5)、鈦氧化物(TiO2)、鎢氧化物(WO3)、鈦氧化物(TiO2)、鈷氧化物(CoO)、鉭氧化物(Ta2O5)等。
電阻變化之動作原理的內容係不明，但藉由對電阻變化層施加電壓，於電阻變化層中形成被稱為電熱絲之電流 經路，藉此電熱絲與上下電極間之連接狀態元件之電阻變化之原理、或藉由在電極與電阻變化層之界面中的氧原子移動俾電阻變化層之電阻變化的原理已被報告。
使用圖16，說明電阻變化型之不揮發性記憶元件(ReRAM：Resistive Random Access Memory)的動作原理的一例。一般之ReRAM的電阻變化型不揮發性記憶元件(記憶體元件)610係在形成於層間絕緣層611上之下部電極612與上部電極614之間，具有挾住電阻變化膜(例如過渡金屬氧化物膜)613之平行平板型層合構造。符號618係與外部配線之連接用的接觸孔。若於上部電極614與下部電極612之間施加電壓，電阻變化膜613之電阻變化，可取得2個相異之電阻狀態(重設狀態、設定狀態)。
電阻變化型不揮發性記憶元件610之動作機構係首先使2個電阻狀態間形成過渡之初期動作，施加化成電壓。藉化成電壓之施加，而可形成於電阻變化膜613成為電流通路之電熱絲的狀態。其後，藉由動作電壓(設定電壓及重設電壓)之施加，改變該電熱絲之發生狀態，實行設定/重設動作亦即寫入與消去。
於專利文獻1中係已提出一種於上下電極之間層合含有鎳氧化物之非結晶質的絕緣層與含有鎳氧化物之結晶質的電阻變化層之不揮發性記憶元件，記載著產生非晶質之絕緣膜的絕緣破壞，於電流流動之區域上的電阻變化層內形成安定之電熱絲。
在專利文獻2中係已提出一種於上下電極之間層合具有HfOx(0.9≦x≦1.6)之組成的氧化鉿膜與具有HfOy(1.8<y<2.0)之組成的氧化鉿膜，具有高速且可逆性安定之寫入特性的不揮發性記憶元件。
於非專利文獻1中係已提出一種使用Pt作為上下電極，電阻變化層由NiO所構成之不揮發性記憶元件，記載著於Ni氧化物中形成被稱為電熱絲之電流經路，電阻變化。又，於非專利文獻2中係已提出一種使用Pt作為上下電極，電阻變化層由TaOx所構成之不揮發性記憶元件，記載著藉Pt電極與TaOx之界面層中的氧原子之移動俾電阻變化。
又，有關使用容易蝕刻加工之氮化鈦電極作為電極材料之電阻變化型不揮發性記憶元件的技術備受注目。於非專利文獻3中係已提出一種使用Pt作為下部電極，使用HfOx或HfAlOx作為電阻變化層，由TiN所構成之不揮發性記憶元件作為上部電極，記載著藉由使用HfAlOx作為電阻變化層，俾可抑制動作電壓之參差不齊。又，於非專利文獻4中係記載著使TiN/Ti/HfO2/TiN層合構造藉由氧退火，製作由TiN/TiOx/HfOx/TiN所構成之層合構造，可實現電阻變化動作。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]國際公開第2008/062623號手冊
[專利文獻2]特許第04469023號公報
〔非專利文獻〕
[非專利文獻1]APPLIED PHYSICS LETTERS 86, 093509 (2005)
[非專利文獻2]International electron devices meeting technical digest, 2008, P 293
[非專利文獻3]Symposium on VLSI technology digest of technical papers, 2009, p 30
[非專利文獻4]International electron devices meeting technical digest, 2008, P 297
〔發明之概要〕
然而，於上述之技術中係分別存在如以下之課題。
第1，如專利文獻1般使用層合有非晶質之絕緣層與結晶質之電阻變化層的層合構造之技術係為抑制元件之動作電壓的參差不齊，及安定地記憶資訊係很有效果，但有關電阻變化層之組成未具體地記載，故有無法提昇電阻變化比。
第2，如專利文獻2，為得到安定之寫入電阻變化特性，使用組成相異之2層HfOx膜及HfOy膜作為可變電阻層，但高電阻狀態與低電阻狀態之變化比低，為5至8的課題仍存在。
第3，如非專利文獻1及非專利文獻2般，使用NiOx或TaOx作為可變電阻層而得到良好的電阻變化特性，係 必須使用Pt作為上下電極。使用Pt電極作為電阻變化型不揮發性記憶元件之電極的技術，係藉電極之氧化俾抑制元件特性之動作不安定之點，係很有效，但有課題在於電極加工製程中之蝕刻有困難性或材料成本很難降低。
第4，如非專利文獻3及非專利文獻4般，使用含有Hf與Al之金屬氧化物作為電阻變化層，並使用TiN作為電極材料之技術係上述電極加工製程中之蝕刻於材料成本降低很有效，但有關為得到電阻變化特性之最適金屬氧化膜中的氧組成之範圍係無任何記載。
本發明係對於上述習知課題而成者，其目的在於提供一種在含有具層合構造之電阻變化層的不揮發性記憶元件中，該可變電阻層具有高之電阻變化比的不揮發性記憶元件以及其製造方法。
為達成如此之目的，本發明之第1態樣係一種不揮發性記憶元件，其特徵係具備：第1電極、第2電極、被挾持於前述第1電極與前述第2電極之間，且在至少2個相異之電阻狀態下電阻值變化之可變電阻層；前述可變電阻層為具有層合構造，該層合構造係具有含Hf與O之第1金屬氧化物層、與設於該第1金屬氧化物層與前述第1電極及前述第2電極之至少一者之間，含Al與O之第2金屬氧化物層。
本發明之第2態樣係一種不揮發性記憶元件之製造方法，其係具備：第1電極、第2電極、被挾持於前述第1電極與前述第2電極之間，且在至少2個相異之電阻狀態 下電阻值變化的可變電阻層之不揮發性記憶元件製造方法；前述可變電阻層係具有層合構造，該層合構造係具有含Hf與O之第1金屬氧化物層、與設於該第1金屬氧化物層與前述第1電極及前述第2電極之至少一者之間，含Al與O之第2金屬氧化物層；形成前述可變電阻層之步驟係具有：形成前述第1金屬氧化物層、與形成前述第2金屬氧化物層；形成前述第1金屬氧化物層係具有第1磁旋濺鍍步驟，其係在含有氧之反應性氣體與惰性氣體之混合環境下，使用鉿作為金屬靶材，設定前述反應性氣體與前述惰性氣體之混合比以使Hf與O之莫耳比率(O/Hf比)滿足0.30~1.90的範圍；形成前述第2金屬氧化物層係具有第2磁旋濺鍍步驟，其係在含有氧之反應性氣體與惰性氣體之混合環境下，使用鋁作為金屬靶材，設定前述反應性氣體與前述惰性氣體之混合比以使Al與O之莫耳比率(O/Al比)滿足1.0~2.2的範圍。
若依本發明，可實現具有高的電阻變化比之電阻變化型不揮發性記憶元件。
〔用以實施發明之形態〕
以下，依據圖面，詳細說明本發明之實施形態。
本發明係指向於一種電阻變化型不揮發性記憶元件(電阻變化型之不揮發性記憶元件等)，其係具有可變電阻層與電極，該可變電阻層係具有含Hf與O之第1金屬 氧化膜、與含Al與O之第2金屬氧化物層的層合構造；該電極係含有Ti與N作為第1及第2電極之金屬氮化物層。本發明人等係在此等電阻變化型不揮發性記憶元件中，專心研究適於電阻變化之金屬氧化膜構造的結果，發現藉由使含Hf與O之第1金屬氧化物層的Hf與O之莫耳比率(O/Hf比)設定於以0.30~1.90所示之組成範圍，且使含有Al與O之第2金屬氧化物層的Al與O之莫耳比率(O/Al比)設定於以1.0~2.2所示之組成範圍，俾可實現具有高的電阻變化比之電阻變化型的不揮發性記憶元件(不揮發性記憶元件)。
又，本發明人等發現：在被挾持於第1電極與第2電極之間且在至少2個相異之電阻狀態下電阻值變化之可變電阻層而成之不揮發性記憶元件的製造方法中，在真空容器內，在含氧之反應性氣體與惰性氣體之混合環境下，使用鉿作為金屬靶材，設定反應性氣體與惰性氣體之混合比以使Hf與O之莫耳比率(O/Hf比)滿足0.30~1.90的範圍，進行第1磁旋濺鍍步驟，俾可形成含有Hf與O之第1金屬氧化物層；在真空容器內，在含氧之反應性氣體與惰性氣體之混合環境下，使用鋁作為金屬靶材，設定反應性氣體與惰性氣體之混合比以使Al與O之莫耳比率(O/Al比)滿足1.0~2.2的範圍，進行第2磁旋濺鍍步驟，俾可形成含有Al與O之第2金屬氧化物層以形成可變電阻層，俾可實現具有高的電阻變化比之電阻變化型的不揮發性記憶元件(不揮發性記憶元件)。
有關適於本發明之一實施形態中的電阻變化型不揮發性記憶元件之可變電阻層以及氮化鈦電極層之形態，取圖1之電阻變化型不揮發性記憶元件為例進行說明。如圖1所示般，於表面具有矽氧化膜之基底基板(例如形成熱氧化膜之Si基板)1上形成第1電極之氮化鈦膜2、於氮化鈦膜2上含有Hf與O之第1金屬氧化膜(HfOx)3與含有Al與O之第2金屬氧化膜(AlOx)4之層合體的可變電阻層5、與於可變電阻層5上形成第2電極之氮化鈦膜6。
圖2表示構成本發明之一實施形態中的第1電極的氮化鈦膜及具有層合構造之可變電阻膜(可變電阻層5)的形成步驟所使用之處理裝置的概略。
成膜處理室100係可藉由加熱器101而加熱至特定之溫度所構成。介由使被處理基板102組入於基板支撐台103之承載台104而藉加熱器105加熱至特定之溫度。基板支撐台103係宜從膜厚之均一性的觀點可以特定之旋轉數旋轉。於成膜處理室內係靶材106被設置於期望被處理基板102之位置。靶材106係介由可由Cu等金屬構成之背板107而設置於靶材固定體108。又，以組合靶材106與背板107之靶材組裝體的外形作為一個零件而以靶材材料製作，即使安裝此作為靶材亦無妨。亦即，將靶材設置於靶材固定體之構成亦無妨。於Cu等之金屬製的靶材固定體108係連接施加濺鍍放電用電力之直流電源110，藉絕緣體109從接地電位之成膜處理室100的壁絕緣。在從 濺鍍面觀看之靶材106的背後係配設用以實現磁旋濺鍍之磁鐵111。磁鐵111係被保持於磁鐵固定體112，可藉未圖示之磁鐵固定體旋轉機構旋轉。為使靶材之侵蝕均一化，於放電中係此磁鐵111進行旋轉。靶材106係被設置於相對於基板102斜上方的偏移位置。亦即，靶材106之濺鍍面的中心點，係在於相對於基板102的中心點之法線偏離特定之尺寸的位置。於靶材106與被處理基板102之間係配置遮蔽板116，控制從供給電力之靶材106所釋出之濺鍍粒子於處理基板102上成膜。
於含有Hf與O之第1金屬氧化物層的形成，係只要於靶材106使用Hf之金屬靶材即可。含有Hf與O之第1金屬氧化膜之堆積係藉由於金屬靶材106分別從直流電源110介由靶材固定體108及背板107而供給電力來實施。此時，惰性氣體從惰性氣體源201介由閥門202、質量流動控制器203、閥門204而從靶材附近導入於處理室100。又，含有氧之反應性氣體係從氧氣源205介由閥門206、質量流動控制器207、閥門208而導入於處理室100內之基板附近。所導入之惰性氣體及反應性氣體係介由氣導閥門117而藉排氣泵浦118排出。
對於本發明之一實施形態中含有Hf與O之第1金屬氧化膜之堆積係使用氬氣作為濺鍍氣體，使用氧作為反應性氣體。基板溫度係27~600℃、靶材功率係50W~1000W、濺鍍氣壓係0.2Pa~1.0Pa、Ar流量係0sccm~100sccm、氧氣流量係0sccm~100sccm之範圍適當 決定。此處，在基板溫度30℃、Hf之靶材功率600W(100kHz，1μs)、濺鍍氣壓0.24Pa、Ar流量20sccm、氧氣流量在0sccm~30sccm之範圍改變而堆積。金屬氧化膜中之Hf元素與O元素之莫耳比率係藉由濺鍍時導入之氬與氧的混合比率來調整。又，sccm=每一分鐘所供給之氣體流量以0℃、1氣壓表示之cm3數=1.69×10-3Pa．m3/s(在0℃)。又，使氧氣供給量為30sccm以下者係藉由鉿金屬靶材之表面氧化所產生的濺鍍率之降低率成為最大。「濺鍍率」係謂衝擊濺鍍靶材之衝擊離子每一個釋出的濺鍍原子數之比率。
含有Al與O之第2金屬氧化膜之形成係只要於靶材106使用Al之金屬靶材即可。含有Al與O之第2金屬氧化膜之堆積係藉由於金屬靶材106分別從直流電源110介由靶材固定體108及背板107而供給電力來實施。此時，惰性氣體從惰性氣體源201介由閥門202、質量流動控制器203、閥門204而從靶材附近導入於處理室100。又，含有氧之反應性氣體係從氧氣源205介由閥門206、質量流動控制器207、閥門208而導入於處理室100內之基板附近。所導入之惰性氣體及反應性氣體係介由氣導閥門117而藉排氣泵浦118排出。
對於本發明之一實施形態中含有Al與O之第2金屬氧化膜之堆積係使用氬氣作為濺鍍氣體，使用氧作為反應性氣體。基板溫度係27~600℃、靶材功率係50W~1000W、濺鍍氣壓係0.2Pa~1.0Pa、Ar流量係 0sccm~100sccm、氧氣流量係0sccm~100sccm之範圍適當決定。此處，在基板溫度30℃、Al之靶材功率200W(100kHz，1μs)、濺鍍氣壓0.24Pa、Ar流量20sccm、氧氣流量在0sccm~40sccm之範圍改變而堆積。金屬氧化膜中之Al元素與O元素之莫耳比率係藉由濺鍍時導入之氬與氧的混合比率來調整。又，在說明書中之「莫耳比率」係謂物質量之基本單元的莫耳數之比率。莫耳比率係例如可藉由X線光電子分光法在於物質內之固有的電子鍵結能量、電子能量準位與量進行測定。又，使氧氣供給量為40sccm以下者係因藉由鋁金屬靶材表面氧化所產生之濺鍍率的降低率成為最大。
於由氮化鈦所構成之第1電極及第2電極之形成係只要於靶材106使用Ti之金屬靶材即可。於金屬靶材106分別從直流電源110介由靶材固定體108及背板107而供給電力來實施。此時，惰性氣體從惰性氣體源201介由閥門202、質量流動控制器203、閥門204而從靶材附近導入於處理室100。又，含有氮之反應性氣體係從氮氣源205介由閥門206、質量流動控制器207、閥門208而導入於處理室100內之基板附近。所導入之惰性氣體及反應性氣體係介由氣導閥門117而藉排氣泵浦118排出。
本發明之一實施形態中的氮化鈦膜之堆積係使用氬氣作為濺鍍氣體，使用氮作為反應性氣體。基板溫度係在27~600℃、靶材功率係在50W~1000W、濺鍍氣壓係在0.2Pa~1.0Pa、Ar流量係在0sccm~100sccm、氮氣流量係 在0sccm~100sccm之範圍適當決定。此處，在基板溫度30℃、Ti之靶材功率1000W、氬氣流量以0sccm、氮氣流量以50sccm堆積。氮化鈦膜中之Ti元素與N元素之莫耳比率係藉由濺鍍時導入之氬與氮的混合比率來調整。
繼而，說明有關圖1所示之電阻變化型不揮發性記憶元件的形成方法。
首先，使用圖2所示之成膜裝置，於附熱氧化膜之Si基板1上形成由氮化鈦膜所構成的第1電極2。
其次，以與圖2所示之成膜裝置同樣之成膜裝置，於第1電極2上形成於可變電阻層5所含有且含有Hf與O之第1金屬氧化膜3。
其次，以與圖2所示之成膜裝置同樣之成膜裝置，於第1金屬氧化膜3上形成於可變電阻層5所含有且含有Al與O之第2金屬氧化膜4。藉此，可形成第1金屬氧化膜3與第2金屬氧化膜之層合體的可變電阻層5。
其次，以與圖2所示之成膜裝置同樣之成膜裝置，第2金屬氧化膜4上(亦即，可變電阻層5上)，使氮化鈦膜藉由與第1電極2之形成步驟同樣的方法堆積作為第2電極6。
其次，使用光微影蝕刻技術與RIE(Reactive Ion Etching)技術而TiN膜加工成所希望的大小，形成元件。
所堆積之含有Hf與O之第1金屬氧化膜3及含有Al與O之第2金屬氧化膜4的組成係藉X線光電子分光 (XPS：X-ray Photoelectron Spectroscopy)法分析。又，藉I-V測定評估所製作之元件的電阻變化特性。
〈O/Hf之組成與電阻變化特性〉
圖3係表示在電壓0.2V中之HfOx電阻變化層所構成的元件之電阻變化比與O/Hf比(O/Hf=0.16~O/Hf=2.0)之關係圖，特別可知O/Hf比隨0.30增加至1.90而設定狀態(從高電阻狀態至低電阻狀態變化電阻)/重設狀態(從低電阻狀態至高電阻狀態變化電阻)時之電阻變化比從1次方增加至6次方的情形。另外，O/Hf比未達0.30、1.90以上時未確認出開關動作。
〈O/Al的組成與電阻變化特性〉
圖4A~4D係在層合型電阻變化層中之AlOx層的各O/Al比(O/Al=0~O/Al=2.2)中，表示電阻變化型不揮發性記憶元件之電流-電壓特性(O/Hf比係固定於0.30)。可確認出電阻變化層之O/Al比為1.0以上在電阻變化型不揮發性記憶元件中可得到雙極型之開關動作。亦即，表示若對電阻變化型不揮發性記憶元件施加負之電壓，從高電阻狀態至低電阻狀態(設定)，若施加正之電壓，從低電阻狀態至高電阻狀態(重設)電阻會變化(以下，為了設定動作所施加之負的電壓稱為“設定電壓”，為了重設動作所施加之正的電壓稱為“重設電壓”)。從圖4A~4D可知，在O/Al比為0(金屬Al)時，未確認開關動作， 但，在具有O/Al比為1.0以上之AlOx層的元件中，可得到開關動作，進而在具有O/Al比為1.5以上之AlOx層的元件中，可實現4次方以上之電阻變化比。
又，在本說明書中，「電阻變化比」謂在某電壓值之電阻變化的比率。例如，在具有O/Al比為1.5以上之AlOx層的元件中，施加電壓V約為2V時，電流I在1×10-3至1×10-7的範圍變化。因此，從V=I×R，電阻R係在103至1×107的範圍可實現4次方的電阻變化比。
圖5係表示電阻變化層為具有O/Hf比為0.30之組成的HfO單層膜所構成之元件(圖5之□)、與具有O/Al比為2.2之組成的第2金屬氧化膜與具有O/Hf比為0.30之組成的第1金屬氧化膜之AlO/HfO層合膜所構成的元件(圖5之■)之電流-電壓特性。
施加電壓V在0.2V中之電阻變化比係HfO單層構造時，電流I係在1×10-3至1×10-4的範圍約10變化。因此，從V=I×R，電阻R係在103至1×104的範圍只實現1次方的電阻變化比。然而，施加電壓V在0.2V中之電阻變化比係AlO/HfO之層合構造時，電流係在1×10-3至1×10-8的範圍約105變化。因此，從V=I×R，電阻R係在103至1×108的範圍可實現5次方的電阻變化比。如本發明之一實施形態般，藉由使電阻變化層形成為含有Hf與O之第1金屬氧化物層與含有Al與O之第2金屬氧化物層的層合構造，與HfO單層構造時相較，可知電阻變化比提高4次方左右。
在具有HfO單層構造之電阻變化層中，為得到與AlO/HfO層合構造時同程度之高電阻變化比，有增加O/Hf比之方法。但，在其方法中係雖可得到AlO/HfO層合構造相同之電阻變化比，但確認在化成電壓(在初期氧化膜中為生成傳導通路所施加之電壓)變高，設定電壓與重設電壓變高。因此，就可變電阻層而言，顯示使用本發明之一實施形態中的AlOx與HfOx之層合膜，不招致化成形電壓的大幅增加，可實現電阻變化比的提昇。
又，對電阻變化型不揮發性記憶元件交互地連續施加正負之脈衝，即使在電阻變化現象之耐寫入性(持久特性)的評估中施加次數為數次，產生絕緣破壞，顯示未動作之現象。
又，可確認出此處係敘述有關於HfOx層與上部TiN電極界面插入AlOx層的元件，但即使在HfOx層與下部TiN電極界面插入AlOx層的元件以及在HfOx層與上部TiN電極及下部TiN電極界面插入AlOx層的元件中亦可得到同樣之效果。亦即，在HfOx層與上部TiN電極界面及在HfOx層與下部TiN電極界面之至少一者插入AlOx層，俾可降低化成電壓之增加，同時並提高電阻變化比。
圖6係顯示在HfOx層與下部TiN電極界面插入AlOx層的元件與在HfOx層與上部TiN電極及下部TiN電極界面插入AlOx層的元件之電流-電壓特性。又，在圖6中，□係表示電阻變化層具有O/Hf比為0.30組成之HfO單層膜所構成之元件，■係表示O/Al比具有2.2組成之第2金 屬氧化膜與O/Hf比具有0.30之組成的第1金屬氧化膜之AlO/HfO層合膜所構成的元件之電流-電壓特性。與圖5同樣，在施加電壓0.2V之電阻變化比係藉由層合構造電阻變化層，與HfO單層構造時比較，可知電阻變化比提高4次方左右。
〈AlO層之膜厚與電阻變化特性〉
圖7係表示在電壓0.2V中之元件的電阻變化比與作為第2金屬氧化膜之AlO膜厚的關係圖，其時之第1金屬氧化膜的HfO膜厚係以20nm固定。從AlO膜厚1nm以上設定/重設時之電阻變化比係表示AlO膜厚1nm時，為1×104，AlO膜厚5nm時為1×106。藉此，可知設定/重設時之電阻變化比從4次方增加至6次方的情形。
從以上之結果，藉由使用本發明之一實施形態中由含有Hf與O之第1金屬氧化膜與含有Al與O之第2金屬氧化物的層合膜所構成的電阻變化層(可變電阻層)，即使大幅地增加化成電壓，亦可增大電阻變化比。又，在具有上述電阻變化層之元件中，用以得到電阻變化動作之第2金屬氧化膜的Al與O之莫耳比率宜為1.0~2.2，為實現4次方以上之電阻變化比係更宜為1.5~2.2。膜厚宜為1nm以上。又，第1金屬氧化膜的Hf與O之莫耳比率宜為0.30~1.90。
又，在上述說明中係敘述有關可變電阻層之Hf與O、Al與O之莫耳比率係藉由導入於濺鍍時之氬與氧之混 合比率來調整，但不限定於此，亦可使用例如連續地形成Hf之金屬膜與Al之金屬膜作為可變電阻層之後，藉氧環境中之熱處理調整Hf與O、Al與O之莫耳比率的方法。又，氧環境中之熱處理溫度係從抑制電極層氧化的觀點，熱處理溫度係宜為300℃~600℃之範圍。
〈氮化鈦膜之組成、結晶性與電阻變化特性〉
其次，使用最適宜作為挾持本發明之一實施形態中含有Hf與O之第1金屬氧化物與含有Al與O之第2金屬氧化物層合之層合型電阻變化層之電極的氧化鈦膜時，說明有關用以得到電阻變化動作之氮化鈦膜的構造(組成．結晶性)。
於圖8中表示本發明之一實施形態中的氮化鈦膜之膜組成(N/Ti比：對應於圖中之●)及膜組成(O/Ti比：對應於圖中之□)與膜密度之關係。評估在本實施形態中所製作之電阻變化型不揮發性記憶元件的開關特性之結果，確認出圖中所示之膜密度為4.7g/cc以上，且膜組成N/Ti比為1.15以上之區域中得到電阻變化所產生的開關動作。另外，膜密度小於4.7g/cc，且膜組成O/Ti比小於1.15之區域中係無法得到電阻變化所產生的開關動作。認為此係圖中所示之膜組成O/Ti比小於膜密度4.7g/cc，且膜組成N/Ti比小於膜密度4.7g/cc之區域中係起因於膜組成O/Ti比增加。亦即，若膜組成O/Ti比增加，可變電阻變化層中之氧某程度移動至氮化鈦膜中，暗示施加電壓不 產生電阻變化。
其次，將圖8中所示之條件A(氬氣流量10sccm、氮氣流量10sccm)、條件B(氬氣流量0sccm、氮氣流量50sccm)及條件C(氬氣流量13.5sccm、氮氣流量6sccm)所堆積之氮化鈦膜的XRD(X-ray Diffraction)光譜表示於圖9中。圖9中之橫軸2θ係使X線相對於試料水平方向以θ之角度入射，從試料反射而出來之X線中，對於入射X線而檢測出2θ之角度的X線時之角度，縱軸之強度係表示所繞射之試料的X線之強度(任意值)。圖9中之C(111)、C(200)、及C(220)係分別表示氮化鈦膜之結晶面、(111)面、(200)面、(220)面。如圖所示般，可得到在本發明之一實施形態中的電阻變化動作之氮化鈦膜係具有(200)面之結晶配向性高的結晶構造。
於圖10中表示本發明之氮化鈦膜的膜組成(N/Ti比)與圖9所示之XRD光譜的(111)面與(200)面之譜峯強度比C(200)/C(111)的關係。如圖10所示般，可得到本發明之電阻變化動作的膜組成N/Ti比為1.15以上之氮化鈦膜係具有譜峯強度比為1.2以上。此處，藉SEM所得到之截面及表面觀測評估譜峯強度比高之氮化鈦膜的形態。於圖11中表示依條件A所堆積之氮化鈦膜以SEM(scanning electron microscope)所得到的觀測像。如圖所示般，可確認本發明之氮化鈦膜係具有20nm以下之晶粒大小的柱狀構造，表面平坦性優異。此 晶粒大小很小且表面平坦性優異，可抑制起因於結晶粒界之漏電流，可得到電阻變化型不揮發性記憶元件必須之高電阻變化比。又，晶粒大小很小且具有緻密的結晶構造乃有關於膜密度的提昇。
從以上之結果，適用於具有本發明之一實施形態中含有Hf與O之第1金屬氧化物與含有Al與O之第2金屬氧化物之層合體的層合型電阻變化層所構成之可變電阻層的元件之氧化鈦膜，係Ti與N之莫耳比率宜為1.15以上，更宜膜密度為4.7g/cc以上。又，顯示金屬氮化物層之結晶配向性的XRD光譜中之C[220]/C[111]的譜峯強度比X係宜為1.2以上。此處，在本發明中，所謂「結晶配向性」係含有Ti與N之金屬氮化物層的X線繞射光譜中之(200)譜峯強度與(111)譜峯強度之比(C(200)/C(111))。
又，本發明之一實施形態中的氮化鈦膜之堆積步驟係為抑制對可變電阻層之電漿損傷所造成之元件特性的惡化，且抑制組成及結晶配向性，如圖2所示般，靶材設置於相對於基板斜上方的偏移位置之真空容器內，在含有氮的反應性氣體與惰性氣體之混合環境下使Ti靶材進行磁旋濺鍍之步驟。在該步驟中，金屬氮化物層之Ti與N之莫耳比率為1.15以上，且結晶配向性X1為滿足1.2<X之範圍，宜設定氮氣與惰性氣體之混合比率。
〈電阻變化型不揮發性記憶元件之製造裝置〉
從以上之說明，於具有本發明之一實施形態中含有Hf與O之第1金屬氧化物與含有Al與O之第2金屬氧化物之層合型電阻變化層的元件中為得到電阻化動作，係必須控制Hf與O之組成、Al與O之組成。又，宜抑制挾持電阻變化層與夾住電阻變化層之電極(第1電極與第2電極)之界面的氧化。因此，為製作本發明之一實施形態中的電阻變化型不揮發性記憶元件係宜於被處理基板上形成第1電極後，不使被處理基板大氣曝露，形成可變電阻層，其後，不使被處理基板曝露於大氣中，形成第2電極。
又，第1電極、可變電阻層及第2電極之形成係可於同一處理裝置內處理，但為防止乃至降低構成電極層之金屬元素與構成可變電阻層之元素的相互污染，宜使用製造裝置而處理，該製造裝置係具備：連接於阻止被處理基板之大氣曝露的搬送裝置之電極形成用處理裝置與可變電阻層形成用之處理裝置。又，就可變電阻層之形成步驟而言，連續堆積Hf與Al之金屬膜之後進行氧環境中之熱處理時，宜使用製造裝置而處理，該製造裝置係具備：連接於阻止被處理基板之大氣曝露的搬送裝置之電極形成用處理裝置與堆積金屬膜之處理裝置與在氧環境中進行熱處理之處理裝置。又，就被處理基板而言，於表面形成金屬膜或矽等之薄膜二極體層露出時，以降低接觸電阻作為目的而除去金屬膜或矽表面之氧化膜之處理成為必要。其時，亦可於上述之製造裝置連接前處理裝置。
圖12係表示用以實施本發明之一實施形態所使用的最佳形態之電阻變化型不揮發性記憶元件的製造裝置300。製造裝置300係不使被處理基板曝露於大氣而可實施下述第1~第6步驟的裝置。第1步驟係從裝載室307被搬入於搬送室306之基板11搬送至前處理/預蝕刻室301而實施前處理之步驟，第2步驟係若前處理終了，使基板11從前處理/預蝕刻室301搬送至第1電極(下部電極)形成室302，形成依成膜條件之氮化鈦膜12的步驟。第3步驟係若基底之成膜處理終了，使第1電極(下部電極)形成室302的基板11搬送至可變電阻層形成室303，形成第1可變電阻層13之步驟，第4步驟係若第1可變電阻層13之成膜處理終了，使第1可變電阻層形成室303的基板11搬送至第2可變電阻層形成室304，形成第2可變電阻層14之步驟。第5步驟係若第2可變電阻層14之成膜處理終了，使第2可變電阻層形成室304的基板11搬送至第2電極(上部電極)形成室305，形成依成膜條件之氮化鈦膜15的步驟，第6步驟係若形成可變電阻元件，使第2電極(上部電極)形成室305之基板11搬送至裝載室307，而搬出基板11之步驟。
圖13係表示使用圖12所示之製造裝置300而製作本發明之一實施形態的可變電阻元件之流程圖。步驟701係前處理步驟，亦可實施除氣，亦可為除去表面氧化膜之步驟。前處理後係於基板上形成氮化鈦膜作為第1電極(步驟702)。其後，不使基板曝露於大氣，形成可變電阻層 (電阻變化層HfOx)(步驟703)，進一步，形成可變電阻層(電阻變化層AlOx)(步驟704)，繼而，以與第1電極相同之方法形成第2電極之氮化鈦膜(步驟705)。
(實施例1)
圖14係有關實施例1之元件構造的截面概略。就被處理基板而言，於表面具有膜厚100nm之矽氧化膜的矽基板11，使用圖12所示之製造裝置300而進行電極層與可變電阻層之形成。
在製造裝置300具備之下部電極處理室302中，使用Ti金屬靶材而以氬氣流量0sccm與氮氣流量50sccm，Ti與N之莫耳比率為1.15以上，且使具有結晶配向性X1為1.2<X之範圍的氮化鈦膜12堆積10nm。
繼而在製造裝置300具備之可變電阻層形成室303中，使用Hf金屬靶材而以氬氣流量20sccm與氧氣流量10sccm，O與Hf之莫耳比率為1.30~1.90以上的可變電阻層HfOx13堆積20nm。
再者在可變電阻層HfOx13之上製造裝置300具備之可變電阻層形成室304中，使用Al金屬靶材而以氬氣流量20sccm與氧氣流量40sccm，O與Al之莫耳比率為1.0~2.2的可變電阻層AlOx14堆積2.5nm。
然後使用在可變電阻層AlOx14之上製造裝置300具備之上部電極處理室305而以與氮化鈦膜12相同之方法堆積氮化鈦膜15。
其次，使用光微影蝕刻技術與RIE(Reactive Ion Etching)技術而TiN膜加成成所希望的大小，形成元件。
所堆積之HfOx膜與AlOx之組成係藉X線光電子分光(XPS：X-ray Photoelectron Spectroscopy)法分析。又，所製作之元件的電阻變化動作係藉電流-電壓測定進行詳估。
於圖15表示所製作之電阻變化型不揮發性記憶元件的電流-電壓特性。電流-電壓特性係實施使元件之氮化鈦膜12接地，於氮化鈦膜15施加0V→-2.7V之電壓而於氧化膜中生成傳導通路之化成動作。其後，分別施加0V→3.0V、3.0V→0V、0V→-2.7V、-2.7V→0V的電壓而測定。如圖所示般，若對氮化鈦膜15以0V→-2.7V的範圍施加電壓，在V=-2.1V中，可確認出高電阻狀態至低電阻狀態之變化(設定動作)所產生之電流值的增加。繼而，若對氮化鈦膜15以0V→3.0V的範圍施加電壓，在V=2.6V中，可確認出低電阻狀態至高電阻狀態之變化(重設動作)所產生之電流值的減少。如此地，在具有本發明之一實施形態的HfOx膜13與AlOx 14膜之層合構造的電阻變化型不揮發性記憶元件中，可形成低電阻狀態與高電阻狀態中之ON/Off電阻變化比具有103以上之值的電阻變化型不揮發性記憶元件。
又，在上述實施例中係敘述就可變電阻層之形成方法而言，使Hf金屬靶材以使用含有氧之反應性氣體與惰性 氣體之混合氣體的反應性濺鍍法成膜、與使Al金屬靶材以使用含有氧之反應性氣體與惰性氣體之混合氣體的反應性濺鍍法成膜的情形。但，就可變電阻層之形成步驟而言，即使使用在室303中堆積Hf金屬膜，然後，在室304中堆積Al金屬膜之後，在氧環境中實施300℃~600℃之退火處理之方法，亦可得到與上述實施例同樣的效果。
又，在上述實施例中係敘述使用於表面具有膜厚100nm之矽氧化膜的矽基板作為被處理基板的情形。然而，可確認出使用於基板表面之一部分露出W的基板作為被處理基板，在製造裝置300中，在前處理室301中除去W之表面氧化物後，即使形成電極層及可變電阻層，亦可得到與上述實施例同樣之效果。
1‧‧‧基底基板
2‧‧‧氮化鈦膜
3‧‧‧第1金屬氧化膜(HfOx)
4‧‧‧第2金屬氧化膜(AlOx)
5‧‧‧可變電阻層
6‧‧‧氮化鈦膜
100‧‧‧成膜處理室
101‧‧‧加熱器
102‧‧‧被處理基板
103‧‧‧基板支撐台
104‧‧‧承載台
105‧‧‧加熱器
106‧‧‧靶材
107‧‧‧背板
108‧‧‧靶材固定體
109‧‧‧絕緣體
110‧‧‧直流電源
111‧‧‧磁鐵
112‧‧‧磁鐵固定體
116‧‧‧遮蔽板
117‧‧‧氣導閥門
118‧‧‧排氣泵浦
201‧‧‧惰性氣體源
202‧‧‧閥門
203‧‧‧質量流動控制器
204‧‧‧閥門
205‧‧‧氧氣源
206‧‧‧閥門
207‧‧‧質量流動控制器
208‧‧‧閥門
圖1係表示本發明之實施形態的元件構造之截面的圖。
圖2係表示於本發明之實施形態的氮化鈦膜形成步驟所使用的處理裝置之概略圖。
圖3係表示本發明之實施形態的層合型電阻變化層之Hf與O的組成所得到之電阻變化型不揮發性記憶元件的電流電壓特性圖。
圖4A係表示本發明之實施形態的層合型電阻變化層之Al與O的組成所得到之電阻變化型不揮發性記憶元件的電流電壓特性圖。
圖4B係表示本發明之實施形態的層合型電阻變化層之Al與O的組成所得到之電阻變化型不揮發性記憶元件的電流電壓特性圖。
圖4C係表示本發明之實施形態的層合型電阻變化層之Al與O的組成所得到之電阻變化型不揮發性記憶元件的電流電壓特性圖。
圖4D係表示本發明之實施形態的層合型電阻變化層之Al與O的組成所得到之電阻變化型不揮發性記憶元件的電流電壓特性圖。
圖5係表示本發明之實施形態的層合型電阻變化層與習知單層型電阻變化層的電阻變化型不揮發性記憶元件的電流電壓特性圖。
圖6係表示於本發明之實施形態的電阻變化層之HfOx層與下部TiN電極界面插入AlOx層之元件與HfOx層與上部TiN電極及下部TiN電極界面插入AlOx層之元件的電流-電壓特性之圖。
圖7係表示本發明之實施形態的電阻變化型不揮發性記憶元件之電阻變化比與AlOx膜厚之關係圖。
圖8係表示本發明之實施形態的氮化鈦膜之膜組成(N/Ti比：對應於圖中之●)及膜組成(O/Ti比：對應於圖中之□)與膜密度之關係圖。
圖9係表示本發明之實施形態的氮化鈦膜之XRD繞射光譜中的譜峯強度比與膜組成之關係圖。
圖10係表示本發明之實施形態的氮化鈦膜之XRD繞 射光譜中的譜峯強度比與膜組成之關係圖。
圖11係表示本發明之實施形態的氮化鈦膜之SEM所得到的觀測像之圖。
圖12係表示本發明之實施形態的元件之製造裝置的平面圖。
圖13係表示本發明之實施形態的元件之可變電阻元件的製程流程圖。
圖14係表示本發明之實施形態的元件之截面構造圖。
圖15係表示本發明之實施形態的元件之電流-電壓特性圖。
圖16係表示習知之電阻變化型的不揮發性記憶元件之截面構造的概略圖。

Claims (8)

  1. 一種不揮發性記憶元件，其係具備：第1電極、第2電極、被挾持於前述第1電極與前述第2電極之間，且在至少2個相異之電阻狀態下電阻值變化之可變電阻層；前述可變電阻層為具有層合構造，該層合構造係具有含Hf與O之第1金屬氧化物層、與設於該第1金屬氧化物層與前述第1電極及前述第2電極之至少一者之間，含Al與O之第2金屬氧化物層，前述第1金屬氧化物層之Hf與O之莫耳比率(O/Hf比)具有以0.30~1.90所示之組成範圍，且前述第2金屬氧化物層之Al與O之莫耳比率(O/Al)具有以1.0~2.2所示之組成範圍，前述第1電極及前述第2電極為氮化鈦膜，前述第1及第2電極之氮化鈦膜的膜組成(N/Ti比)分別為1.15以上，前述第1及第2電極之氮化鈦膜的膜密度分別為4.7g/cc以上。
  2. 如申請專利範圍第1項之不揮發性記憶元件，其中前述第2金屬氧化物層之Al與O之莫耳比率(O/Al)係具有以1.5~2.2所示之組成範圍。
  3. 如申請專利範圍第1項之不揮發性記憶元件，其中前述第2金屬氧化物層之膜厚為至少1nm以上。
  4. 如申請專利範圍第1項之不揮發性記憶元件，其中前述不揮發性記憶元件為電阻變化型之記憶體。
  5. 一種不揮發性記憶元件之製造方法，其係具備：第1電極、第2電極、被挾持於前述第1電極與前述第2電極之間，且在至少2個相異之電阻狀態下電阻值變化的可變電阻層之不揮發性記憶元件之製造方法；前述可變電阻層係具有層合構造，該層合構造係具有含Hf與O之第1金屬氧化物層、與設於該第1金屬氧化物層與前述第1電極及前述第2電極之至少一者之間，含Al與O之第2金屬氧化物層；形成前述可變電阻層之步驟係具有：形成前述第1金屬氧化物層、與形成前述第2金屬氧化物層；形成前述第1金屬氧化物層係具有第1磁旋濺鍍步驟，其係在含有氧之反應性氣體與惰性氣體之混合環境下，使用鉿作為金屬靶材，設定前述反應性氣體與前述惰性氣體之混合比以使Hf與O之莫耳比率(O/Hf比)滿足0.30~1.90的範圍；形成前述第2金屬氧化物層係具有第2磁旋濺鍍步驟，其係在含有氧之反應性氣體與惰性氣體之混合環境下，使用鋁作為金屬靶材，設定前述反應性氣體與前述惰性氣體之混合比以使Al與O之莫耳比率(O/Al比)滿足1.0~2.2的範圍， 前述第1電極及前述第2電極為氮化鈦膜，形成前述第1電極步驟及形成前述第2電極步驟各為在含有氮的反應性氣體與惰性氣體之混合環境下使Ti靶材進行磁旋濺鍍之步驟，形成前述第1電極步驟及形成前述第2電極步驟中，各自前述氮化鈦膜的Ti與N之莫耳比率為1.15以上，且設定前述氮氣與前述惰性氣體之混合比率以使前述氮化鈦膜的X線繞射光譜中之(200)譜峯強度與(111)譜峯強度之比(C(200)/C(111))之結晶配向性X滿足1.2<X之範圍。
  6. 如申請專利範圍第5項之不揮發性記憶元件之製造方法，其中在形成前述第1金屬氧化物層中，使供給至實施形成該第1金屬氧化物層之真空容器內的含氧之反應性氣體供給量，設定成藉鉿金屬靶材的表面氧化所產生之濺鍍率的降低率成為最大之供給量以下；在形成前述第2金屬氧化物層中，使供給至實施形成該第2金屬氧化物層之真空容器內的含氧之反應性氣體供給量，設定成藉鋁金屬靶材的表面氧化所產生之濺鍍率的降低率成為最大之供給量以下。
  7. 如申請專利範圍第5項之不揮發性記憶元件之製造方法，其中進一步具備：於形成前述可變電阻層之步驟前，形成前述第1電極之步驟； 於形成前述可變電阻層之步驟後，形成前述第2電極之步驟；不使被處理基板曝露於大氣，而實施形成前述第1電極之步驟、形成前述可變電阻層之步驟、與形成前述第2電極之步驟。
  8. 如申請專利範圍第5項之不揮發性記憶元件之製造方法，其中前述2個相異之電阻狀態為從低電阻變化至高電阻之重設狀態與從高電阻變化至低電阻之設定狀態。
TW100144215A 2010-12-01 2011-12-01 Nonvolatile memory element and manufacturing method thereof TWI485776B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010268517 2010-12-01

Publications (2)

Publication Number Publication Date
TW201241922A TW201241922A (en) 2012-10-16
TWI485776B true TWI485776B (zh) 2015-05-21

Family

ID=46171445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144215A TWI485776B (zh) 2010-12-01 2011-12-01 Nonvolatile memory element and manufacturing method thereof

Country Status (5)

Country Link
US (2) US20130256623A1 (zh)
JP (1) JP5390715B2 (zh)
KR (1) KR101492139B1 (zh)
TW (1) TWI485776B (zh)
WO (1) WO2012073471A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US9812639B2 (en) * 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device
JP6544555B2 (ja) * 2015-01-15 2019-07-17 国立研究開発法人物質・材料研究機構 抵抗変化型素子の製造方法
TWI556245B (zh) * 2015-02-16 2016-11-01 國立中山大學 電阻式記憶體
US10840300B2 (en) 2015-11-24 2020-11-17 Fu-Chang Hsu 3D vertical memory array cell structures with individual selectors and processes
US10483324B2 (en) 2015-11-24 2019-11-19 Fu-Chang Hsu 3D vertical memory array cell structures and processes
JP6705231B2 (ja) * 2016-03-16 2020-06-03 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TWI605622B (zh) * 2016-04-27 2017-11-11 國立中山大學 電阻式記憶體
WO2018193759A1 (ja) * 2017-04-18 2018-10-25 株式会社アルバック 抵抗変化素子の製造方法及び抵抗変化素子
CN107910441A (zh) * 2017-11-29 2018-04-13 中国地质大学（武汉） 200取向TiN电极及其在制备阻变式存储器上的应用
KR102142563B1 (ko) * 2018-11-23 2020-08-10 한국화학연구원 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치
KR20210029870A (ko) 2019-09-06 2021-03-17 삼성전자주식회사 정보 저장 구조물을 포함하는 반도체 소자
CN113506851B (zh) * 2021-07-08 2023-07-07 南京邮电大学 一种低功耗卟啉锌忆阻器及其制备方法
CN114000114B (zh) * 2021-09-14 2022-08-30 中南大学 介电材料、有机晶体管及其制备方法
JP7445071B1 (ja) 2023-10-10 2024-03-06 神港精機株式会社 マグネトロンスパッタ法による成膜装置および成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
JP4494525B1 (ja) * 2008-10-31 2010-06-30 キヤノンアネルバ株式会社 誘電体膜の製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874364A (en) 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US6271077B1 (en) 1995-03-27 2001-08-07 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
JP3621162B2 (ja) 1995-09-25 2005-02-16 富士通株式会社 容量素子及びその製造方法、並びに半導体装置
JP3115818B2 (ja) 1996-03-21 2000-12-11 株式会社日立製作所 半導体集積回路装置
US6303391B1 (en) * 1997-06-26 2001-10-16 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices
KR100682908B1 (ko) * 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
US8115585B2 (en) * 2005-07-11 2012-02-14 Sharp Kabushiki Kaisha Variable resistance element
JP2007214377A (ja) 2006-02-09 2007-08-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN101542728A (zh) 2006-11-22 2009-09-23 日本电气株式会社 非易失性存储器件
JP4567026B2 (ja) 2007-05-24 2010-10-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP5309615B2 (ja) * 2008-03-05 2013-10-09 富士通株式会社 抵抗変化型メモリおよびその作製方法
KR20090095313A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 저항성 메모리 소자의 프로그래밍 방법
KR100983175B1 (ko) 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US8264865B2 (en) 2008-07-11 2012-09-11 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor device incorporating nonvolatile memory element
JP2010165950A (ja) 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
US9059402B2 (en) 2009-06-25 2015-06-16 Nec Corporation Resistance-variable element and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
JP4494525B1 (ja) * 2008-10-31 2010-06-30 キヤノンアネルバ株式会社 誘電体膜の製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9391274B2 (en) 2016-07-12
JPWO2012073471A1 (ja) 2014-05-19
US20160079530A1 (en) 2016-03-17
US20130256623A1 (en) 2013-10-03
TW201241922A (en) 2012-10-16
KR20130107336A (ko) 2013-10-01
JP5390715B2 (ja) 2014-01-15
KR101492139B1 (ko) 2015-02-10
WO2012073471A1 (ja) 2012-06-07

Similar Documents

Publication Publication Date Title
TWI485776B (zh) Nonvolatile memory element and manufacturing method thereof
JP5390631B2 (ja) 不揮発性記憶素子およびその製造方法
Lin et al. High-speed and localized resistive switching characteristics of double-layer SrZrO3 memory devices
TW201143081A (en) Memory element and memory device
US20200044152A1 (en) Physical vapor deposition of doped transition metal oxide and post-deposition treatment thereof for non-volatile memory applications
TW408470B (en) Thin film capacitor and the manufacture method thereof
JP2008244018A (ja) 半導体装置の製造方法
JP5499220B2 (ja) 抵抗変化素子の製造方法およびその製造装置
WO2010073897A1 (ja) 抵抗変化素子
JP4978988B2 (ja) 金属酸化物素子
JP5669422B2 (ja) 不揮発性記憶素子およびその製造方法
US20170012197A1 (en) Variable-Resisance Element and Production Method Therefor
JP4913401B2 (ja) 白金薄膜の形成方法
JP2007332397A (ja) 導電薄膜及びその製造方法
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
JP3738269B2 (ja) 半導体記憶装置及びその製造方法
JP2004311922A (ja) 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置
JP2007042784A (ja) 金属酸化物素子及びその製造方法
JP2007131924A (ja) 白金薄膜の形成方法
TW200830559A (en) Nonvolatile memory and fabrication method thereof
Kurita et al. Investigation of PtNb Alloy Electrodes for Ferroelectric Pb (Zr, Ti) O3 Thin Film Capacitors
KR20090098243A (ko) 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법
Mithun Kumar Enhancement of EPIR Switching Characteristics of PCMO RRAM Using Oxygen Deficient Al2Ox Diffusion Barrier
JP2010098084A (ja) 巨大磁気抵抗材料薄膜の製造方法