KR101492139B1 - 비휘발성 메모리 소자 및 그 제조방법 - Google Patents
비휘발성 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101492139B1 KR101492139B1 KR1020137016723A KR20137016723A KR101492139B1 KR 101492139 B1 KR101492139 B1 KR 101492139B1 KR 1020137016723 A KR1020137016723 A KR 1020137016723A KR 20137016723 A KR20137016723 A KR 20137016723A KR 101492139 B1 KR101492139 B1 KR 101492139B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- resistance
- metal oxide
- layer
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 78
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 78
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 78
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 31
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 47
- 239000007789 gas Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 43
- 239000000203 mixture Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 37
- 229910052782 aluminium Inorganic materials 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 29
- 239000011261 inert gas Substances 0.000 claims description 27
- 239000010936 titanium Substances 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 238000004544 sputter deposition Methods 0.000 claims description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 8
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000008859 change Effects 0.000 abstract description 56
- 239000010410 layer Substances 0.000 description 144
- 239000010408 film Substances 0.000 description 143
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 30
- 238000012545 processing Methods 0.000 description 24
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 18
- 238000000151 deposition Methods 0.000 description 17
- 230000008021 deposition Effects 0.000 description 16
- 229910052786 argon Inorganic materials 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910001882 dioxygen Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 238000001228 spectrum Methods 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 5
- 229910000480 nickel oxide Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910003070 TaOx Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910005855 NiOx Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- GNTDGMZSJNCJKK-UHFFFAOYSA-N divanadium pentaoxide Chemical compound O=[V](=O)O[V](=O)=O GNTDGMZSJNCJKK-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(ii) oxide Chemical compound [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
- C23C14/0042—Controlling partial pressure or flow rate of reactive or inert gases with feedback of measurements
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/081—Oxides of aluminium, magnesium or beryllium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/083—Oxides of refractory metals or yttrium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/50—Substrate holders
- C23C14/505—Substrate holders for rotation of the substrates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Fluid Mechanics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 적층 구조를 지니고 높은 저항 변화율을 갖는 가변저항층을 구비하는 비휘발성 메모리 소자 및 그 제조방법을 제공한다. 본 발명의 일실시예에 따르면, 비휘발성 메모리 소자는 제 1 전극(2), 제 2 전극(6) 및 제 1 전극(2)과 제 2 전극(6) 사이에 개재되고 저항값이 적어도 2개의 다른 저항 상태로 변화하는 가변저항층(5)을 포함한다. 가변저항층(5)은 Hf 및 O를 포함하는 제 1 금속산화층(3)과, 제 1 금속산화층(3)과 제 1 전극(2) 및 제 2 전극(6) 중 적어도 하나 사이에 제공되고 Al 및 O를 포함하는 제 2 금속산화층(4)을 갖는 적층 구조를 지닌다.
Description
본 발명은 비휘발성 메모리 소자 및 그 제조방법에 관한 것이며, 특히 저항변화형 비휘발성 메모리 소자에 관한 기술 및 그 제조방법에 관한 것이다.
현재 주류인 부동 게이트(floating gate)를 사용하는 플래시 메모리에 대해, 메모리 셀의 소형화에 따라 인접 셀의 부동 게이트들 사이의 용량성 결합(capacitive coupling)으로 인한 간섭에 의해 유발된 임계 전압(Vth) 변동이 발생한다는 과제가 있다.
따라서, 소형화에 적합한 구성의 메모리로서, 전극들 간에 개재된 저항이 변하는 층을 갖는 저항변화형 비휘발성 메모리 소자의 발달이 진전되고 있다. 저항변화형 비휘발성 메모리 소자는 저항성 층의 전기 저항이 전기 자극에 의해 2 이상의 값들 사이로 전환될 수 있는 점을 특징으로 한다. 소자 구조 및 동작의 간소화 때문에, 이런 소자가 소형화 및 비용 절감을 가능하게 하는 비휘발성 메모리 소자로서 기대된다.
인가되는 전압에 의해 저항이 변하는 층은 전이금속으로 구성된 그룹에서 선택되는 소자의 산화물의 층을 포함한다. 이런 산화물로서, 니켈 산화물(NiO), 바나듐 산화물(V2O5), 아연 산화물(ZnO), 니오븀 산화물(Nb2O5), 티타늄 산화물(TiO2), 텅스텐 산화물(WO3), 티타늄 산화물(TiO2), 코발트 산화물(CoO), 탄탈륨 산화물(Ta2O5) 등이 있다.
저항변화의 동작 원리에 대한 세부 사항이 명확하지는 않지만, 저항변화층으로 전압을 인가함으로써 필라멘트라고 하는 전류 경로가 저항변화층에 형성되며 소자의 저항이 필라멘트와 상부 및 하부 전극들 사이의 연결 상태에 따라 변화하는 원리, 및 저항변화층의 저항이 전극과 저항변화층의 경계에서 산소 원자의 이동에 기인하여 변화하는 원리가 보고되고 있다.
도 16을 토대로, 저항변화형 비휘발성 메모리 소자(ReRAM: 저항성 랜덤 액세스 메모리)의 동작 원리의 예가 기술된다. 일반 ReRAM인 저항변화형 비휘발성 메모리 소자(메모리 소자)(610)는 저항변화막(예컨대, 전이금속 산화막)(613)이 층간 절연막(611) 상에 형성되는 하부 전극(612)과 상부 전극(614) 사이에 개재되는 평판형 적층 구조(parallel plate type stacked structure)를 가진다. 참조번호 618은 외부 배선과의 연결용 컨택홀(contact hole)이다. 전압이 상부 전극(614)과 하부 전극(612) 사이에 인가되는 경우, 저항변화막(613)의 전기 저항이 변하며, 2개의 다른 저항 상태(리셋(reset) 상태, 셋(set) 상태)를 취할 수 있다.
저항변화형 비휘발성 메모리 소자(610)의 동작 메커니즘에 따르면, 먼저 2개의 저항 상태들 사이의 전이를 가능하게 하기 위한 초기 동작으로서, 형성 전압(forming voltage)이 인가된다. 형성 전압을 인가하여 전류 경로인 필라멘트가 저항변화막(613)에 형성될 수 있는 상태를 설정한다. 그 다음, 동작 전압(셋 전압 또는 리셋 전압)을 인가하여 필라멘트의 발생 상태를 변화시킴으로써, 셋/리셋 동작, 즉 기록 또는 소거를 실행한다.
특허문헌 1에는, 니켈 산화물을 포함하는 비결정질 절연층 및 니켈 산화물을 포함하는 결정질 저항변화층이 상부 및 하부 전극들 사이에 적층되는 비휘발성 메모리 소자가 제안되며, 비정질 절연막의 절연 파괴가 발생하고 안정된 필라멘트가 전류가 흐르는 영역 상의 저항변화층에서 형성되는 점이 기술된다.
특허문헌 2에는, HfOx(0.9≤x≤1.6)의 조성물을 갖는 하프늄 산화막 및 HfOy(1.8＜y＜2.0)의 조성물을 갖는 하프늄 산화막은 상부 및 하부 전극들 사이에 적층되며 고속 및 가역적으로 안정된 재기록 특성을 가지는, 비휘발성 메모리 소자가 제안된다.
비특허문헌 1에는, Pt가 상부 및 하부 전극들로 사용되고 저항변화층이 NiO를 포함하는 비휘발성 메모리 소자가 제안되며, 필라멘트라고 하는 전류 경로가 Ni 산화물에 형성되고 저항이 변화하는 점이 기술된다. 또한, 비특허문헌 2에는, Pt가 상부 및 하부 전극들로 사용되고 저항변화층이 TaOx를 포함하는 비휘발성 메모리 소자가 제안되며, 저항이 Pt 전극과 TaOx 사이의 경계층에서 산소 원자의 이동에 따라 변화하는 점이 기술된다.
또한, 에칭 공정이 용이한 전극 재료로서 티타늄 질화물을 사용하는 저항변화형 비휘발성 메모리 소자에 관한 기술이 주목받는다. 비특허문헌 3에는, Pt가 하부 전극으로 사용되고 HfOx 또는 HfAlOx가 저항변화층으로 사용되며 상부 전극이 TiN을 포함하는 비휘발성 메모리 소자가 제안되며, HfAlOx를 저항변화층으로 사용하여 동작 전압의 변화가 억제될 수 있다는 점을 기술한다. 또한, 비특허문헌 4에는, TiN/Ti/HfO2/TiN 적층 구조의 산소 어닐링에 의해 TiN/TiOx/HfOx/TiN을 갖는 적층 구조를 제조함으로써 저항변화 동작을 구현가능하다는 점이 기술된다.
[특허문헌]
특허문헌 1: 국제특허공보 팜플렛 No.2008/062623
특허문헌 2: 일본특허 No.04469023
[비특허문헌]
비특허문헌 1: APPLIED PHYSICS LETTERS 86, 093509 (2005)
비특허문헌 2: 국제전자소자학회 기술요약(International Electron Device Meeting technical digest), 2008, P293
비특허문헌 3: VLSI 기술에 관한 심포지엄 기술 논문 요약, 2009, P30
비특허문헌 4: 국제전자소자학회 기술요약, 2008, P297
그러나, 하기에 기술되는 바와 같이, 상술한 기술들에는 각각 그 문제점이 존재한다.
첫째, 특허문헌 1의 경우와 같이, 비결정질 절연층과 결정질 저항변화층이 적층되는 적층 구조를 사용하는 기술은 소자의 동작 전압의 변화를 억제하고 정보를 안정적으로 저장하는데 효과적이나, 저항변화층의 조성에 관해서는 구체적으로 기술되어 있지 않기 때문에, 저항변화율이 개선될 수 없는 문제가 있다.
둘째, 특허문헌 2의 경우, 안정된 재기록 저항변화 특성을 얻기 위해, 조성이 다른 2개의 층의 HfOx 막 및 HfOy 막이 가변저항으로 사용되나, 고저항 상태와 저저항 상태 사이의 변화율이 5 내지 8로 낮은 문제가 있다.
셋째, 비특허문헌 1 및 비특허문헌 2의 경우와 같이, 가변저항층으로 NiOx 또는 TaOx를 사용하여 우수한 저항변화 특성을 얻기 위해서는, 상부 및 하부 전극들로 Pt를 사용하는 것이 필요하다. 저항변화형 비휘발성 메모리 소자의 전극으로서 Pt 전극을 사용하는 기술은 전극의 산화로 인한 소자 특성의 동작 불안정성을 억제하는데 효과적이나, 전극 가공 프로세스에서 에칭이 곤란하고 재료 비용의 절감이 어렵다는 문제가 있다.
넷째, 비특허문헌 3 및 비특허문헌 4의 경우와 같이, 저항변화층으로 Hf 및 Al을 포함하는 금속 산화물을 사용하고 전극 재료로 TiN을 사용하는 기술은 상술한 전극 가공 프로세스의 에칭에서 재료 비용을 절감하는데 효과적이나, 저항변화 특성을 얻기 위해 최적화된 금속 산화막의 산소 조성의 범위에 대해서는 전혀 기술되어 있지 않은 문제가 있다.
본 발명은 상술한 종래의 문제점을 해결하였으며, 본 발명의 목적은 적층 구조의 가변저항층을 갖는 비휘발성 메모리 소자에서, 가변저항층이 높은 저항변화율을 갖는 비휘발성 메모리 소자 및 그 제조방법을 제공하기 위함이다.
상술한 목적을 달성하기 위해, 본 발명의 제 1 태양은 제 1 전극, 제 2 전극 및 제 1 전극과 제 2 전극 사이에 개재되며 저항값이 적어도 2개의 다른 저항 상태로 변화하는 가변저항층을 구비하는 비휘발성 메모리 소자로서, 상기 가변저항층은 Hf 및 O를 포함하는 제 1 금속산화층, 및 제 1 금속산화층과 제 1 전극 및 제 2 전극 중 적어도 하나 사이에 제공되며 Al 및 O를 포함하는 제 2 금속산화층을 갖는 적층 구조를 지닌다.
또한, 본 발명의 제 2 태양은 제 1 전극, 제 2 전극 및 제 1 전극과 제 2 전극 사이에 개재되며 저항값이 적어도 2개의 다른 저항 상태로 변화하는 가변저항층을 구비하고, 상기 가변저항층은 Hf 및 O를 포함하는 제 1 금속산화층; 및 제 1 금속산화층과 제 1 전극 및 제 2 전극 중 적어도 하나 사이에 제공되며 Al 및 O를 포함하는 제 2 금속산화층을 갖는 적층 구조를 지니는 비활성 메모리 소자의 제조방법으로서, 상기 가변저항층을 형성하는 단계는, 제 1 금속산화층을 형성하는 단계; 및제 2 금속산화층을 형성하는 단계를 포함하고, 상기 제 1 금속산화층을 형성하는 단계는 산소 및 비활성 가스를 포함하는 반응성 가스의 혼합 분위기 하에서 금속 타겟으로서 하프늄을 사용하고, Hf 및 O의 몰비(O/Hf 비)가 0.30 내지 1.90의 범위를 만족하도록 반응성 가스 및 비활성 가스의 혼합비를 설정하는 제 1 마그네트론 스퍼터링 단계를 포함하며, 상기 제 2 금속산화층을 형성하는 단계는 산소 및 비활성 가스를 포함하는 반응성 가스의 혼합 분위기 하에서 금속 타겟으로서 알루미늄을 사용하고, Al 및 O의 몰비(O/Al 비)가 1.0 내지 2.2의 범위를 만족하도록 반응성 가스 및 비활성 가스의 혼합비를 설정하는 제 2 마그네트론 스퍼터링 단계를 포함한다.
본 발명에 따르면, 높은 저항변화율을 갖는 저항변화형 비휘발성 반도체 소자를 구현하는 것이 가능하다.
도 1은 본 발명의 일실시예에 따라 소자 구조의 횡단면도이다.
도 2는 본 발명의 일실시예에 따라 티타늄 질화막의 형성 과정에서 사용하기 위한 처리장치의 개략도이다.
도 3은 본 발명의 일실시예에 따라 적층형 저항변화층의 Hf 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 4a는 본 발명의 일실시예에 따라 적층형 저항변화층의 Al 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 4b는 본 발명의 일실시예에 따라 적층형 저항변화층의 Al 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 4c는 본 발명의 일실시예에 따라 적층형 저항변화층의 Al 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 4d는 본 발명의 일실시예에 따라 적층형 저항변화층의 Al 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 5는 본 발명의 일실시예에 따라 적층형 저항변화층 및 종래의 단층형 저항변화층의 저항변화형 비휘발성 메모리 소자들의 전류-전압 특성을 나타내는 도면이다.
도 6은 본 발명의 일실시예에 따라, AlOx 층이 저항변화층인 HfOx 층과 하부 TiN 전극의 경계로 삽입되는 소자 및 AlOx 층이 저항변화층인 HfOx 층과 상부 TiN 전극 및 하부 TiN 전극의 경계들로 삽입되는 소자의 전류-전압 특성을 나타내는 도면이다.
도 7은 본 발명의 일실시예에 따라 저항변화율과 저항변화형 비휘발성 메모리 소자의 AlOx 막 두께 사이의 관계를 나타내는 도면이다.
도 8은 본 발명의 일실시예에 따라 티타늄 질화막의 막 조성(N/Ti 비: 도면의 ●) 및 막 조성(O/Ti 비: 도면의 □)과 막 밀도 사이의 관계를 나타내는 도면이다.
도 9는 본 발명의 일실시예에 따라 티타늄 질화막의 XRD 회절 스펙트럼의 피크 강도 비(peak intensity ratio)와 막 조성 사이의 관계를 나타내는 도면이다.
도 10은 본 발명의 일실시예에 따라 XRD 회절 스펙트럼의 피크 강도 비와 티타늄 질화막의 막 조성 사이의 관계를 나타내는 도면이다.
도 11은 본 발명의 일실시예에 따른 티타늄 질화막의 SEM에 의한 관측 이미지를 나타내는 도면이다.
도 12는 본 발명의 일실시예에 따른 소자의 제조장치의 평면도이다.
도 13은 본 발명의 일실시예에 따른 소자의 가변 저항 소자의 공정 흐름을 나타내는 도면이다.
도 14는 본 발명의 일실시예에 따른 소자의 단면 구조를 나타내는 도면이다.
도 15는 본 발명의 일실시예에 따른 소자의 전류-전압 특성을 나타내는 도면이다.
도 16은 종래의 저항변화형 비휘발성 메모리 소자의 단면 구조를 나타내는 개략도이다.
도 2는 본 발명의 일실시예에 따라 티타늄 질화막의 형성 과정에서 사용하기 위한 처리장치의 개략도이다.
도 3은 본 발명의 일실시예에 따라 적층형 저항변화층의 Hf 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 4a는 본 발명의 일실시예에 따라 적층형 저항변화층의 Al 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 4b는 본 발명의 일실시예에 따라 적층형 저항변화층의 Al 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 4c는 본 발명의 일실시예에 따라 적층형 저항변화층의 Al 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 4d는 본 발명의 일실시예에 따라 적층형 저항변화층의 Al 및 O의 조성에 의한 저항변화형 비휘발성 메모리 소자의 전류-전압 특성을 나타내는 도면이다.
도 5는 본 발명의 일실시예에 따라 적층형 저항변화층 및 종래의 단층형 저항변화층의 저항변화형 비휘발성 메모리 소자들의 전류-전압 특성을 나타내는 도면이다.
도 6은 본 발명의 일실시예에 따라, AlOx 층이 저항변화층인 HfOx 층과 하부 TiN 전극의 경계로 삽입되는 소자 및 AlOx 층이 저항변화층인 HfOx 층과 상부 TiN 전극 및 하부 TiN 전극의 경계들로 삽입되는 소자의 전류-전압 특성을 나타내는 도면이다.
도 7은 본 발명의 일실시예에 따라 저항변화율과 저항변화형 비휘발성 메모리 소자의 AlOx 막 두께 사이의 관계를 나타내는 도면이다.
도 8은 본 발명의 일실시예에 따라 티타늄 질화막의 막 조성(N/Ti 비: 도면의 ●) 및 막 조성(O/Ti 비: 도면의 □)과 막 밀도 사이의 관계를 나타내는 도면이다.
도 9는 본 발명의 일실시예에 따라 티타늄 질화막의 XRD 회절 스펙트럼의 피크 강도 비(peak intensity ratio)와 막 조성 사이의 관계를 나타내는 도면이다.
도 10은 본 발명의 일실시예에 따라 XRD 회절 스펙트럼의 피크 강도 비와 티타늄 질화막의 막 조성 사이의 관계를 나타내는 도면이다.
도 11은 본 발명의 일실시예에 따른 티타늄 질화막의 SEM에 의한 관측 이미지를 나타내는 도면이다.
도 12는 본 발명의 일실시예에 따른 소자의 제조장치의 평면도이다.
도 13은 본 발명의 일실시예에 따른 소자의 가변 저항 소자의 공정 흐름을 나타내는 도면이다.
도 14는 본 발명의 일실시예에 따른 소자의 단면 구조를 나타내는 도면이다.
도 15는 본 발명의 일실시예에 따른 소자의 전류-전압 특성을 나타내는 도면이다.
도 16은 종래의 저항변화형 비휘발성 메모리 소자의 단면 구조를 나타내는 개략도이다.
이하에서, 본 발명의 실시예가 도면을 기초로 상세히 기술된다.
본 발명은 Hf 및 O을 포함하는 제 1 금속 산화막과 Al 및 O을 포함하는 제 2 금속 산화층의 적층 구조를 갖는 가변저항층, 및 제 1 및 제 2 전극으로서 Ti와 N을 포함하는 금속 질화층을 포함하는 전극을 가지는 저항변화형 비휘발성 반도체 소자(저항변화형 비휘발성 메모리 소자 등)에 관한 것이다. 본 발명의 발명자는 저항변화형 비휘발성 반도체 소자들의 저항 변화에 적합한 금속 산화막 구조에 관하여 상당한 연구를 수행했으며, 그 결과, Hf 및 O를 포함하는 제 1 금속 산화층의 Hf 및 O의 몰비(O/Hf 비)가 0.30 내지 1.90의 조성 범위에 있도록 설정하고 Al 및 O를 포함하는 제 2 금속 산화층의 Al 및 O의 몰비(O/Al 비)가 1.0 내지 2.2의 조성 범위에 있도록 설정함으로써, 높은 저항변화율을 갖는 저항변화형 비휘발성 반도체 소자(비휘발성 메모리 소자)를 구현할 수 있다는 점을 발견했다.
또한, 본 발명의 발명자는 산소 및 비활성 가스를 포함하는 반응성 가스의 혼합 분위기 하에서 금속 타겟으로서 하프늄을 사용하고 Hf 및 O의 몰비(O/Hf 비)가 진공용기 내에서 0.30 내지 1.90의 범위를 만족하도록 반응성 가스 및 비활성 가스의 혼합비를 설정하는 제 1 마그네트론 스퍼터링 공정을 실행하여, Hf 및 O를 포함하는 제 1 금속 산화층을 형성함으로써, 그리고 산소 및 비활성 가스를 포함하는 반응성 가스의 혼합 분위기 하에서 금속 타겟으로서 알루미늄을 사용하고 Al 및 O의 몰비(O/Al 비)가 진공용기 내에서 1.0 내지 2.2의 범위를 만족하도록 반응성 가스 및 비활성 가스의 혼합비를 설정하는 제 2 마그네트론 스퍼터링 공정을 실행하여, Al 및 O를 포함하는 제 2 금속 산화층을 형성함으로써 가변저항층을 형성하여, 저항값이 적어도 2개의 다른 상태로 변하고 제 1 전극 및 제 2 전극 사이에 개재되는 가변저항층을 포함하는 비휘발성 메모리 소자를 제조하는 방법으로, 높은 저항변화율을 갖는 저항변화형 비휘발성 반도체 소자(비휘발성 메모리 소자)를 구현할 수 있다는 점을 발견했다.
본 발명의 일실시예에서 저항변화형 비휘발성 메모리 소자에 적합한 가변저항층 및 티타늄 질화물 전극층의 형태는 예시된 도 1의 저항변화형 비휘발성 메모리 소자로 설명된다. 도 1에 도시된 바와 같이, 표면에 실리콘 산화막을 갖는 하지 기판(예컨대, 열산화된 막이 형성된 Si 기판)(1)상에, 제 1 전극인 티타늄 질화막(2), 티타늄 질화막(2)상의 Hf 및 O를 포함하는 제 1 금속 산화막(HfOx)(3)과 Al 및 O를 포함하는 제 2 금속 산화막(AlOx)(4)의 적층체인 가변저항층(5) 및 가변저항층(5)상의 제 2 전극인 티타늄 질화막(6)이 형성된다.
도 2는 본 발명의 일실시예에 따라 제 1 전극 및 적층 구조를 갖는 가변저항막(가변저항층(5))으로 구성된 티타늄 질화막의 형성 과정에서 사용하기 위한 처리장치의 개략도이다.
증착처리용 챔버(100)는 히터(101)에 의해 소정의 온도로 가열되도록 구성된다. 피처리 기판(102)은 기판 지지부(103)에 내장된 서셉터(104)를 거쳐 히터(105)에 의해 소정의 온도로 가열될 수 있다. 바람직하게는, 기판 지지부(103)가 막 두께의 균일성의 관점에서 소정의 회전수로 회전할 수 있다. 증착처리용 챔버에서, 타겟(106)은 피처리 기판(102)을 마주하는 위치에 설치된다. 타겟(106)은 가령 구리와 같은 금속으로 만든 배면판(107)을 통해 타겟 홀더(108)에 설치된다. 한편, 타겟(106) 및 배면판(107)을 결합하는 타겟 어셈블리의 외형을 타겟 재료와 하나의 부품으로 제조하고, 타겟과 동일하게 장착하는 것이 또한 허용된다. 즉, 타겟이 타겟 홀더에 설치되는 구성이 허용된다. 가령 구리와 같은 금속으로 만든 타겟 홀더(108)에 스퍼터링 방전용 전력을 인가하는 직류전원(110)이 연결되며, 홀더는 절연체(109)에 의해 접지 전위로 증착처리용 챔버(100)의 벽으로부터 절연된다. 스퍼터링 면에서 볼 때 타겟(106)의 배후에 마그네트론 스퍼터링을 구현하기 위한 마그넷(111)이 배치된다. 마그넷(111)은 마그넷 홀더(112)에 의해 고정되며, 미도시된 마그넷 홀더 회전기구로 회전가능하다. 타겟의 침식(erosion)을 균일하게 만들기 위해, 마그넷(111)은 방전 중 회전한다. 타겟(106)은 기판(102)에 대해 비스듬히 상부 오프셋 위치에 설치된다. 즉, 타겟(106)의 스퍼터링 면의 중심점이 기판(102)의 중심점의 법선에 대해 소정의 치수만큼 이동된 위치에 놓인다. 차폐판(116)이 타겟(106)과 피처리 기판(102) 사이에 배치되며, 전력이 공급되는 타겟(106)으로부터 방출된 스퍼터링 입자에 의해 처리 기판(102)상의 막 형성을 제어한다.
Hf 및 O를 포함하는 제 1 금속 산화막을 형성하기 위해, 타겟(106)으로서 Hf의 금속 타겟을 사용하는 것이 좋다. Hf 및 O를 포함하는 제 1 금속 산화막의 증착은 각각의 타겟 홀더(108)와 배면판(107)을 통해 직류 전원(110)으로부터 금속 타겟(106)으로 전력을 공급함으로써 실행된다. 이 경우, 비활성 가스가 밸브(202), 질량 유량 제어기(203) 및 밸브(204)를 통해 비활성 가스원(201)에서 그리고 타겟 근처에서 처리 챔버(100)로 주입된다. 또한, 산소를 포함하는 반응성 가스가 밸브(206), 질량 유량 제어기(207) 및 밸브(208)를 통해 산소 가스원(205)으로부터 처리 챔버(100)의 기판 근처로 주입된다. 주입된 비활성 가스 및 반응성 가스는 컨덕턴스 밸브(117)를 통해 진공 펌프(118)로 배출된다.
본 발명의 일실시예에서 Hf 및 O를 포함하는 제 1 금속 산화막을 증착하기 위해, 스퍼터링 가스로서 아르곤이 사용되고, 반응성 가스로서 산소가 사용된다. 기판 온도를 27℃ 내지 600℃, 타겟 전력을 50W 내지 1000W, 스퍼터링 가스 압력을 0.2Pa 내지 1.0Pa, Ar 유량을 0sccm 내지 100sccm 그리고 산소 가스 유량을 0sccm 내지 100sccm의 범위에서 적절히 결정하는 것이 가능하다. 여기서는, 증착이 30℃로 설정된 기판 온도, 600W의 Hf의 타겟 전력(100kHz, 1us), 0.24Pa의 스퍼터링 가스 압력, 20sccm의 아르콘 가스 유량 및 0sccm 내지 30sccm의 범위에서 변하는 산소 가스 유량으로 실행된다. 금속 산화막에서 Hf 원소와 O 원소의 몰비가 스퍼터링에서 주입된 아르곤과 산소의 혼합비로 조절된다. 한편, sccm = 1기압, 0℃에서 1분당 공급된 가스 유량을 나타내는 ㎤ 수 = (0℃에서) 1.69×10-3 Pa·m3/s. 또한, 산소 가스 공급율이 30sccm 이하로 설정되는 이유는 하프늄 금속 타겟의 표면의 산화로 인한 스퍼터링율의 저하율이 최대가 되도록 하기 위함이다. "스퍼터링율"은 스퍼터링 타겟을 충격하는 하나의 충격 이온당 방출된 스터링된 원자의 수의 비율을 나타낸다.
Al 및 O를 포함하는 제 2 금속 산화막을 형성하기 위해, 타겟(106)으로서 Al의 금속 타겟을 사용하는 것이 좋다. Al 및 O를 포함하는 제 2 금속 산화막의 증착은 각각의 타겟 홀더(108)와 배면판(107)을 통해 직류 전원(110)으로부터 금속 타겟(106)으로 전력을 공급함으로써 실행된다. 이 경우, 비활성 가스가 밸브(202), 질량 유량 제어기(203) 및 밸브(204)를 통해 비활성 가스원(201)에서 그리고 타겟 근처에서 처리 챔버(100)로 주입된다. 또한, 산소를 포함하는 반응성 가스가 밸브(206), 질량 유량 제어기(207) 및 밸브(208)를 통해 산소 가스원(205)으로부터 처리 챔버(100)의 기판 근처로 주입된다. 주입된 비활성 가스 및 반응성 가스는 컨덕턴스 밸브(117)를 통해 진공 펌프(118)로 배출된다.
본 발명의 일실시예에서 Al 및 O를 포함하는 제 2 금속 산화막을 증착하기 위해, 스퍼터링 가스로서 아르곤이 사용되고, 반응성 가스로서 산소가 사용된다. 기판 온도를 27℃ 내지 600℃, 타겟 전력을 50W 내지 1000W, 스퍼터링 가스 압력을 0.2Pa 내지 1.0Pa, Ar 유량을 0sccm 내지 100sccm 그리고 산소 가스 유량을 0sccm 내지 100sccm의 범위에서 적절히 결정하는 것이 가능하다. 여기서는, 증착이 30℃로 설정된 기판 온도, 200W의 Al의 타겟 전력(100kHz, 1us), 0.24Pa의 스퍼터링 가스 압력, 20sccm의 아르콘 가스 유량 및 0sccm 내지 40sccm의 범위에서 변하는 산소 가스 유량으로 실행된다. 금속 산화막에서 Al 원소와 O 원소의 몰비가 스퍼터링에서 주입된 아르곤과 산소의 혼합비로 조절된다. 한편, "몰비(molar ratio)"는 물질의 양의 기본 단위들인 몰수들의 비를 나타낸다. X선 광전자 분광법을 통해 물질 내에 있는 고유 전자의 결합 에너지 및 전자의 에너지 레벨과 양으로부터 몰비를 측정하는 것이 가능하다. 한편, 산소 가스 공급율이 40sccm 이하로 설정되는 이유는 알루미늄 금속 타겟의 표면의 산화로 인한 스퍼터링율의 저하율이 최대가 되도록 하기 위함이다.
주로 티타늄 질화막으로 구성된 제 1 전극 및 제 2 전극을 형성하기 위해, 타겟(106)으로 Ti의 금속 타겟을 사용하는 것이 좋다. 이는 각각의 타겟 홀더(108)와 배면판(107)을 통해 직류 전원(110)으로부터 금속 타겟(106)으로 전력을 공급함으로써 실행된다. 이 경우, 비활성 가스가 밸브(202), 질량 유량 제어기(203) 및 밸브(204)를 통해 비활성 가스원(201)에서 그리고 타겟 근처에서 처리 챔버(100)로 주입된다. 또한, 질소를 포함하는 반응성 가스가 밸브(206), 질량 유량 제어기(207) 및 밸브(208)를 통해 질소 가스원(205)으로부터 처리 챔버(100)의 기판 근처로 주입된다. 주입된 비활성 가스 및 반응성 가스는 컨덕턴스 밸브(117)를 통해 진공 펌프(118)로 배출된다.
본 발명의 일실시예에서 티타늄 질화막의 증착은 스퍼터링 가스로서 아르곤을 사용하고, 반응성 가스로서 질소를 사용한다. 기판 온도를 27℃ 내지 600℃, 타겟 전력을 50W 내지 1000W, 스퍼터링 가스 압력을 0.2Pa 내지 1.0Pa, Ar 유량을 0sccm 내지 100sccm 그리고 질소 가스 유량을 0sccm 내지 100sccm의 범위에서 적절히 결정하는 것이 가능하다. 여기서는, 증착이 30℃의 기판 온도, 1000W의 Ti 타겟 전력, 0sccm의 아르콘 가스 유량 및 50sccm의 질소 가스 유량 하에서 실행된다. 티타늄 질화막에서 Ti 원소와 N 원소의 몰비가 스퍼터링에서 주입된 아르곤과 질소의 혼합비로 조절된다.
이하, 도 1에 도시된 저항변화형 비휘발성 메모리를 형성하는 방법이 기술된다.
먼저, 도 2에 도시된 증착 장치를 사용하여, 기본적으로 티타늄 질화막을 구성된 제 1 전극(2)이 열-산화막을 갖는 Si 기판(1)상에 형성된다.
다음으로, 도 2에 도시된 증착 장치와 유사한 증착 장치에 의해, 제 1 전극(2) 상에 Hf 및 O를 포함하고 가변저항층(5)에 포함되는 제 1 금속 산화막(3)이 형성된다.
다음으로, 도 2에 도시된 증착 장치와 유사한 증착 장치에 의해, 제 1 금속 산화막(3) 상에 Al 및 O를 포함하고 가변저항층(5)에 포함되는 제 2 금속 산화막(4)이 형성된다. 그 결과, 제 1 금속 산화막(3)과 제 2 금속 산화막의 적층체인 가변저항층(5)이 형성된다.
다음으로, 도 2에 도시된 증착 장치와 유사한 증착 장치에 의해, 제 2 전극(6)으로서 티타늄 질화막이 제 1 전극(2)의 형성 과정과 동일한 방식으로 제 2 금속 산화막(4) 상에(즉, 가변저항층(5) 상에) 증착된다.
다음으로, 리소그래픽 기술 및 RIE(반응 이온 에칭) 기술을 사용하여, TiN 막이 소정의 크기로 가공되어 소자를 형성한다.
Hf 및 O를 포함하는 증착된 제 1 금속 산화막(3)과 Al 및 O를 포함하는 제 2 금속 산화막(4)의 조성은 X선 광전자 분광법(XPS)으로 분석되었다. 또한, 제조된 소자의 저항변화 특성이 I-V 측정으로 평가되었다.
<O/Hf의 조성 및 저항변화 특성>
도 3은 전압 0.2V에서 HfOx 저항변화층을 갖는 소자의 저항변화율 및 O/Hf 비(O/Hf=0.16 내지 O/Hf=2.0) 사이의 관계를 나타내는 도면이며, 특히 셋 상태(저항이 고저항 상태에서 저저항 상태로 변함) / 리셋 상태(저항이 저저항 상태에서 고저항 상태로 변함)에서 저항변화율이 0.30에서 1.90으로 O/Hf 비가 증가함에 따라 1 자릿수에서 6 자릿수로 증가하는 상태를 알려준다. 반면에, O/Hf 비가 0.30 미만 또는 1.90 이상인 경우 스위칭 동작은 확인되지 않았다.
<O/Al의 조성 및 저항변화 특성>
도 4a 내지 4d에서는, 적층형 저항변화층 내 AlOx 층의 O/Al 비들(O/Al=0 내지 O/Al=2.2) 각각의 저항변화형 비휘발성 메모리 소자의 전류-전압 특성이 도시된다(O/Hf 비는 0.30으로 고정된다). 저항변화층의 O/Al 비가 1.0 이상인 저항변화형 비휘발성 메모리 소자에서 양극형 스위칭 동작이 얻어짐을 확인했다. 즉, 음의 전압이 저항변화형 비휘발성 메모리 소자에 인가되는 경우 고저항 상태에서 저저항 상태로(셋) 그리고 양의 전압이 인가되는 경우 저저항 상태에서 고저항 상태로(리셋) 저항이 변화함을 보여준다(이하, 셋 동작용으로 인가되는 음의 전압을 "셋 전압"이라 하고, 리셋 동작용으로 인가되는 양의 전압을 "리셋 전압"이라 한다). 도 4a 내지 4d에서는, O/Al 비가 0(금속 Al)인 경우 스위칭 동작이 확인되지 않으나, 이에 반해 O/Al 비가 1.0 이상인 AlOx 층을 갖는 소자에서는 스위칭 동작이 얻어지며, 게다가 O/Al 비가 1.5 이상인 AlOx 층을 갖는 소자에서는 4 자릿수 이상의 저항변화율이 구현될 수 있음을 알려준다.
한편, 본 명세서에서 "저항변화율(resistance change ratio)"은 임의의 전압값에서 저항변화의 비율을 나타낸다. 예컨대, O/Al 비가 1.5 이상인 AlOx 층을 갖는 소자에서 인가 전압이 약 2V인 경우, 전류(I)는 1×10-3 내지 1×10-7의 범위에서 변화한다. 따라서, V=I×R로부터 저항(R)은 103 내지 1×107의 범위에서 4 자릿수의 저항변화율을 실현할 수 있다.
도 5는 저항변화층이 0.30의 O/Hf의 조성을 갖는 HfO 단층막을 가지는 소자의 전류-전압 특성(도 5의 □) 및 저항변화층이 2.2의 O/Al 비의 조성을 갖는 제 2 금속 산화막과 0.30의 O/Hf의 조성을 갖는 제 1 금속 산화막의 AlO/HfO 적층막을 가지는 소자의 전류-전압 특성(도 5의 ■)을 도시한다.
인가 전압(V)이 0.2V일 때 저항변화율이 HfO 단층 구조인 경우, 전류(I)가 1×10-3 내지 1×10-4의 범위에서 약 10 만큼 변화한다. 따라서, V=I×R로부터 103 내지 1×104의 범위에서 다만 1 자릿수의 저항변화율이 실현될 수 있다. 반면에, 인가 전압(V)이 0.2V일 때 저항변화율이 AlO/HfO 적층 구조인 경우, 전류가 1×10-3 내지 1×10-8의 저항(R) 범위에서 약 105 만큼 변화한다. 따라서, V=I×R로부터 103 내지 1×108의 저항(R) 범위에서 5 자릿수의 저항변화율이 실현될 수 있다. 본 발명의 일실시예에서 저항변화층을 Hf 및 O를 포함하는 제 1 금속 산화층과 Al 및 O를 포함하는 제 2 금속 산화층의 적층 구조로 설정함으로써, HfO 단층 구조의 경우에 비하여, 저항변화율이 대략 4 자릿수만큼 개선되었음이 확인되었다.
HfO 단층 구조를 갖는 저항변화층에서 AlO/HfO 적층 구조의 경우와 동등한 저항변화율을 얻기 위해, O/Hf 비를 증가시키는 방법이 있다. 그러나, 이 방법으로 AlO/HfO 적층 구조의 경우와 동일한 저항변화율이 얻어지더라도, 형성 전압(처음으로 산화막에 도전 경로(conduction path)를 생성하기 위해 인가되는 전압)이 높아지며, 셋 전압 및 리셋 전압도 높아짐이 확인되었다. 따라서, 본 발명의 일실시예의 AlOx 및 HfOx 적층막을 가변저항층으로 사용함으로써, 형성 전압을 크게 증가시키지 않고 저항변화율의 개선을 구현할 수 있다.
한편, 저항변화형 비휘발성 메모리 소자로 양의 펄스 및 음의 펄스를 교대로 그리고 연속적으로 인가하여 저항변화 현상의 재기록 내성(내구성 (endurance characteristic))을 평가함에 있어서도, 여러 번의 인가 후에 절연 파괴가 발생하여 동작이 멈추는 현상이 나타났다.
여기서, AlOx 층이 HfOx 층과 상부 TiN 전극의 경계로 삽입되는 소자가 기술되며, AlOx 층이 HfOx 층과 하부 TiN 전극의 경계로 삽입되는 소자 및 AlOx 층이 HfO 층과 상부 TiN 전극 및 하부 TiN 전극의 경계들에 삽입되는 소자에서 동일한 효과가 얻어짐도 확인되었다. 즉, AlOx 층을 HfOx 층과 상부 TiN 전극의 경계 및 HfOx 층과 하부 TiN 전극의 경계 중 적어도 하나로 삽입함으로써, 형성 전압의 증가를 감소시키면서 저항변화율을 향상시키는 것이 가능하다.
도 6은 AlOx 층이 HfOx 층과 하부 TiN 전극의 경계로 삽입되는 소자의 전류-전압 특성과 AlOx 층이 HfO 층과 상부 TiN 전극 및 하부 TiN 전극의 경계들에 삽입되는 소자의 전류-전압 특성을 도시한다. 한편, 도 6에서, □는 저항변화층이 0.30의 O/Hf 비의 조성을 갖는 HfO 단층막을 가지는 소자를 나타내며, ■는 2.2의 O/Al 비의 조성을 갖는 제 2 금속 산화막 및 0.30의 O/Hf의 조성을 갖는 제 1 금속 산화막의 AlO/HfO 적층막을 갖는 소자의 전류-전압 특성을 나타낸다. 도 5의 경우와 같이, 인가 전압 0.2V에서 저항변화율에 대하여, 저항변화층을 적층 구조로 설정함으로써 HfO 단층 구조의 경우에 비해 대략 4 자릿수만큼 개선되었음이 명백하다.
<AlO 층의 두께 및 저항변화 특성>
도 7은 제 1 금속 산화막으로서 HfO 막 두께가 20nm로 고정된 경우, 0.2V에서 소자의 저항변화율과 제 2 금속 산화막으로서 AlO 막 두께 사이의 관계를 나타내는 도면이다. 1nm 이상의 AlO 막 두께에서 셋/리셋에서의 저항변화율은 AlO 막 두께가 1nm인 경우 1×104이며, AlO 막 두께가 5nm인 경우 1×106임이 나타난다. 그 결과, 셋/리셋에서의 저항변화율이 4 자릿수부터 6 자릿수로 증가하는 상태를 알 수 있다.
상기 결과로 볼 때, 본 발명의 일실시예의 Hf 및 O를 포함하는 제 1 금속 산화막과 Al 및 O를 포함하는 제 2 금속 산화막의 적층막을 갖는 저항변화층(가변저항층)을 사용하여, 형성 전압을 크게 증가시키지 않고 저항변화율을 증가시킬 수 있다. 상술한 저항변화층을 갖는 소자에서, 저항변화 동작을 얻기 위한 제 2 금속 산화막의 Al 및 O의 몰비는 바람직하기로 1.0 내지 2.2이며, 더 바람직하기로 4 자릿수 이상의 저항변화율을 구현하기 위한 몰비는 1.5 내지 2.2이다. 막 두께는 1nm 이상이 바람직하다. 또한, 제 1 금속 산화막의 Hf 및 O의 몰비는 0.30 내지 1.90이 바람직하다.
상기 설명에서, 가변저항층 내 Hf 및 O의 몰비와 Al 및 O의 몰비는 스퍼터링에 주입된 아르곤과 산소의 혼합비에 의해 조절된다고 기술하고 있으나, 이에 국한되지 않으며, 예컨대 Hf 및 O의 몰비와 Al 및 O의 몰비가 가변저항층으로서 Hf 금속막 및 Al 금속막의 연속 형성 후 산소 분위기에서 열처리하여 조절되는 방법이 사용될 수도 있다. 또한, 전극층의 산화를 억제하는 관점에서 볼 때, 산소 분위기에서의 열처리 온도는 300℃ 내지 600℃의 범위에 있는 것이 바람직하다.
<티타늄 질화막의 조성과 결정성 및 저항변화 특성>
다음으로, 본 발명의 일실시예에 따라 Hf 및 O를 포함하는 제 1 금속 산화물과 Al 및 O를 포함하는 제 2 금속 산화물을 적층하여 얻어지며 이들 사이에 개재되는 적층형 저항변화층을 유지하는 전극들로 최적의 티타늄 질화막이 사용되는 경우, 저항변화 동작을 얻기 위한 티타늄 질화막 구조(조성/결정성)가 설명된다.
도 8은 본 발명의 일실시예에 따라 막 조성(N/Ti 비: 도면의 ●) 및 막 조성(O/Ti 비: 도면의 □)과 티타늄 질화막의 막 밀도 사이의 관계를 나타낸다. 이 실시예에서 제조된 저항변화형 비휘발성 메모리 소자의 스위칭 특성을 평가한 결과, 저항변화로 인한 스위칭 동작이 도면에 도시된 막 밀도가 4.7g/cc 이상이고, 막 조성 N/Ti 비가 1.15 이상인 영역에서 얻어짐을 확인하였다. 반면에, 막 밀도가 4.7g/cc보다 작고 막 조성 O/Ti 비가 1.15보다 작은 영역에서는, 저항변화로 인한 스위칭 동작이 얻어지지 않았다. 이런 결과는 막 조성 O/Ti 비가 막 밀도 4.7g/cc보다 작고 막 조성 N/Ti 비가 막 밀도 4.7g/cc보다 작은 도면의 영역에서 막 조성 O/Ti 비가 증가하기 때문인 것으로 여겨진다. 즉, 이는 막 조성 O/Ti 비가 증가하고 가변 저항변화층의 산소가 티타늄 질화막으로 다소 이동하는 경우, 전압 인가로 인한 저항변화가 발생하지 않음을 시사한다.
다음으로, 도 8에 도시된 조건 A(아르곤 가스 유량 10sccm, 질소 가스 유량 10sccm), 조건 B(아르곤 가스 유량 0sccm, 질소 가스 유량 50sccm) 및 조건 C(아르곤 가스 유량 13.5sccm, 질소 가스 유량 6sccm) 하에서 증착된 티타늄 질화막의 XRD(X선 회절) 스펙트럼이 도 9에 도시된다. 도 9의 가로축의 2θ는 샘플의 수평 방향에 대해 θ의 각으로 X선을 입사시키고, 샘플로부터 반사되어 나오는 X선들 중에서 입사 X선에 대해 각도 2θ의 X선을 검출하는 경우의 각도이며, 세로축의 강도는 회절에 의해 발생되는 샘플의 X선의 강도(임의값)를 나타낸다. 도 9의 C(111), C(200) 및 C(220)는 각각 티타늄 질화막의 결정면인 (111)면, (200)면, (220)면을 나타낸다. 도면에 도시된 바와 같이, 저항변화 동작이 얻어지는 본 발명의 일실시예의 티타늄 질화막은 (200)면의 결정 배향성이 높은 결정구조를 가진다.
도 10은 본 발명의 티타늄 질화막의 막 조성(N/Ti 비) 및 도 9에 도시된 XRD 스펙트럼에서 (111)면과 (200)면의 피크 강도 비 C(200)/C(111) 사이의 관계를 나타낸다. 도 10에 도시된 바와 같이, 본 발명의 저항변화 동작이 얻어지는, 막 조성 N/Ti 비가 1.15 이상인 티타늄 질화막에서 피크 강도 비는 1.2 이상이다. 여기서, 높은 피크 강도 비를 갖는 티타늄 질화막의 형태(morphology)는 SEM을 통한 단면 및 표면의 관찰로 평가된다. 도 11은 조건 A 하에서 증착된 티타늄 질화막의 SEM( 주사 전자 현미경, scanning electron microscope)를 통한 관측 이미지를 나타낸다. 도면에 도시된 바와 같이, 본 발명의 티타늄 질화막은 20nm 이하의 결정 입도(grain size)의 주상구조(columnar structure)를 가지며 표면 평탄도가 우수하다는 점이 확인될 수 있다. 작은 결정 입도와 표면 평탄도의 우수성으로 인하여, 결정입자의 경계로 유발되는 누설 전류가 억제되고 저항변화형 비휘발성 메모리 소자에 필요한 높은 저항변화율이 얻어질 수 있다고 여겨진다. 또한, 작은 결정 입도 및 밀집한 결정구조를 지님으로써 막 밀도가 개선된다고 여겨진다.
상술한 결과를 통해, 본 발명의 일실시예로 Hf 및 O를 포함하는 제 1 금속 산화물과 Al 및 O를 포함하는 제 2 금속 산화물의 적층체인 적층형 저항변화층을 포함하는 가변저항층을 갖는 소자에 적합한 티타늄 질화막에서는, Ti와 N의 몰비가 1.15 이상인 것이 바람직하며, 막 밀도가 4.7g/cc 이상인 것이 더 바람직하다. 또한, 금속 질화층의 결정 배향성을 나타내는 XRD 스펙트럼에서 C[220]/C[111]의 피크 강도 비(X)는 1.2 이상인 것이 바람직하다. 여기서, 본 발명에서의 "결정 배향성(crystal orientation)"은 Ti와 N을 포함하는 금속 질화층의 X선 회절 스펙트럼에서 (200) 피크 강도 및 (111) 피크 강도의 비(C(200)/C(111))를 나타낸다.
본 발명의 일실시예에서 티타늄 질화막의 증착 공정은 가변저항층의 플라즈마 손상으로 인한 소자 특성의 열화를 억제하고 조성 및 결정 배향성을 제어하기 위해, 도 2에 도시된 바와 같이 타겟이 기판에 대해 비스듬히 상부 오프셋 위치에 설치되는 진공 용기 내에, 질소와 비활성 가스를 포함하는 반응성 가스의 혼합 분위기하에서 Ti 타겟을 마그네트론-스퍼터링하는 공정이다. 이런 공정에서는, 금속 질화층에서 Ti와 N의 몰비가 1.15 이상이고 결정 배향성(X1)이 1.2＜X인 범위를 만족하도록, 질소 가스와 비활성 가스의 혼합비를 설정하는 것이 바람직하다.
<저항변화형 비휘발성 메모리 소자의 제조장치>
상술한 설명으로 볼 때, 본 발명의 일실시예로 Hf 및 O를 포함하는 제 1 금속 산화물과 Al 및 O를 포함하는 제 2 금속 산화물의 적층형 저항변화층을 갖는 소자에서 저항성 동작을 얻기 위해서는, Hf 및 O의 조성과 Al 및 O의 조성을 제어하는 것이 필요하다. 또한, 저항변화층 및 그 사이에 개재된 저항변화층을 지지하는 전극들(제 1 전극 및 제 2 전극)의 경계의 산화를 제어하는 것이 바람직하다. 따라서, 본 발명의 일실시예에서 저항변화형 비휘발성 메모리 소자를 제조하기 위해서는, 피처리 기판상에 제 1 전극을 형성한 후, 피처리 기판을 공기에 노출하지 않고 가변저항층을 형성하며, 이후 피처리 기판을 공기에 노출하지 않고 제 2 전극을 형성하는 것이 바람직하다.
한편, 제 1 전극, 가변저항층 및 제 2 전극의 형성은 동일한 처리장치 내에서 처리될 수 있으나, 전극층을 구성하는 금속 소자와 가변저항층을 구성하는 소자의 상호 오염을 방지하거나 줄이기 위해, 피처리 기판의 공기 노출을 방지하는 반송장치에 연결되는 전극 형성용 처리장치 및 가변저항층 형성용 처리 장치를 포함하는 제조 장치를 사용하여 처리를 실행하는 것이 바람직하다. 또한, 가변저항층의 형성 공정으로서 Hf 및 Al의 금속막을 연속 증착한 후 산소 분위기에서 열처리를 실행하는 경우, 피처리 기판의 공기 노출을 방지하는 반송장치에 연결되는 전극 형성용 처리장치, 금속막 증착용 처리 장치 및 산소 분위기 내 열처리 실행용 처리장치를 포함하는 제조 장치를 사용하여 처리를 실행하는 것이 바람직하다. 또한, 금속막, 실리콘 등이 형성되는 박막 다이오드 층이 피처리 기판으로서 표면에 노출되는 경우, 접촉 저항을 줄이기 위해, 금속막 상의 산화막 및 실리콘 표면을 제거하는 처리가 요구된다. 이 경우, 전처리 장치가 상술한 제조 장치에 연결될 수 있다.
도 12에서는 본 발명의 일실시예를 실시하는데 사용하기 위한 저항변화형 비휘발성 메모리 소자의 최적 형태의 제조 장치(300)를 도시한다. 제조 장치(300)는 피처리 기판을 공기에 노출하지 않고 하기의 제 1 내지 제 6 공정들을 실시할 수 있는 장치이다. 제 1 공정은 로드 락 챔버(307)에서 반송 챔버(306)로 운반되는 기판(11)을 전처리/프리-에칭(pre-etch) 챔버(301)로 반송하고 전처리를 실시하는 공정이며, 제 2 공정은 전처리의 종료시 기판(11)을 전처리/프리-에칭 챔버(301)에서 제 1 전극(하부 전극) 형성 챔버(302)로 반송하고 막 형성 조건을 기초로 티타늄 질화막(12)을 형성하는 공정이다. 제 3 공정은 하지(foundation)의 증착 처리의 종료시 제 1 전극(하부 전극) 형성 챔버(302) 내의 기판(11)을 가변저항층 형성 챔버(303)로 반송하고 제 1 가변저항층(13)을 형성하는 공정이며, 제 4 공정은 제 1 가변저항층(13)의 증착 처리의 종료시 제 1 가변저항층 형성 챔버(303) 내의 기판(11)을 제 2 가변저항층 형성 챔버(304)로 반송하고 제 2 가변저항층(14)을 형성하는 공정이다. 제 5 공정은 제 2 가변저항층(14)의 증착 처리의 종료시 제 2 가변저항층 형성 챔버(304) 내의 기판(11)을 제 2 전극(상부 전극) 형성 챔버(305)로 반송하고 막 형성 조건을 기초로 티타늄 질화막(15)을 형성하는 공정이며, 제 6 공정은 가변 저항 소자가 형성되었을 때 제 2 전극(상부 전극) 형성 챔버(305) 내의 기판(11)을 로드 락 챔버(307)로 반송하고 기판(11)을 반출하는 공정이다.
도 13은 도 12에 도시된 제조 장치(300)를 사용하여 본 발명의 일실시예에 따른 가변 저항 소자를 제조하는 공정 흐름을 나타내는 도면이다. 단계 701은 탈가스화(degasification)가 실시될 수 있거나 표면 산화막을 제거하는 공정일 수 있는 전처리 단계이다. 전처리 단계 후, 기판상에 제 1 전극으로서 티타늄 질화막이 형성된다(단계 702). 이후, 기판을 공기에 노출하지 않고, 가변저항층(저항변화층 HfOx)이 형성되고(단계 703), 게다가 가변저항층(저항변화층 AlOx)도 형성되며(단계 704), 그 다음, 제 2 전극의 티타늄 질화막이 제 1 전극의 경우와 동일한 방식으로 형성된다(단계 705).
(실시예 1) 도 14는 실시예 1에 따른 소자 구조의 단면에 대한 개략도이다. 도 12에 도시된 제조 장치(300)를 사용하여, 피처리 기판으로서 표면상에 100nm의 두께의 실리콘 산화막을 갖는 실리콘 기판(11)에 대한 전극층 및 가변저항층의 형성이 실행되었다.
제조 장치(300)가 구비한 하부 전극 처리 챔버(302)에서, 0sccm의 아르곤 가스 유량 및 50sccm의 질소 가스 유량하에 Ti 금속 타겟을 사용하여, 1.15 이상의 Ti 및 N의 몰비와 1.2＜X의 범위 내 결정 배향성(X1)을 갖는 티타늄 질화막(12)이 10nm로 증착되었다.
다음으로, 제조 장치(300)가 구비한 가변저항층 형성 챔버(303)에서, 20sccm의 아르곤 가스 유량 및 10sccm의 산소 가스 유량하에 Hf 금속 타겟을 사용하여, 1.30 내지 1.90의 O 및 Hf의 몰비를 갖는 가변저항층 HfOx(13)이 20nm로 증착되었다.
다음으로, 제조 장치(300)가 구비한 가변저항층 형성 챔버(304) 및 20sccm의 아르곤 가스 유량 및 40sccm의 산소 가스 유량하에 Al 금속 타겟을 사용하여, 가변저항층 HfOx(13)상에 1.0 내지 2.2의 O 및 Al의 몰비를 갖는 가변저항층 AlOx(14)이 2.5nm로 증착되었다.
다음으로, 제조 장치(300)가 구비한 상부 전극 처리 챔버(305)를 사용하여 티타늄 질화막(12)의 경우와 동일한 방식으로, 가변저항층 AlOx(14)상에 티타늄 질화막(15)이 증착되었다.
다음으로, 리소그래픽 기술 및 RIE(반응 이온 에칭) 기술을 사용하여, TiN 막이 소정의 크기로 가공되어 소자를 형성하였다.
증착된 HfOx 막 및 AlOx의 조성은 X선 광전자 분광법(XPS)으로 분석되었다. 제조된 소자의 저항변화 동작이 전류-전압 측정으로 평가되었다.
도 15에서는 제조된 저항변화형 비휘발성 메모리 소자의 전류-전압 특성이 도시된다. 전류-전압 특성에 관하여, 소자의 티타늄 질화막(12)을 접지하고 티타늄 질화막(15)에 0V → -2.7V의 전압을 인가하여 산화막에 도전 경로를 생성하는 형성 동작이 실시되었다. 이후, 0V → 3.0V, 3.0V → 0V, 0V → -2.7V 및 -2.7V → 0V인 각각의 전압들이 인가되었고, 측정들이 실행되었다. 도면에 도시된 바와 같이, 티타늄 질화막(15)에 0V → -2.7V의 범위의 전압을 인가하는 경우, 고저항 상태에서 저저항 상태로의 변화(셋 동작)로 인한 전류값의 증가가 V=-2.1V에서 확인될 수 있었다. 다음으로, 티타늄 질화막(15)에 0V → 3.0V의 범위의 전압을 인가하는 경우, 저저항 상태에서 고저항 상태로의 변화(리셋 동작)로 인한 전류값의 감소가 V=2.6V에서 확인될 수 있었다. 상술한 바와 같이, 본 발명의 일실시예에 따른 HfOx 막(13)과 AlOx(14) 막의 적층 구조를 갖는 저항변화형 비휘발성 메모리 소자에서는, 저저항 상태 및 고저항 상태에서 On/Off 저항변화율이 103 이상의 값을 가지는 저항변화형 비휘발성 메모리 소자가 형성될 수 있음을 보여준다.
상기 실시예에서, 가변저항층을 형성하는 방법으로서, 산소와 비활성 가스를 포함하는 반응성 가스의 혼합 가스를 사용하는 Hf 금속 타겟을 위한 반응성 스퍼터링 방법 및 산소와 비활성 가스를 포함하는 반응성 가스의 혼합 가스를 사용하는 Al 금속 타겟을 위한 반응성 스퍼터링에 의해 증착이 실행되는 경우가 설명되었다. 그러나, 가변저항층의 형성 공정으로서, Hf 금속막이 챔버(303)에 증착되고, 이후 Al 금속막이 챔버(304)에 증착된 다음, 300℃ 내지 600℃로 산소 분위기에서 어닐링 처리가 실시되는 방법을 사용하여, 상기 실시예와 동일한 효과가 또한 얻어질 수 있음이 확인되었다.
또한, 상술한 실시예에서는 표면상에 100nm의 두께의 실리콘 산화막을 갖는 실리콘 기판이 피처리 기판으로 사용되는 경우가 설명되었다. 그러나, 피처리 기판으로서 기판 표면의 일부에 W가 노출된 기판을 사용하고, 전처리 챔버(301)에서 W의 표면 산화물을 제거한 후 제조 장치(300)에서 전극층과 가변저항층을 형성함으로써, 상기 실시예와 동일한 효과가 또한 얻어질 수 있음이 확인되었다.
Claims (9)
- 제 1 전극;
제 2 전극; 및
제 1 전극과 제 2 전극 사이에 개재되며, 저항값이 적어도 2개의 다른 저항 상태로 변화하는 가변저항층을 구비하고,
상기 가변저항층은 Hf 및 O를 포함하는 제 1 금속산화층; 및 제 1 금속산화층과 제 1 전극 및 제 2 전극 중 적어도 하나 사이에 제공되며 Al 및 O를 포함하는 제 2 금속산화층을 갖는 적층 구조를 지니며,
상기 제 1 금속산화층의 Hf 및 O의 몰비(O/Hf)는 0.30 내지 1.90인 조성범위를 가지며, 상기 제 2 금속산화층의 Al 및 O의 몰비(O/Al)는 1.0 내지 2.2인 조성범위를 가지고,
상기 제 1 전극 및 상기 제 2 전극은 티타늄 질화막으로 구성되며,
제 1 및 제 2 전극의 티타늄 질화막의 막 조성들(N/Ti 비) 각각은 1.15 이상이고,
제 1 및 제 2 전극의 티타늄 질화막의 막 밀도들 각각은 4.7g/cc 이상인 비휘발성 메모리 소자. - 삭제
- 제 1 항에 있어서,
상기 제 2 금속산화층의 Al 및 O의 몰비(O/Al)는 1.5 내지 2.2인 조성범위를 가지는 비휘발성 메모리 소자. - 제 1 항에 있어서,
상기 제 2 금속산화층의 두께는 적어도 1nm 이상인 비휘발성 메모리 소자. - 제 1 항에 있어서,
상기 비휘발성 메모리 소자는 저항변화형 메모리인 비휘발성 메모리 소자. - 제 1 전극;
제 2 전극; 및
제 1 전극과 제 2 전극 사이에 개재되며, 저항값이 적어도 2개의 다른 저항 상태로 변화하는 가변저항층을 구비하고,
상기 가변저항층은 Hf 및 O를 포함하는 제 1 금속산화층; 및 제 1 금속산화층과 제 1 전극 및 제 2 전극 중 적어도 하나 사이에 제공되며 Al 및 O를 포함하는 제 2 금속산화층을 갖는 적층 구조를 지니는 비활성 메모리 소자의 제조방법으로서,
상기 가변저항층을 형성하는 단계는, 제 1 금속산화층을 형성하는 단계; 및제 2 금속산화층을 형성하는 단계를 포함하고,
상기 제 1 금속산화층을 형성하는 단계는 산소 및 비활성 가스를 포함하는 반응성 가스의 혼합 분위기 하에서 금속 타겟으로서 하프늄을 사용하고, Hf 및 O의 몰비(O/Hf 비)가 0.30 내지 1.90의 범위를 만족하도록 반응성 가스 및 비활성 가스의 혼합비를 설정하는 제 1 마그네트론 스퍼터링 단계를 가지며,
상기 제 2 금속산화층을 형성하는 단계는 산소 및 비활성 가스를 포함하는 반응성 가스의 혼합 분위기 하에서 금속 타겟으로서 알루미늄을 사용하고, Al 및 O의 몰비(O/Al 비)가 1.0 내지 2.2의 범위를 만족하도록 반응성 가스 및 비활성 가스의 혼합비를 설정하는 제 2 마그네트론 스퍼터링 단계를 가지며,
상기 제 1 전극 및 상기 제 2 전극은 티타늄 질화막으로 구성되고,
각각의 제 1 전극을 형성하는 단계 및 제 2 전극을 형성하는 단계는 질소와 비활성 가스를 포함하는 반응성 가스의 혼합 분위기 하에서 Ti 타겟에 마그네트론 스퍼터링을 가하는 단계이며,
각각의 제 1 전극을 형성하는 단계 및 제 2 전극을 형성하는 단계에서, 티타늄 질화막의 Ti 및 N의 몰비가 1.15 이상이고 티타늄 질화막의 X선 회절 스펙트럼에서 (200) 피크 강도와 (111) 피크 강도의 비(C(200)/C(111))인 결정 배향성(X)이 1.2＜X의 범위를 만족하도록, 질소 가스와 비활성 가스의 혼합비가 설정되는 비휘발성 메모리 소자의 제조방법. - 제 6 항에 있어서,
상기 제 1 금속산화층을 형성하는 단계에서, 제 1 금속산화층을 형성하는 단계가 실행되는 진공용기로 공급되는 산소를 포함하는 반응성 가스의 공급률은 하프늄 금속 타겟의 표면의 산화로 생성된 스퍼터링율(sputtering rate)의 저하율이 최대가 되는 공급률 이하로 설정되며,
상기 제 2 금속산화층을 형성하는 단계에서, 제 2 금속산화층을 형성하는 단계가 실행되는 진공용기로 공급되는 산소를 포함하는 반응성 가스의 공급률은 알루미늄 금속 타겟의 표면의 산화로 생성된 스퍼터링율의 저하율이 최대가 되는 공급률 이하로 설정되는 비휘발성 메모리 소자의 제조방법. - 제 6 항에 있어서,
상기 가변저항층을 형성하는 단계 전에 제 1 전극을 형성하는 단계; 및
상기 가변저항층을 형성하는 단계 후에 제 2 전극을 형성하는 단계를 더 포함하며,
상기 제 1 전극을 형성하는 단계, 상기 가변저항층을 형성하는 단계 및 상기 제 2 전극을 형성하는 단계는 피처리 기판의 공기 노출 없이 실행되는 비휘발성 메모리 소자의 제조방법. - 제 6 항에 있어서,
상기 2개의 다른 저항 상태는 저저항에서 고저항으로 변화하는 리셋(reset) 상태 및 고저항에서 저저항으로 변화하는 셋(set) 상태인 비휘발성 메모리 소자의 제조방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010268517 | 2010-12-01 | ||
| JPJP-P-2010-268517 | 2010-12-01 | ||
| PCT/JP2011/006597 WO2012073471A1 (ja) | 2010-12-01 | 2011-11-28 | 不揮発性記憶素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130107336A KR20130107336A (ko) | 2013-10-01 |
| KR101492139B1 true KR101492139B1 (ko) | 2015-02-10 |
Family
ID=46171445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137016723A KR101492139B1 (ko) | 2010-12-01 | 2011-11-28 | 비휘발성 메모리 소자 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20130256623A1 (ko) |
| JP (1) | JP5390715B2 (ko) |
| KR (1) | KR101492139B1 (ko) |
| TW (1) | TWI485776B (ko) |
| WO (1) | WO2012073471A1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9231206B2 (en) | 2013-09-13 | 2016-01-05 | Micron Technology, Inc. | Methods of forming a ferroelectric memory cell |
| US9812639B2 (en) * | 2014-09-10 | 2017-11-07 | Toshiba Memory Corporation | Non-volatile memory device |
| JP6544555B2 (ja) | 2015-01-15 | 2019-07-17 | 国立研究開発法人物質・材料研究機構 | 抵抗変化型素子の製造方法 |
| TWI556245B (zh) * | 2015-02-16 | 2016-11-01 | 國立中山大學 | 電阻式記憶體 |
| US10840300B2 (en) | 2015-11-24 | 2020-11-17 | Fu-Chang Hsu | 3D vertical memory array cell structures with individual selectors and processes |
| CN108431893A (zh) | 2015-11-24 | 2018-08-21 | 许富菖 | 三维垂直存储器阵列单元结构及工艺 |
| JP6705231B2 (ja) * | 2016-03-16 | 2020-06-03 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| TWI605622B (zh) * | 2016-04-27 | 2017-11-11 | 國立中山大學 | 電阻式記憶體 |
| CN110537255A (zh) * | 2017-04-18 | 2019-12-03 | 株式会社爱发科 | 电阻变化元件的制造方法及电阻变化元件 |
| CN107910441A (zh) * | 2017-11-29 | 2018-04-13 | 中国地质大学（武汉） | 200取向TiN电极及其在制备阻变式存储器上的应用 |
| KR102142563B1 (ko) * | 2018-11-23 | 2020-08-10 | 한국화학연구원 | 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치 |
| KR20210029870A (ko) | 2019-09-06 | 2021-03-17 | 삼성전자주식회사 | 정보 저장 구조물을 포함하는 반도체 소자 |
| CN113506851B (zh) * | 2021-07-08 | 2023-07-07 | 南京邮电大学 | 一种低功耗卟啉锌忆阻器及其制备方法 |
| CN114000114B (zh) * | 2021-09-14 | 2022-08-30 | 中南大学 | 介电材料、有机晶体管及其制备方法 |
| JP7445071B1 (ja) | 2023-10-10 | 2024-03-06 | 神港精機株式会社 | マグネトロンスパッタ法による成膜装置および成膜方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244018A (ja) | 2007-03-26 | 2008-10-09 | Ulvac Japan Ltd | 半導体装置の製造方法 |
| JP2009212380A (ja) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | 抵抗変化型メモリおよびその作製方法 |
| JP2010016381A (ja) | 2008-07-03 | 2010-01-21 | Gwangju Inst Of Science & Technology | 酸化物膜と固体電解質膜を備える抵抗変化メモリ素子およびこれの動作方法 |
| KR20100085989A (ko) * | 2008-10-31 | 2010-07-29 | 캐논 아네르바 가부시키가이샤 | 유전체막 및 반도체 디바이스를 생산하는 방법, 유전체막 및 기록 매체 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271077B1 (en) | 1995-03-27 | 2001-08-07 | Fujitsu Limited | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
| JP3621162B2 (ja) | 1995-09-25 | 2005-02-16 | 富士通株式会社 | 容量素子及びその製造方法、並びに半導体装置 |
| US5874364A (en) | 1995-03-27 | 1999-02-23 | Fujitsu Limited | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
| JP3115818B2 (ja) | 1996-03-21 | 2000-12-11 | 株式会社日立製作所 | 半導体集積回路装置 |
| US6303391B1 (en) * | 1997-06-26 | 2001-10-16 | Advanced Technology Materials, Inc. | Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices |
| KR100682908B1 (ko) | 2004-12-21 | 2007-02-15 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| JP4939414B2 (ja) * | 2005-07-11 | 2012-05-23 | シャープ株式会社 | 可変抵抗素子 |
| JP2007214377A (ja) | 2006-02-09 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN101542728A (zh) | 2006-11-22 | 2009-09-23 | 日本电气株式会社 | 非易失性存储器件 |
| JP4567026B2 (ja) | 2007-05-24 | 2010-10-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2009135370A (ja) * | 2007-12-03 | 2009-06-18 | Panasonic Corp | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| KR20090095313A (ko) * | 2008-03-05 | 2009-09-09 | 삼성전자주식회사 | 저항성 메모리 소자의 프로그래밍 방법 |
| WO2010004705A1 (ja) | 2008-07-11 | 2010-01-14 | パナソニック株式会社 | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| JP2010165950A (ja) | 2009-01-16 | 2010-07-29 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| KR101178166B1 (ko) | 2009-04-28 | 2012-08-30 | 캐논 아네르바 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| WO2010150723A1 (ja) * | 2009-06-25 | 2010-12-29 | 日本電気株式会社 | 抵抗変化素子及びその製造方法 |
-
2011
- 2011-11-28 WO PCT/JP2011/006597 patent/WO2012073471A1/ja active Application Filing
- 2011-11-28 JP JP2012546690A patent/JP5390715B2/ja active Active
- 2011-11-28 KR KR1020137016723A patent/KR101492139B1/ko active IP Right Grant
- 2011-12-01 TW TW100144215A patent/TWI485776B/zh active
-
2013
- 2013-05-31 US US13/906,609 patent/US20130256623A1/en not_active Abandoned
-
2015
- 2015-08-19 US US14/829,897 patent/US9391274B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244018A (ja) | 2007-03-26 | 2008-10-09 | Ulvac Japan Ltd | 半導体装置の製造方法 |
| JP2009212380A (ja) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | 抵抗変化型メモリおよびその作製方法 |
| JP2010016381A (ja) | 2008-07-03 | 2010-01-21 | Gwangju Inst Of Science & Technology | 酸化物膜と固体電解質膜を備える抵抗変化メモリ素子およびこれの動作方法 |
| KR20100085989A (ko) * | 2008-10-31 | 2010-07-29 | 캐논 아네르바 가부시키가이샤 | 유전체막 및 반도체 디바이스를 생산하는 방법, 유전체막 및 기록 매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012073471A1 (ja) | 2012-06-07 |
| US9391274B2 (en) | 2016-07-12 |
| JP5390715B2 (ja) | 2014-01-15 |
| US20130256623A1 (en) | 2013-10-03 |
| KR20130107336A (ko) | 2013-10-01 |
| JPWO2012073471A1 (ja) | 2014-05-19 |
| US20160079530A1 (en) | 2016-03-17 |
| TWI485776B (zh) | 2015-05-21 |
| TW201241922A (en) | 2012-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101492139B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| CN103227048B (zh) | 固态储能装置 | |
| US8076005B2 (en) | Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides | |
| US8441060B2 (en) | Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element | |
| US8324608B2 (en) | Nonvolatile storage element and manufacturing method thereof | |
| KR100693409B1 (ko) | 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법 | |
| US20200044152A1 (en) | Physical vapor deposition of doped transition metal oxide and post-deposition treatment thereof for non-volatile memory applications | |
| JP5140935B2 (ja) | マグネトロンスパッタ成膜装置、及び半導体装置の製造方法 | |
| KR102067513B1 (ko) | 스퍼터링 방법으로 제조되는 저항변화층을 구비하는 저항변화 메모리 및 그의 제조 방법 | |
| JP2009094482A (ja) | 強誘電体薄膜素子及びその製造方法 | |
| JP4978988B2 (ja) | 金属酸化物素子 | |
| JP5669422B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
| Liu et al. | Impact of ultrathin Al2O3 interlayers on resistive switching in TiOx thin films deposited by atomic layer deposition | |
| KR20160104013A (ko) | 카본 전극막의 형성 방법, 카본 전극 및 상변화형 메모리 소자의 제조 방법 | |
| JP2007332397A (ja) | 導電薄膜及びその製造方法 | |
| JP3738269B2 (ja) | 半導体記憶装置及びその製造方法 | |
| Kurita et al. | Investigation of PtNb Alloy Electrodes for Ferroelectric Pb (Zr, Ti) O3 Thin Film Capacitors | |
| CN113078261A (zh) | 一种Sn-Se系列超晶格相变存储材料及其制备方法 | |
| KR101402085B1 (ko) | 환원반응을 통한 비휘발성 저항 스위칭 메모리 제조 방법 | |
| Thomas et al. | Dysprosium Scandate Thin Films Prepared by Metal Organic Chemical Vapor Deposition on Pt/TiOx/SiO2/Si Substrates for MIM Capacitor Applications. | |
| Kim et al. | Dielectric and electrode thin films for stack-cell structured DRAM capacitors with sub 50-nm design rules |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180103 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190116 Year of fee payment: 5 |