CN108431893A - 三维垂直存储器阵列单元结构及工艺 - Google Patents

三维垂直存储器阵列单元结构及工艺 Download PDF

Info

Publication number
CN108431893A
CN108431893A CN201680078253.8A CN201680078253A CN108431893A CN 108431893 A CN108431893 A CN 108431893A CN 201680078253 A CN201680078253 A CN 201680078253A CN 108431893 A CN108431893 A CN 108431893A
Authority
CN
China
Prior art keywords
layer
selector
wordline
memory
segmentation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680078253.8A
Other languages
English (en)
Inventor
许富菖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN108431893A publication Critical patent/CN108431893A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

三维垂直存储器阵列单元结构及工艺。在示例性实施例中，单元结构包括字线、选择器层以及存储器层。字线、选择器层及存储器层形成垂直单元结构，在该垂直单元结构中，选择器层和存储器层中的至少一个被分段，以形成阻止字线上的潜行路径泄漏电流的分段。

Description

三维垂直存储器阵列单元结构及工艺
优先权
本申请要求基于2015年11月24日提交的、申请号为62/259,589、及名称为“用于RRAM，PCM及其他存储器的三维垂直阵列单元结构(3D VERTICAL ARRAY CELL STRUCTURESFOR RRAM,PCM,AND OTHER MEMORIES)”的美国临时专利申请的优先权，在此通过引用其全部内容将其并入于此。
技术领域
本申请的示例性实施例主要涉及半导体和集成电路领域，并且尤其涉及存储器和存储设备。
背景技术
在三维(three-dimensional，3D)高密度存储器中，字线水平地运行且位线垂直地运行(或者反之亦然)的垂直阵列优于字线和位线均水平运行的交叉点阵列。例如，在垂直阵列中，字线运行在垂直于位线的平面的平面，而在交叉点阵列中，字线和位线运行在相同的或平行的平面。通过一起蚀刻穿透多个沉积层可以形成三维垂直阵列，其可以显著地减少制造成本。相反地，三维交叉点阵列需要逐层地进行图形蚀刻处理，因此制造成本较高。
与实现三维阵列相关联的一个问题被称为“潜行泄漏路径”(sneak leakagepath)问题。潜行泄漏路径允许电流在与截止的存储器单元相关联的字线上流动。尽管有技术解决了三维交叉点阵列中的该问题，但是希望有用于三维垂直阵列的有效的解决方案。
图1A示出传统的垂直单元线结构，其具有水平电极(字线)101、垂直电极(位线)102和选择器103。选择器103用于控制字线上的电流流动方向。一般的选择器可以是P-N二极管、肖特基二极管(Schottkydiode)、或具有电流流动方向的阈值行为的其他材料。还示出了存储器元件104，该存储器元件104可以是阻变式材料、相变式材料、和/或根据存储器类型的其他材料。
不幸地，该传统的垂直单元结构具有“潜行泄漏路径”问题。因为该单元的选择器层103与相邻的单元连接，并且选择器通常是导体，所以电流可以穿过选择器层103泄漏到未被选单元的字线，这就称为潜行潜通路泄漏。
图1B示出了图1A所示的传统的垂直单元结构在横截面线110处截取的横截面图。如图1B所示，有三个水平字线101a，101b和101c，以及一个垂直位线102。假设字线101b上的被选单元是截止单元，则存储器元件105具有非常高的电阻。因为选择器层103是导体，因此电流能够从位线102泄漏(如所示的在路径109)，穿过选择器层103，从字线101a上相邻的导通单元到达截止单元的字线101b，因此导致读取错误。例如，电流路径109示出了由于潜行泄漏路径问题，电流如何能够从位线102流动穿过选择器103到达未被选字线101b。
图2A示出了另一传统的垂直单元结构，其具有水平电极(字线)201、垂直电极(位线)202、选择器203和存储器204。图2B示出了图2A所示的垂直单元结构在横截面线210处截取的横截面图。和图1B所示的单元结构相似，潜行泄漏路径问题也可以存在于图2B所示的单元结构。例如，参考图2B，单元结构包括水平字线201a，201b，和201c、以及一个垂直位线202。假设字线201b上的单元是截止单元，以使存储器元件205具有非常高的电阻。由于选择器层203是导体的事实，电流能够从位线202泄漏(如示出的在路径209)，穿过选择器203，从字线201a上相邻的导通单元到达截止单元的字线201b，因此导致读取错误。
因此，希望有形成三维垂直存储器阵列的单元结构和工艺流程，以消除或减少潜行泄漏路径问题。
发明内容
在各示例性实施例中，公开了一些新的单元结构以及适于形成三维垂直存储器阵列的工艺流程。在一个实施例中，单元结构包括用于各存储器单元的单个的选择器，以消除或减少潜行泄漏路径问题。公开了用于形成新的单元结构的示例性工艺流程。
示例性实施例适于用于三维垂直存储器单元和阵列结构，诸如RRAM(resistiverandom-access memory，阻变式存储器)、PCM(phase change memory，相变式存储器)、MRAM(magnetic random-access memory，磁性随机存储器)、FRAM(ferroelectric random-access memory，铁电随机存储器)、反熔丝OTP NVM(one-time programmable non-volatile memory，一次性可编程非易失性存储器)、以及许多其他的存储器单元和阵列结构。
在一示例性实施例中，提供了一种垂直单元结构，其包括字线、选择器层和存储器层。字线、选择器层和存储器层形成垂直单元结构，其中选择器层和存储器层中的至少一个被分段，以形成阻止字线上的潜行路径泄漏电流的分段。
在一示例性实施例中，提供一种形成垂直单元结构的方法，该方法包括形成层堆叠以及形成开口，该层堆叠包括字线层和绝缘体层，该开口穿过层堆叠以暴露字线层的内表面。该方法还包括在字线层的内表面沉积第一材料。第一材料为选择器材料和存储器材料中的一种，并且该沉积操作形成了第一材料的分段。各分段沉积在对应的字线层的相应的内表面上。该方法还包括在第一材料上沉积第二材料。第二材料是选择器材料和存储器材料中未被用作第一材料的其中一种。该方法还包括在第二材料上沉积位线材料。
在一示例性实施例中，提供一种三维垂直阵列，该三维垂直阵列包括阻止潜行潜通路泄漏电流的多个单元结构。通过执行形成层堆叠以及形成开口的操作形成该单元结构，该层堆叠包括字线层和绝缘体层，该开口穿过层堆叠以暴露字线层的内表面。通过执行在字线层的内表面沉积第一材料的操作进一步地形成该单元结构。第一材料是选择器材料和存储器材料的其中一种。该沉积形成第一材料的分段，并且各分段沉积在对应的字线层的相应的内表面上。通过执行在第一材料上沉积第二材料以及在第二材料上沉积位线材料的操作进一步地形成该单元结构，其中第二材料是选择器材料和存储器材料中未被用作第一材料的其中一种。
根据以下阐述的详细描述、附图和权利要求，本申请的示例性实施例的附加特征和益处将会显而易见。
附图说明
根据下面给出的详细描述以及根据本申请的各实施例的附图，将更充分地理解本申请的示例性实施例，然而，不应当将其视为将本申请限制于具体的实施例，而是仅用于解释和理解。
图1A至图1B示出了经历潜行泄漏路径问题的传统的垂直单元结构及相应的横截面图；
图2A至图2B示出了经历潜行泄漏路径问题的另一传统的垂直单元结构及相应的横截面图；
图3A至图3F示出了消除或减少潜行泄漏路径问题的垂直单元结构的示例性实施例；
图4A至图4F示出了根据本申请的用于形成图3A所示的消除或减少潜行泄漏路径问题的垂直单元结构的工艺流程的示例性实施例；
图5A至图5H示出了用于形成图3C所示的消除或减少潜行泄漏路径问题的垂直单元结构的工艺流程的示例性实施例；
图6A至图6G示出了用于形成图3A所示的消除或减少潜行泄漏路径问题的垂直单元结构的工艺流程的示例性实施例；
图6H示出了用于形成图3E所示的消除或减少潜行泄漏路径问题的垂直单元结构的工艺流程的示例性实施例；
图7A至图7H示出了适用于具有字线狭缝的三维阵列以形成消除或减少潜行泄漏路径问题的垂直单元结构狭缝的工艺流程的示例性实施例；
图8A至图8F示出了用于形成图3K所示的消除或减少潜行泄漏路径问题的垂直单元结构的工艺流程的示例性实施例；
图8G至图8H示出了由图8A至图8F所示的消除或减少潜行泄漏路径问题的垂直单元结构形成的三维垂直阵列的示例性实施例；
图9A至图9H示出了用于形成图3M所示的消除或减少潜行泄漏路径问题的垂直单元结构的工艺流程的示例性实施例；以及
图10示出了形成在垂直三维阵列中使用的、消除或减少潜行泄漏路径问题的新的单元结构的方法的示例性实施例。
具体实施方式
在此，在提供消除或减少潜行泄漏路径问题的三维垂直存储器阵列的工艺、设备、方法及装置的上下文中，描述了本申请的示例性实施例。
本领域的普通技术人员将认识到以下详细描述仅是说明性的，并不旨在以任何方式进行限制。本申请的其他实施例将便于向受益于本公开的技术人员提出。现将详细地参考如附图所示的本申请的示例性实施例的实现。贯穿附图和以下详细描述，相同的参考标记或数字将用以指代相同或相似的部分。
需要注意的是，在以下描述中，公开了新颖的单元结构，这些单元结构适用于根据阵列方位和/或视角而形成三维垂直或水平位线(bit line，BL)或字线(word line，WL)阵列。
图3A至图3F示出了消除或减少潜行泄漏路径问题的单元结构的示例性实施例。在示例性实施例中，图3A至图3H所示的结构可以被称为垂直位线(BL)阵列，并且图3I至图3N所示的结构可以被称为水平BL阵列，或根据视角，被称为水平字线(WL)阵列。
图3A示出了新的垂直单元结构300的示例性实施例。单元结构300包括水平电极(字线)301、垂直电极(位线)302和选择器303。选择器可以是P-N二极管、肖特基二极管、或具有电流流动方向的阈值特性的任何其他材料。还示出了存储器304，存储器304可以是用于RRAM的阻变式材料、用于PCM的诸如硫族化物的相变材料、用于MRAM的铁磁材料、用于FRAM的铁电材料、用于反熔丝OTP NVM的电介质层材料、和/或用于任何类型的合适的存储器的任何其他材料。选择器303和存储器304均可以是单层的或多层的。还示出横截面指示线310。
图3B示出了图3A所示的单元结构300的横截面图。例如，在线310处截取横截面图。如图3B所示，单元结构300包括水平的字线301a、301b和301c，字线301a、301b和301c具有关联的选择器分段303a、303b和303c。从图3B可以看出，选择器303被分段，且每一分段与特定的字线相关联。假设与字线301b关联的被选单元是截止单元，并且关联的存储器元件305具有非常高的电阻。因为该单元的选择器303b是分段并且没有与相邻的字线的选择器分段连接，所以没有潜行泄漏路径电流从位线302流动穿过相邻的导通单元的选择器到达截止单元305的字线301b。因此，图3A所示的单元结构消除或减少了潜行泄漏路径问题。
图3C至图3D示出了垂直单元结构300A及其横截面图的示例性实施例。例如，图3D示出了在线310处截取的单元结构300A的横截面图。除了选择器303和存储器304的位置是交换的(或相反的)之外，图3C中的单元结构与图3A中的单元结构相似。然而，由于单元结构的存储器304被分段并且没有与相邻的字线连接，图3C中的配置也防止了潜行路径泄漏问题。例如，假如存储器304b是截止单元，则形成了高电阻区域305，其阻止了潜行路径泄漏电流从位线302穿过选择器303到达字线301b的流动。
图3E至图3F示出了垂直单元结构300B及其横截面图的示例性实施例。例如，在线310处截取单元结构的横截面图并在图3F中示出。在该单元结构中，选择器303和存储器304被分段，并且因此和相邻的字线分离。因此，因为可以没有电流从位线302流动穿过选择器到达截止单元的字线301b，该单元结构消除了潜行路径泄漏问题。
图3G至图3H示出了垂直单元结构300C及其横截面图的示例性实施例。例如，在线301处截取单元结构的横截面图并在图3H中示出。除了选择器303和存储器304的位置是交换的(或相反的)之外，该单元结构与图3E中的单元结构相似。因此，选择器303和存储器304均被分段，并且因此和相邻的字线分离。因此，因为可以没有电流从位线302流动穿过选择器303到达字线301b，该单元结构消除了潜行路径泄漏问题。
图3I示出了垂直单元结构300D的示例性实施例。除了字线被分离成连接至位线302两侧的两部分(即301a和301b)以形成两个单元之外，该单元结构与图3A所示的单元结构相似。还示出选择器303a和303b，以及存储器层304。因此，因为可以没有电流从位线302流动穿过分段的选择器303a和303b到达截止单元的字线301a和301b，该单元结构消除了潜行路径泄漏问题。
图3J示出了垂直单元结构300E的示例性实施例。除了选择器303和存储器304的位置是交换的(或相反的)之外，该单元结构与图3I中的单元结构相似。因此，因为可以没有电流从位线302流动穿过分段的存储器304a和304b到达截止单元的字线301a和301b，该单元结构消除了潜行路径泄漏问题。
图3K至图3L示出了垂直单元结构300F及其横截面图的示例性实施例。例如，在线310处截取单元结构的横截面图并在图3L中示出。还注意到为了清晰性，在图3L中增加了字线301a和301c，但字线301a和301c未在图3K中示出。和上述其他单元结构相似，因为可以没有电流从位线302流动穿过分段的选择器303b到达截止单元的字线301b，该单元结构消除了潜行路径泄漏问题。
图3M至图3N示出了垂直单元结构300G及其横截面图的示例性实施例。除了存储器304被分段并且因此没有与相邻的单元连接之外，该单元与图3K中的单元相似。图3N示出了在线310处截取的图3M中的单元结构的横截面图。与图3K所示的单元相似，单元结构300G的分段的选择器和/或存储器防止了潜行泄漏路径问题。还需要注意的是，在另一实施例中，图3K和图3M所示的单元结构的选择器303和存储器304可以是交换的(或相反的)，并且仍然可防止潜行泄漏路径问题。
以下将公开制造上述新的垂直单元结构的一些示例性的新的工艺流程和/或步骤。
图4A至图4F示出了根据本申请的用于形成图3A所示的垂直单元结构的工艺流程的示例性实施例。图4A示出了第一工艺步骤(或操作)，其中沉积了字线401的多个导体层，以及绝缘体层402。图4B示出了第二工艺步骤，其中穿过所有字线层，图形蚀刻位线孔(或开口)403。图4C示出了第三工艺步骤，其中选择性地蚀刻字线材料，以在侧壁上形成空间或区域404。图4D示出了第四工艺步骤，其中用选择器材料407填充位线孔403和区域404。图4D1示出另一示例性实施例，其中选择器材料407在位线孔的侧壁上形成为层。
图4E示出第五工艺步骤，其中蚀刻位线孔中的选择器材料，并且选择器材料407仅部分地保留在侧壁区域404中。图4F示出第六工艺步骤，其中在位线孔的侧壁上形成存储器层405，然后用导体406填充位线孔以形成位线。因此，形成图3A所示的垂直单元结构。类似地，通过采用相同的工艺流程及交换的选择器层407和存储器层405，可以形成图3C所示的垂直单元结构。
图5A至图5H示出了根据本申请的用于形成图3E中的垂直单元结构的工艺流程的示例性实施例。图5A示出了第一工艺步骤(操作)，其中沉积了字线501的多个导体层，以及绝缘体层502。图5B示出了第二工艺步骤，其中穿过所有字线层，图形蚀刻位线孔(开口)。图5C示出了第三工艺步骤，其中选择性地蚀刻字线材料，以在侧壁上形成空间(或区域)504。图5D示出了第四工艺步骤，其中用选择器材料507填充位线孔503和区域504。在另一示例性实施例中，选择器材料507在位线孔503的侧壁上形成为层。
图5E示出了第五工艺步骤，其中选择性地蚀刻位线孔中的选择器材料507，以部分地保留在区域504中并在侧壁上形成空间(或区域)505。图5F示出了第六工艺步骤，其中用存储器层材料508填充位线孔503和区域505。在图5F1所示的另一示例性实施例中，存储器材料508在位线孔503的侧壁上形成为层。
图5G示出了第七工艺步骤，其中选择性地蚀刻位线孔中的存储器层材料508，形成孔或开口509，并在侧壁留下填充开口505的部分存储器层材料508。图5H示出了第八工艺步骤，其中用导体510填充位线孔509，以形成位线。因此，形成图3E所示的单元结构。类似地，通过采用相同的工艺流程以及交换的选择器层507和存储器层508，可以形成图3G所示的单元结构实施例。
图6A至图6G示出了用于形成图3A所示的消除潜行泄漏路径问题的单元结构的工艺流程的示例性实施例。该流程适于用于具有字线狭缝的三维阵列。图6A示出了第一工艺步骤(或操作)，其中沉积了字线601的多个导体层，以及绝缘体层602。图6B示出了第二工艺步骤，其中穿过所有字线层，图形蚀刻位线孔603。图6C示出了第三工艺步骤，其中在位线孔603的侧壁上形成选择器层604和存储器层605。用导体606填充位线孔603的剩余部分。图6D示出了第四工艺步骤，其中穿过所有字线层，图形蚀刻字线狭缝607a和607b。图6E示出了第五工艺步骤，其中穿过字线狭缝，将部位或区域608中的字线层之间的绝缘体层选择性地蚀刻掉。图6F示出了第六工艺步骤，其中穿过字线狭缝，将字线之间的部位或区域609中的选择器层604选择性地蚀刻掉，以形成用于各单元(即字线)的分段的选择器610。图6G示出了第七工艺步骤，其中用绝缘体611填充字线层之间的字线狭缝和空间。因此，形成图3A所示的单元结构。
图6H示出了用于形成图3E所示的消除潜行泄漏路径问题的单元结构的工艺流程的示例性实施例。在执行了图6F的工艺操作之后，穿过字线狭缝，将部位612中的存储器层选择性地蚀刻掉，以形成用于各单元的分离的存储器元件613。然后，用绝缘体614填充字线层之间的字线狭缝和空间。因此，形成图3E所示的单元结构。类似地，采用用于形成图3A所示的单元结构的相同的工艺流程可以形成图3C所示的单元实施例，并且采用用于形成图3E所示的单元结构的相同的工艺流程，通过简单地交换选择器层610和存储器层613，可以形成图3G所示的单元实施例。
图7A至图7H示出了用于形成消除潜行泄漏路径问题的垂直单元结构的工艺流程的示例性实施例，该工艺流程适于用于具有字线狭缝的三维阵列。图7A示出了第一工艺步骤(或操作)，其中沉积多个选择器层701和绝缘体层702。图7B示出了第二工艺步骤，其中穿过所有选择器层701和绝缘体层702，图形蚀刻位线孔(或开口)703。图7C示出了第三工艺步骤，其中在位线孔的侧壁上形成存储器层704。然后，用导体705填充位线孔的剩余部分。图7D示出第四工艺步骤，其中穿过所有选择器层，图形蚀刻狭缝707a和707b。
图7E示出了第五工艺步骤，其中穿过狭缝，选择性地蚀刻部位708中的选择器层，以形成用于各单元的分离的选择器709。图7F示出了第六工艺步骤，其中用导体710填充绝缘体层之间的狭缝和空间。图7G示出了第七工艺步骤，其中将位于狭缝711a和711b的导体材料710蚀刻掉，以形成字线图案712。图7H示出了第八工艺步骤，其中用绝缘体713填充狭缝。因此，形成图3A所示的单元结构。类似地，通过采用相似的工艺流程，但跳过图7C所示的工艺并对存储器层重复图7E所示的工艺，可以形成图3E的单元结构实施例。
请注意，除了在蚀刻位线孔之前可应用额外的蚀刻步骤以分离字线之外，通过前面描述的相同的工艺流程可以形成图3I至图3J所示的单元实施例。在这之后，用绝缘体填充字线狭缝，然后蚀刻位线孔。
图8A至图8F示出了用于形成图3K所示的消除潜行泄漏路径问题的垂直单元结构的工艺流程的示例性实施例。图8A示出第一工艺步骤(或操作)，其中沉积多个用于字线的导体层801和绝缘体层802。图8B示出了第二工艺步骤，其中穿过所有字线层，蚀刻字线狭缝803a和803b，以形成字线图案。图8C示出了第三工艺操作，其中选择性地蚀刻字线材料，以在狭缝的侧壁上形成空间804。然后，用选择器材料805填充狭缝。在图8C1示出的另一示例性实施例中，在狭缝的侧壁上形成选择器材料805。图8D示出了第四工艺步骤，其中蚀刻狭缝803a和803b中的选择器材料，以形成用于各单元的分离的选择器806。图8E示出了第五工艺步骤，其中在字线狭缝的侧壁上形成存储器层807。然后，用导体808填充字线狭缝。在那之后，限定位线图案，并且自动对准蚀刻位线图形，以将不需要部位的导体808、存储器层807和选择器层806蚀刻掉。图8F示出了第六工艺步骤，其中用绝缘体809填充经过位线图形蚀刻之后的不需要的部位。因此，形成图3K所示的单元结构。类似地，通过采用相同的工艺流程以及交换的选择器层和存储器层，可以形成另一单元实施例。
图8G至图8H示出了采用图8A至图8F所示的垂直单元结构形成的三维阵列的示例性实施例。例如，根据阵列方位，三维阵列可以是三维水平位线阵列或三维水平字线阵列。例如，图8G示出了如8E所示的移除选择器侧壁之前的三维水平位线阵列。图8H示出了如图8F所示的移除选择器侧壁之后的三维水平位线阵列。因此，图8E示出了图8G所示的阵列沿着线A的横截面图，并且图8F示出了图8H所示的阵列沿着线B的横截面图。
在图8G中，字线图案808和存储器层807被限定和蚀刻。在位线801的侧壁中保留选择器层，诸如806。在图8H中，蚀刻未被字线图形808覆盖的部位诸如810中的选择器层806。因此，仅保留了被字线图形808覆盖的选择器层(即806’)。因此，在字线和位线的交叉处形成用于各单元的分立的选择器。
图9A至图9H示出了用于形成图3M所示的消除了潜行泄漏路径问题的单元结构的工艺流程的示例性实施。图9A示出了第一工艺步骤(或操作)，其中沉积了用于字线901的多个导体层，以及绝缘体层902。图9B示出了第二工艺步骤，其中穿过所有字线层，蚀刻字线狭缝903a和903b，以形成字线图形。图9C示出了第三工艺步骤，其中选择性地蚀刻字线材料，以在狭缝的侧壁上形成空间904。然后，用选择器材料905填充狭缝。在图9C1所示的另一示例性实施例中，选择器材料905形成在狭缝的侧壁上。图9D示出了第四工艺步骤，其中选择性地蚀刻选择器材料，以形成用于各单元的分离的选择器906以及狭缝的侧壁上的空间907。
图9E示出了第五工艺步骤，其中用存储器层材料908填充狭缝。在图9E1所示的另一示例性实施例中，选择器材料908形成在狭缝的侧壁上。图9F示出了第六工艺步骤，其中蚀刻狭缝903a和903b中的存储器层，以形成用于各单元的分离的存储器层909。图9G示出了第七工艺步骤，其中用导体910填充狭缝。在那之后，限定位线图形，并且自动调整地蚀刻位线图形，以将不需要的部位内的导体910、存储器层909和选择器层906蚀刻掉。图9H示出了第八工艺步骤，其中用绝缘体911填充经过位线图形蚀刻之后的不需要的部位。因此，形成图3M所示的单元结构。类似地，通过采用相同的工艺流程以及交换的选择器和存储器层，可以形成另一单元实施例。
图10示出了用于形成在垂直三维阵列中使用的、消除或减少潜行泄漏路径问题的新颖单元结构的方法1000的示例性实施例。在示例性实施例中，该方法1000适于用于形成上述的新的单元结构。
在框1002中，确定是否采用用于垂直单元结构的第一架构来形成垂直阵列以防止潜行泄漏路径问题。如果采用第一架构，则该方法前进至框1004。如果未采用第一架构，则该方法前进至框1006。
在框1004中，采用基于第一架构的垂直单元结构形成三维垂直阵列，其中在字线和存储器之间形成选择器。然后将选择器分段，以形成用于各字线的分离的选择器分段。例如，第一架构形成图3B所示的垂直单元结构。
在框1006中，确定是否采用用于单元结构的第二架构来形成垂直阵列以防止潜行泄漏路径问题。如果采用第二架构，则该方法前进至框1008。如果未采用第二架构，则该方法前进至框1010。
在框1008中，采用基于第二架构的垂直单元结构形成三维垂直阵列，其中在字线和选择器之间形成存储器。然后将存储器分段，以形成用于各字线的分离的存储器分段。例如，第二架构形成图3D所示的单元结构。
在框1010中，确定是否采用用于单元结构的第三架构来形成垂直阵列以防止潜行泄漏路径问题。如果采用第三架构，则该方法前进至框1012。如果未采用第三架构，则该方法前进至框1014。
在框1012中，采用基于第三架构的单元结构形成三维垂直阵列，其中在字线和存储器之间形成选择器。然后将选择器和存储器分段，以形成用于各字线的分离的选择器分段和分离的存储器分段。例如，第三架构形成图3F所示的单元结构。
在框1014中，确定是否采用用于单元结构的第四架构来形成垂直阵列以防止潜行泄漏路径问题。如果采用第四架构，则该方法前进至步骤1016。如果未采用第四架构，则该方法结束。
在框1016中，采用基于第四架构的单元结构形成三维垂直阵列，其中在字线和选择器之间形成存储器。然后将存储器和选择器分段，以形成用于各字线的分离的存储器分段和分离的选择器分段。例如，第四架构形成图3H所示的单元结构。
因此，操作该方法100以形成在垂直三维阵列中使用的、消除或减少潜行泄漏路径问题的新颖单元结构。需要注意的是，该方法1000是示例性的，并且在实施例的范围内可以结合、重新排列、增加、删除、和/或修改所公开的操作。
尽管已经示出并描述了本申请的示例性实施例，但是本领域的普通技术人员基于本文的教导，可以做出改变和修改而不脱离示例性实施例及其更广的方面是显而易见的。因此，所附权利要求旨在其范围内涵盖本申请的示例性实施例的真实精神和范围内的所有这些改变和修改。

Claims (19)

1.一种装置，包括：
字线；
选择器层；以及
存储器层，其中所述字线、所述选择器层和所述存储器层形成垂直单元结构，并且其中所述选择器层和所述存储器层中的至少一个被分段，以形成阻止字线上的潜行路径泄漏电流的分段。
2.根据权利要求1的装置，其特征在于，还包括与所述字线相交的位线。
3.根据权利要求2的装置，其特征在于，所述选择器层被分段以形成选择器分段。
4.根据权利要求3的装置，其特征在于，所述垂直单元结构包括与所述位线耦接的所述存储器层以及在所述存储器层和所述字线之间耦接的所述选择器分段。
5.根据权利要求2的装置，其特征在于，所述存储器层被分段以形成存储器分段。
6.根据权利要求5所述的装置，其特征在于，所述垂直单元结构包括与所述位线耦接的所述选择器层以及在所述选择器层和所述字线之间耦接的所述存储器分段。
7.根据权利要求2所述的装置，其特征在于，所述存储器被分段以形成存储器分段，并且所述选择器层被分段以形成选择器分段。
8.根据权利要求7所述的装置，其特征在于，所述垂直单元结构包括与所述位线耦接的选择器分段以及在所述选择器分段和所述字线之间耦接的所述存储器分段。
9.根据权利要求7所述的装置，其特征在于，所述垂直单元结构包括与所述位线耦接的存储器分段以及在所述存储器分段和所述字线之间耦接的所述选择器分段。
10.根据权利要求1所述的装置，其特征在于，所述潜行路径泄漏电流包括，当所述存储器单元处于截止状态时，在所述字线上流动的电流。
11.一种形成垂直存储器结构的方法，包括：
形成层堆叠，所述层堆叠包括字线层和绝缘体层；
形成穿过所述层堆叠的开口，以暴露所述字线层的内表面；
将第一材料沉积在所述字线层的所述内表面上，其中所述第一材料为选择器材料和存储器材料的其中一种，其中所述沉积形成第一材料的分段，并且其中各分段沉积在对应的字线层的相应的内表面上；
将第二材料沉积在所述第一材料上，其中所述第二材料是所述选择器材料和所述存储器材料中未被用作所述第一材料的其中一种；以及
将位线材料沉积在所述第二材料上。
12.根据权利要求11的方法，其特征在于，所述第一材料的所述沉积包括：
从所述字线的所述内表面移除部分所述字线层，以形成内部开口区域；以及
用所述第一材料填充所述内部开口区域，以形成所述第一材料的所述分段。
13.根据权利要求11的方法，其特征在于，所述第一材料是所述选择器材料，且所述第二材料是所述存储器材料。
14.根据权利要求11的方法，其特征在于，所述第一材料是所述存储器材料，且所述第二材料是所述选择器材料。
15.根据权利要求11的方法，其特征在于，所述第二材料的所述沉积包括，沉积所述第二材料，以形成所述第二材料的分段，并且其中所述第二材料的各分段沉积在所述第一材料的对应的分段上。
16.一种三维垂直阵列，所述三维垂直阵列包括阻止潜行路径泄漏电流的多个单元结构，所述单元结构是通过执行以下操作而形成的：
形成层堆叠，所述层堆叠包括字线层和绝缘体层；
形成穿过所述层堆叠的开口，以暴露所述字线层的内表面；
将第一材料沉积在所述字线层的所述内表面上，其中所述第一材料为选择器材料和存储器材料的其中一种，其中所述沉积形成所述第一材料的分段，并且其中各分段沉积在对应的字线层的相应的内表面上；
将第二材料沉积在所述第一材料上，其中所述第二材料是所述选择器材料和所述存储器材料中未被用作所述第一材料的其中一种；以及
将位线材料沉积在所述第二材料上。
17.根据权利要求16所述的阵列，其特征在于，所述第一材料是选择器材料，且所述第二材料是存储器材料。
18.根据权利要求16所述的阵列，其特征在于，所述第一材料是存储器材料，且所述第二材料是选择器材料。
19.根据权利要求16所述的阵列，其特征在于，所述第二材料的所述沉积包括，沉积所述第二材料，以形成所述第二材料的分段，并且其中所述第二材料的各分段沉积在所述第一材料的对应的分段上。
CN201680078253.8A 2015-11-24 2016-11-23 三维垂直存储器阵列单元结构及工艺 Pending CN108431893A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562259589P 2015-11-24 2015-11-24
US62/259,589 2015-11-24
PCT/US2016/063683 WO2017091778A1 (en) 2015-11-24 2016-11-23 3d vertical memory array cell structures and processes

Publications (1)

Publication Number Publication Date
CN108431893A true CN108431893A (zh) 2018-08-21

Family

ID=58721894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680078253.8A Pending CN108431893A (zh) 2015-11-24 2016-11-23 三维垂直存储器阵列单元结构及工艺

Country Status (3)

Country Link
US (2) US10483324B2 (zh)
CN (1) CN108431893A (zh)
WO (1) WO2017091778A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517299A (zh) * 2020-06-26 2021-10-19 台湾积体电路制造股份有限公司 铁电随机存取存储器器件及形成方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180190715A1 (en) * 2016-04-16 2018-07-05 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical Multiple-Time-Programmable Memory with A Thin Memory Layer
US10559574B2 (en) * 2016-04-16 2020-02-11 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising Schottky diodes
US20180204845A1 (en) * 2016-04-16 2018-07-19 HangZhou HaiCun Information Technology Co., Ltd. Three-Dimensional Vertical Multiple-Time-Programmable Memory Comprising Multiple Re-programmable Sub-Layers
US10490562B2 (en) * 2016-04-16 2019-11-26 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers
US20180137927A1 (en) * 2016-04-16 2018-05-17 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer
CN110021622A (zh) * 2018-01-10 2019-07-16 厦门海存艾匹科技有限公司 地址线含有不同金属材料的三维纵向多次编程存储器
US20180190716A1 (en) * 2016-04-16 2018-07-05 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical Multiple-Time-Programmable Memory Comprising No Separate Diode Layer
US10002872B2 (en) * 2016-04-16 2018-06-19 Chengdu Haicun Ip Technology Llc Three-dimensional vertical one-time-programmable memory
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
CN108010547B (zh) * 2016-10-31 2021-03-16 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制造方法
KR102551799B1 (ko) * 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
US10224372B2 (en) * 2017-05-24 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device with vertical bit lines and replacement word lines and method of making thereof
US10157653B1 (en) 2017-06-19 2018-12-18 Sandisk Technologies Llc Vertical selector for three-dimensional memory with planar memory cells
WO2019005168A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PHASE CHANGE MATERIAL SELECTOR FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES AND METHODS OF MAKING THE SAME
US10672833B2 (en) * 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
US11088206B2 (en) * 2017-10-16 2021-08-10 Sandisk Tehnologies Llc Methods of forming a phase change memory with vertical cross-point structure
US10381075B2 (en) * 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device
WO2019132888A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Three dimensional memory structures and methods for making same
US10593399B2 (en) * 2018-03-19 2020-03-17 Micron Technology, Inc. Self-selecting memory array with horizontal bit lines
US10950663B2 (en) * 2018-04-24 2021-03-16 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10825867B2 (en) * 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US11011576B2 (en) 2018-06-28 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US11127782B2 (en) * 2018-06-29 2021-09-21 Avalanche Technology, Inc. Magnetic memory array incorporating selectors and method for manufacturing the same
US10734073B1 (en) 2019-02-12 2020-08-04 Sandisk Technologies Llc Three terminal isolation elements and methods
US10714534B1 (en) * 2019-02-12 2020-07-14 Sandisk Technologies Llc Three terminal isolation elements and methods
EP4122013A4 (en) * 2020-03-21 2024-05-01 Hsu Fu Chang THREE-DIMENSIONAL STORAGE ARRAY WITH DOUBLE DENSITY
CN113644087A (zh) * 2021-08-10 2021-11-12 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140043911A1 (en) * 2010-06-08 2014-02-13 Sandisk 3D Llc Method For Non-Volatile Memory Having 3D Array of Read/Write Elements with Efficient Decoding of Vertical Bit Lines and Word Lines
CN103855181A (zh) * 2012-11-28 2014-06-11 三星电子株式会社 具有可变电阻层的电阻式随机存取存储器及其制造方法
CN104662659A (zh) * 2012-08-31 2015-05-27 美光科技公司 三维存储器阵列架构
CN104871313A (zh) * 2012-12-26 2015-08-26 索尼公司 存储装置和存储装置制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011152061A1 (ja) 2010-06-03 2011-12-08 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
WO2012073471A1 (ja) 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
KR20120137862A (ko) 2011-06-13 2012-12-24 삼성전자주식회사 3차원 더블 크로스 포인트 어레이를 갖는 반도체 메모리 소자 및 그 제조방법
US9620514B2 (en) 2014-09-05 2017-04-11 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9449981B2 (en) * 2014-10-21 2016-09-20 Sandisk Technologies Llc Three dimensional NAND string memory devices and methods of fabrication thereof
CN105633295A (zh) 2014-11-06 2016-06-01 上海和辉光电有限公司 有机发光二极管荧光器件结构及其制作方法
US10290680B2 (en) 2015-10-30 2019-05-14 Sandisk Technologies Llc ReRAM MIM structure formation
US9812505B2 (en) * 2015-11-16 2017-11-07 Sandisk Technologies Llc Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140043911A1 (en) * 2010-06-08 2014-02-13 Sandisk 3D Llc Method For Non-Volatile Memory Having 3D Array of Read/Write Elements with Efficient Decoding of Vertical Bit Lines and Word Lines
CN104662659A (zh) * 2012-08-31 2015-05-27 美光科技公司 三维存储器阵列架构
CN103855181A (zh) * 2012-11-28 2014-06-11 三星电子株式会社 具有可变电阻层的电阻式随机存取存储器及其制造方法
CN104871313A (zh) * 2012-12-26 2015-08-26 索尼公司 存储装置和存储装置制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517299A (zh) * 2020-06-26 2021-10-19 台湾积体电路制造股份有限公司 铁电随机存取存储器器件及形成方法
CN113517299B (zh) * 2020-06-26 2023-07-04 台湾积体电路制造股份有限公司 铁电随机存取存储器器件及形成方法

Also Published As

Publication number Publication date
US20170148851A1 (en) 2017-05-25
US20200161371A1 (en) 2020-05-21
US10483324B2 (en) 2019-11-19
WO2017091778A1 (en) 2017-06-01
US10840301B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
CN108431893A (zh) 三维垂直存储器阵列单元结构及工艺
JP6280256B2 (ja) ３次元メモリアレイアーキテクチャ
KR102651904B1 (ko) 3차원 상변화 메모리 디바이스들을 형성하는 방법들
US9721653B2 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
CN104040633B (zh) 用于具有垂直位线的三维非易失性存储器的架构
JP6059349B2 (ja) ３次元メモリアレイアーキテクチャ
US8824191B2 (en) Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
CN109754836A (zh) 非易失性存储器件
KR20150030213A (ko) 계단 워드라인 및 수직 비트라인을 가진 3d 어레이 아키텍처를 갖는 비휘발성 메모리 및 이의 방법
CN102449699A (zh) 具有垂直位线和单侧字线架构的可重编程非易失性存储器元件的三维阵列
CN107863122A (zh) 三维存储器控制电路
DE112015001507T5 (de) 3D nicht-flüchtiger Speicher mit Zell-selektierbarer Wort-Leitungs-Entschlüsselung
CN108091361A (zh) 相变存储器件
CN105428526A (zh) 一种三维存储器及其制备方法
CN107359164B (zh) 存储器结构及其制造方法
CN110518016A (zh) 间距可扩充立体nand存储器
US8546865B2 (en) Nonvolatile memory device having stacked semiconductor layers and common source line adjacent to bit line plug
KR20140003358A (ko) 3차원 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180821

WD01 Invention patent application deemed withdrawn after publication