CN104662659A - 三维存储器阵列架构 - Google Patents

三维存储器阵列架构 Download PDF

Info

Publication number
CN104662659A
CN104662659A CN201380049045.1A CN201380049045A CN104662659A CN 104662659 A CN104662659 A CN 104662659A CN 201380049045 A CN201380049045 A CN 201380049045A CN 104662659 A CN104662659 A CN 104662659A
Authority
CN
China
Prior art keywords
conductor wire
conductive extension
memory element
hole
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380049045.1A
Other languages
English (en)
Other versions
CN104662659B (zh
Inventor
费代里科·皮奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201710947500.XA priority Critical patent/CN107731816B/zh
Publication of CN104662659A publication Critical patent/CN104662659A/zh
Application granted granted Critical
Publication of CN104662659B publication Critical patent/CN104662659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供三维存储器阵列及其形成方法。实例三维存储器阵列可包含：堆叠，其包括通过至少绝缘材料而彼此分离的多个第一导电线；及至少一个导电延伸部，其经布置以实质上垂直于所述多个第一导电线延伸，使得所述至少一个导电延伸部与所述多个第一导电线中的至少一者的一部分相交。围绕所述至少一个导电延伸部形成存储元件材料。围绕所述至少一个导电部延伸形成单元选择材料。

Description

三维存储器阵列架构
相关申请案
本发明涉及与此一起申请的标题为“三维存储器阵列架构(THREE DIMENSIONALMEMORY ARRAY ARCHITECTURE)”的具有代理人档案号码1001.0690001的美国专利申请案13/600,777，且所述申请案的全文以引用的方式并入本文中。
技术领域
本发明大体上涉及半导体装置，且更特定来说涉及三维存储器阵列架构及其形成方法。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻可变存储器及快闪存储器等。电阻可变存储器的类型包含相变材料(PCM)存储器、可编程导体存储器及电阻性随机存取存储器(RRAM)等。
对于需要高存储器密度、高可靠性及无电力的数据保留的广泛范围的电子应用来说，存储器装置用作非易失性存储器。非易失性存储器可用于(例如)个人计算机、便携式记忆棒、固态驱动器(SSD)、数码相机、蜂窝式电话、例如MP3播放器的便携式音乐播放器、电影播放器及其它电子装置中。
关于存储器装置制造的不断挑战为减小存储器装置的大小、增大存储器装置的存储密度及/或限制存储器装置成本。一些存储器装置包含布置成二维阵列的存储器单元，其中存储器单元皆布置于相同平面中。相比之下，各种存储器装置包含布置成具有多个存储器单元层级的三维(3D)阵列的存储器单元。
附图说明
图1说明现有技术二维存储器阵列。
图2说明现有技术三维存储器阵列。
图3说明根据本发明的若干实施例的三维存储器阵列。
图4说明根据本发明的若干实施例的用于偏置三维存储器阵列的方法。
图5说明根据本发明的若干实施例的定位于多个导电线内的同心存储器单元。
图6A说明根据本发明的若干实施例的在导电线格栅内的同心存储器单元的位置。
图6B说明根据本发明的若干实施例的部分处于导电线格栅内的同心存储器单元的位置。
图6C说明根据本发明的若干实施例的在导电线格栅内具有同心加热器材料的同心存储器单元的位置。
图6D说明根据本发明的若干实施例的部分处于导电线格栅内的具有同心加热器材料的同心存储器单元的位置。
图7A到7C说明根据本发明的若干实施例的用于形成同心存储器单元的三维存储器阵列的简化工艺流程。
图8A到8C说明根据本发明的若干实施例的用于形成同心存储器单元的三维存储器阵列的简化工艺流程。
图9A到9D说明根据本发明的若干实施例的用于形成具有加热器材料的同心存储器单元的三维存储器阵列的简化工艺流程。
具体实施方式
本发明提供三维(3D)存储器阵列及其形成方法。实例三维存储器阵列可包含：堆叠，其包括通过至少绝缘材料而彼此分离的多个第一导电线；及至少一个导电延伸部，其经布置以实质上垂直于所述多个第一导电线延伸，使得所述至少一个导电延伸部与所述多个第一导电线中的至少一者的一部分相交。围绕所述至少一个导电延伸部形成存储元件材料。围绕所述至少一个导电延伸部形成单元选择材料。
本发明的实施例实施相变材料(PCM)存储器单元的垂直集成。所揭示的三维存储器阵列比常规二维存储器阵列更密集。此外，例如通过减小与形成3D阵列相关联的掩模计数以制造其中掩模计数的数量减小的三维存储器阵列，制造工艺可没有其它方法复杂和昂贵。因此，本发明的制造工艺可没有先前方法的制造工艺昂贵。
在本发明的以下详细描述中，参考形成本发明的一部分且其中通过图解说明展示可如何实践本发明的一或多个实施例的附图。足够详细地描述这些实施例以使所属领域的一股技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下做出工艺改变、电改变及/或结构改变。
本文中的图遵循编号惯例，其中第一数字或(若干)第一数字对应于图式编号且剩余数字识别图式中的元件或组件。可通过使用类似数字识别不同图之间的类似元件或组件。举例来说，102可参考图1中的元件“02”，且类似元件可在图2中表示为202。并且，如本文中所使用，“若干”特定元件及/或特征可指代此类元件及/或特征中的一或多者。
如本文中所使用，术语“实质上”意指经修改的特性不需要是绝对的，但足够接近以实现特性的优势。举例来说，“实质上平行”不限于绝对平行，且可包含至少比垂直定向更接近于平行定向的定向。类似地，“实质上正交”不限于绝对正交，且可包含至少比平行定向更接近于垂直定向的定向。
图1说明现有技术二维存储器阵列100。各种存储器装置可包含存储器阵列100。存储器阵列100可包含多个字线102及若干位线104。字线102实质上彼此平行布置在一个层级处，且位线104实质上彼此平行布置在不同层级处。字线102及位线104进一步布置成实质上彼此垂直(例如正交)。针对每一字线102及位线104展示的索引指示在特定层级内相应线的排序。
在此类架构中，存储器单元106可布置于行及列的矩阵中。存储器单元106可定位于字线102与位线104的交叉处。即，存储器单元106布置成交叉点架构。存储器单元106位于字线102与位线104在彼此附近通过(例如交叉、重叠等)的地方。字线102与位线104彼此不相交，这是因为字线102及位线104形成在不同层级处。
图2说明现有技术三维存储器阵列208。存储器阵列208可包含多个字线210、212及若干位线214。字线210实质上彼此平行布置在一个层级处，且字线212实质上彼此平行布置在不同层级处。如图2中所示，位线214实质上彼此平行布置在不同于字线210及212所在的层级的任一者的层级处(例如在字线210与字线212所在的层级之间)。位线214进一步布置成实质上垂直(例如正交)于字线210、212。
在图2中展示以交叉点架构布置在字线210、212与位线214的交叉处的存储器单元216、218。存储器单元216布置在字线210与位线214之间，且存储器单元218布置在字线212与位线214之间。因而，存储器单元布置在多个层级中，且每一层级具有组织成交叉点架构的存储器单元。所述层级形成在彼此不同的层级处，进而经垂直堆叠。存储器单元形成在形成字线212及位线214的层级之间的层级处。
在图2中展示的三维存储器阵列208包含具有共用位线214但单独字线210、212的存储器单元216、218。即，与图1中展示的存储器阵列100相比，在存储器阵列208中的存储器单元的额外层级需要添加字线的另一层级(例如，存储器单元218上方的字线212)。位线214为定位成垂直相邻于位线214(在位线214正上方及正下方)的存储器单元216和218所共用。此相邻将位线214限制成最多为两个存储器单元所共用。更一股来说，三维存储器阵列可具有多于图2中所展示(例如，如图2中所展示股配置)的堆叠层级。然而，存储器单元的更多层级的添加(例如通过将多个存储器阵列208堆叠在彼此之上)需要界定用于存储器单元的每一额外层级的额外字线及用于额外存储器单元的每一新层级(或最多层级对)的额外位线。
针对每一字线210、212展示的索引指示层级及特定层级内的字线的排序。举例来说，字线210(WL3，0)被展示为定位于层级0内的位置3处，且字线212(WL3，1)被展示为定位于层级1内的位置3处。因而，存储器单元216在图2中被展示为定位于位线214(即，BL0)与位线214下方的字线(即，WL2，0)之间且存储器单元218在图2中被展示为定位于位线214(即，BL0)与位线214上方的字线(即，WL2，1)之间。
图3说明根据本发明的若干实施例的三维存储器阵列320。在若干实施例中，存取线(其可称作字线(WL))安置在多个层级(例如，高度、层面、平面)上。举例来说，字线可安置在N个层级上。绝缘材料(例如，电介质材料)使字线的层级分离。因而，通过绝缘材料分离的字线的层级形成WL/绝缘材料的堆叠。数据线(其可称作位线(BL))布置成实质上垂直于字线且定位于字线的N个层级上方的层级处(例如在N+1层级处)。每一位线可具有靠近字线的若干导电延伸部(例如，垂直延伸部)，其中存储器单元形成在垂直延伸部与字线之间。
存储器阵列320可包含在本文中可称作字线的多个导电线322(例如，存取线)及在本文中可称作位线的导电线324(例如，数据线)。字线322可布置成若干层级。字线322在图3中被展示为布置成四个层级。然而，字线322可布置成的层级的数量不限于此数量，且字线322可布置成更多或更少层级。字线322实质上彼此平行布置在特定层级内。字线322可在堆叠中垂直对准。即，在多个层级中的每一者中的字线322可定位于每一层级内的相同相对位置处，以便与正上方及/或正下方的字线322对准。绝缘材料(图3中未展示)可定位于形成字线322的层级之间及特定层级处的字线322之间。
如图3中所示，位线324可实质上彼此平行布置在不同于字线322所在的层级(例如，在字线322所在的层级上方)的层级处。即，位线可定位于存储器阵列320的顶部处。位线324可进一步布置成实质上垂直(例如，正交)于字线322，以便具有位线324与字线322之间的重叠(例如，在不同层级处的交叉)。然而，实施例不限于严格平行/正交配置。
在图3中针对每一字线322展示的索引指示特定层级内的字线的位置(例如排序)及层级。举例来说，字线WL2，0展示为定位于层级0内的位置2处(在定位于位置2处的字线的堆叠的底部的字线)，且字线WL2，3展示为定位于层级3内的位置2处(在定位于位置2处的字线的堆叠的顶部的字线)。字线322可布置成的层级的数量及在每一层级处的字线322的数量可多于或少于图3中展示的数量。
在位线324与字线322的堆叠的每一重叠处，位线324的导电延伸部326经定向成实质上垂直于位线324及字线322，以便与所述字线堆叠中的每一字线322的一部分相交。举例来说，位线324的导电延伸部326可经布置以从位线324垂直延伸以与位线324下方的相应字线322的一部分相交，如图3中所示。如所示，导电延伸部326可通过字线322以便被字线322完全包围。根据若干实施例，导电延伸部326可在字线322附近通过(例如，相邻于字线322)，使得可在导电延伸部326与字线322之间形成存储器单元。
存储器单元328在图3中被展示为以交叉点架构布置在位线324的导电延伸部326与字线322在不同层级处彼此靠近的位置附近。在若干实施例中，存储器单元328定位于导电延伸部326与字线322之间。举例来说，在导电延伸部326通过字线322的一部分的情况下，存储器单元328可定位于导电延伸部326与字线322之间。
因而，存储器单元328可布置成多个层级，每一层级具有组织成交叉点架构的存储器单元。存储器单元328的层级可形成在彼此不同的层级处，进而经垂直堆叠。图3中展示的三维存储器阵列320可包含具有共用位线324但单独字线322的存储器单元328。虽然在图3中展示字线322的四个层级(及存储器单元328的四个对应层级)，但本发明的实施例不限于此且可包含字线322的更多或更少层级(及存储器单元328的对应层级)。存储器单元可形成在与形成字线相同的层级处。
根据本发明的若干实施例，存储器单元328可为电阻可变存储器单元。举例来说，存储器单元328可包含例如硫属化物等相变材料(PCM)。除其它类型的开关之外，每一存储器单元328还可包含例如MOS晶体管、BJT、二极管、双向阈值开关(OTS)等开关。OTS可包括硫属化物材料，例如不同于用于存储器元件的硫属化物材料的硫属化物材料。
根据实施例，存储器单元328可包含与相应的单元选择装置(例如，单元存取装置)串联连接的存储元件，如下文关于图5进一步详细解释，每一存储器单元同心地形成在导电延伸部326周围。若干实施例包含相变材料(PCM)及开关存储器单元的三维存储器阵列，其可称作3D PCMS阵列。为了简单起见，图3展示定位于延伸部326与字线322的相交点处的存储器单元328。然而，本发明的实施例不限于此且存储器单元328可定位于延伸部326与字线322的交叉附近。
图4说明根据本发明的若干实施例的用于偏置三维存储器阵列的方法。图4展示存储器阵列430，其可为关于图3描述的存储器阵列320的一部分。存储器阵列430可包含多个字线422、经正交定向的位线424及垂直于字线422及位线424两者的导电延伸部436，导电延伸部436经耦合且经布置以从位线424垂直向下延伸。
为了存取(例如，编程或读取)存储器阵列430，采用平衡偏置方案。经寻址字线422(即，在经寻址层级上的经寻址位置处的字线)及经寻址位线经偏置以使得跨其的电压差超过相应的单元选择装置的阈值电压。未经寻址字线422及未经寻址位线424经偏置以使得跨任何其它对经寻址及/或未经寻址的字线422及位线424的电压差不超过相应的单元选择装置的阈值电压。举例来说，可以例如参考电压(VREF)等中间电压(例如经寻址位线与字线电压之间的中点电压)偏置所有其它字线422(包含定位于相同层级中的不同字线422及定位于不同层级处的字线422)及其它位线424。
在图4中将经寻址位线424展示为BLADDR且将未经寻址位线424展示为BLNOTADDR。在图4中针对每一字线422展示的索引对应于特定层级内的字线的位置及所述层级。针对经寻址层级或层级内的位置，使用ADDR标注图4中展示的字线422且针对未经寻址层级或一层级内的不同字线位置使用NOTADDR标注字线422。因此，在图4中将经寻址的字线422展示为WLADDR，ADDR。在图4中将未经寻址的字线422展示为WLNOTADDR，NOTADDR、WLNOTADDR，ADDR或WLADDR，NOTADDR中的一者，以指示未经寻址的字线422定位于未经寻址的位置及/或层级处。
根据若干实施例，可将未经寻址的字线422及未经寻址的位线424偏置到中间电压以减小相对于经寻址的字线422及经寻址的位线424的最大电压降。举例来说，中间电压可经选取以处于未经寻址的字线422与未经寻址的位线之间的中点处。然而，中间电压可经选择为不同于中点电压以最小化对字线422及位线424的干扰。
图4展示经寻址的字线422与经寻址的位线424之间的存储器单元442经完全加阴影以指示跨存储器单元442的电压差超过相关联的单元选择装置的阈值电压V。图4展示未经寻址的字线422与未经寻址的位线424之间的未经干扰存储器单元438无任何阴影以指示跨存储器单元438的电压差为可忽略的，例如空值、零。图4还展示未经寻址的字线422与经寻址的位线424之间的经干扰存储器单元440，及经寻址的字线422与未经寻址的位线424之间的经干扰存储器单元441，其被部分加阴影以指示跨存储器单元441的电压差小于相应的单元选择装置的阈值电压的某一中间电压，例如V/2。将未经寻址的字线422及未经寻址的位线424偏置到相同电压可为有益的。
存储器阵列结构与三维垂直通道NAND存储器具有一些相似性。然而，存取存储器单元涉及使电流(其也在经寻址的位线424及/或经寻址的字线422中流动)通过存储器单元(例如电阻可变存储器单元)。本发明的平衡偏置方案允许仅在经寻址单元上(即，在经寻址的字线、层级及位线上)获得高于阈值的电压降，而仅干扰沿经寻址的字线及位线的分别处于未经寻址的位线及字线的单元，例如顶多最小的泄露电流流动通过未经寻址的单元。
图5说明根据本发明的若干实施例的定位于多个导电线内的同心存储器单元。在本发明内，“同心”指代实质上彼此包围的结构，且不限于确切或准确切的圆形形状或占据面积，例如可形成椭圆形、正方形或矩形同心存储器单元。图5展示例如图3中说明的存储器阵列320的存储器阵列的一部分。图5展示包括在通过至少绝缘材料(未展示但定位于导电线522之间548处)彼此分离的若干层级处的多个导电线522(例如，字线)的堆叠544。导电延伸部554经布置以垂直于多个导电线522延伸。导电延伸部554在一端处连通地耦合到位线(图5中未展示)。
图5展示导电延伸部554通过导电线522中的每一者，使得导电延伸部554的横截面完全由相应导电线522包围。然而，本发明的实施例不限于此，且导电延伸部554可经布置以便与相应导电线522的一部分相交，使得导电延伸部554不完全由导电线522包围(关于图6B对此进行进一步描述)。根据若干实施例，导电延伸部554靠近相应的导电线522而通过而非通过相应导电线522。
图5进一步展示围绕导电延伸部554同心布置的存储元件材料552(例如相变材料(PCM))及单元选择装置材料550(双向阈值开关(OTS))。虽然图5展示PCM 552经布置成与导电延伸部554相邻且OTS材料550经布置成与PCM 552同心，但本发明的实施例不限于此。根据若干实施例，OTS材料550布置成与导电延伸部554相邻且PCM 552布置成与OTS材料550同心。
虽然为清楚起见在图5中未展示，但可在导电延伸部554与相应导电线522之间同心地形成额外材料，例如关于图6C进一步论述的加热器材料。另一实例为形成在存储元件材料552与单元选择装置材料550之间以分离存储元件材料552与单元选择装置550及/或提供存储元件材料552与单元选择装置550之间的保护以(例如)减轻成分混合的材料。
在导电延伸部554、同心PCM 552及同心OTS材料550靠近相应导电线522通过的情况下，包含与相应的单元选择装置串联连接的存储元件的同心存储器单元形成在导电延伸部554与导电线522之间。同心存储器单元可实质上形成在与形成字线相同的层级处，使得同心存储器单元与导电线522实质上共面。
存储元件可为电阻可变存储元件。例如，电阻可变存储元件除了包含其它电阻可变存储元件材料之外还可包含PCM。在其中电阻可变存储元件包括PCM的实施例中，除其它相变材料之外，相变材料还可为硫属化物合金，例如铟(In)-锑(Sb)-碲(Te)(IST)材料(例如In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等)或锗(Ge)-锑(Sb)-碲(Te)(GST)材料(例如Ge8Sb5Te8、Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7、Ge4Sb4Te7等)。如本文中使用的用连字符连接的化学组合物表示法指示包含于特定混合物或化合物中的元素，且既定表示涉及所指示元素的所有理想配比。例如，其它相变材料可包含Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt。相变材料的其它实例包含过渡金属氧化物材料或包含两种或两种以上金属(例如过渡金属、碱土金属及/或稀土金属)的合金。实施例不限于特定电阻可变材料或与存储器单元的存储元件相关联的材料。举例来说，可用于形成存储元件的电阻可变材料的其它实例尤其包含二元金属氧化物材料、巨磁阻材料及/或各种基于聚合物的电阻可变材料。
包括与相变材料串联的单元选择装置的存储器单元可称作相变材料及开关(PCMS)存储器单元。在若干实施例中，经同心布置的单元选择装置充当(例如)二端子OTS。OTS材料可包含(例如)响应于跨OTS的施加电压的硫属化物材料。对于小于阈值电压的施加电压，OTS保持在“关断”状态(例如不导电状态)中。或者，响应于大于阈值电压的跨OTS的施加电压，OTS进入“接通”状态(例如导电状态)。响应于接近阈值电压的施加电压，跨OTS的电压可“折回”到保持电压。
在若干实施例中，经同心形成的存储元件可充当二端子相变存储元件。然而，本发明的实施例不限于PCMS交叉点阵列或特定单元选择开关。举例来说，本发明的方法及设备可应用于其它交叉点阵列，例如除利用(例如)其它类型的存储器单元之外还利用电阻随机存取存储器(RRAM)单元、导电桥接随机存取存储器(CBRAM)单元及/或自旋转移力矩随机存取存储器(STT-RAM)单元的阵列。
在若干实施例中，电阻可变存储元件材料可包括与单元选择装置材料相同的(若干)材料中的一或多者。然而，实施例不限于此。举例来说，电阻可变存储元件材料及单元选择装置材料可包括不同材料。
可通过包含(但不限于)以下各者的各种薄膜技术形成本文中描述的材料：旋涂、毯覆式涂布、化学气相沉积(CVD)(例如低压CVD、等离子增强型化学气相沉积(PECVD))、原子层沉积(ALD)、等离子增强型ALD、物理气相沉积(PVD)、热分解及/或热生长等。或者，可在原位生长材料。虽然本文中描述及说明的材料可形成为层，但是材料不限于此且可形成于其它三维配置中。关于图7A到9C进一步论述制造技术。
图6A说明根据本发明的若干实施例的在导电线格栅内的同心存储器单元的位置。图6A展示存储器阵列656的一部分的俯视图。存储器阵列656包含多个第一导电线622(例如，字线)及布置成垂直于第一导电线622的多个第二导电线624(例如，位线)。
举例来说，第一导电线622及第二导电线624可由金属材料、多晶硅材料(例如经掺杂的多晶硅材料)等形成。其它层级的第一导电线622(例如其它层级的字线)可存在于图6A中展示的层级j中的字线下方。第一导电线622与第二导电线624重叠且借此形成导电线格栅。
可通过(例如)将交替导电材料及绝缘材料的第一堆叠图案化成若干离散堆叠而形成处于若干高度处的第一导电线622。即，可蚀刻交替的导电材料及绝缘材料以在界定第一导电线的占据面积的导电/绝缘材料的若干堆叠之间(横向)形成沟槽。可使用绝缘材料(例如电介质)填充因此形成的若干堆叠之间的沟槽，以使特定高度处的第一导电线彼此分离。
每一堆叠可包括多个第一导电线622，第一导电线622通过绝缘材料彼此(垂直)分离且通过用于填充沟槽的绝缘材料与(例如)其它堆叠中的其它第一导电线622(横向)分离。例如，尤其关于图7A展示一个此堆叠的轮廓视图。
可通过在相应第二导电线之间图案化、蚀刻及形成绝缘材料而类似地形成第二导电线624。然而，由于(一次)仅仅在一个高度处形成第二导电线，使得此形成可不涉及交替的导电及绝缘材料的堆叠。如本文中所使用，导电线的“占据面积”指代在形成时的特定导电线的轮廓，例如包括第一导电线的堆叠的轮廓。可在后续处理中形成通过第一导电线及第二导电线的部分的通孔，此可改变导电线的所得边界；然而，在本文中使用术语“占据面积”以指代(例如)紧接在形成通过第一导电线的通孔之前的第一导电线的原始边界。
如图6A中所示，同心存储器单元649(例如关于图5描述的同心存储器单元)可形成在第一导电线622与第二导电线624重叠的位置处。即，同心存储器单元649可形成于第一导电线622与第二导电线624看似相交的地方。因为第一导电线622及第二导电线624形成在不同层级处，所以其实际上彼此不相交。一个存储器单元649形成在每一字线-位线重叠处，例如形成在多个导电线层级的每一层级处(在图6A中通过j指示)。
导电延伸部654实质上正交于第一导电线622及第二导电线624，例如在图6A中导电延伸部654延伸穿过页面。图6A以横截面(以平行于导电线622的平面)展示通过每一第一导电线622(例如通过相应第一导电线622的中心线)的导电延伸部654。可围绕导电延伸部654同心地布置存储元件材料652(例如，相变材料(PCM))及单元选择装置材料650(例如，双向阈值开关(OTS)材料)。虽然图6A展示存储元件材料652布置成与导电延伸部654相邻且单元选择装置材料650布置成与存储元件材料652同心，但本发明的实施例不限于此，且单元选择装置材料650可布置成与导电延伸部654相邻，其中存储元件材料652布置成与单元选择装置材料650同心。
如图6A中所示，导电延伸部654还可经布置以从第二导电线624的中心线上的位置延伸。然而，实施例不限于此，且导电延伸部654可耦合到(例如)通过从图6A中展示的定位稍微改变水平定位而从中心线位置偏移但仍通过第一导电线的中心线的相应第二导电线624。
图6A展示同心存储器单元649定位于每一层级处的第一导电线622的占据面积内(例如，结构的轮廓内)，其中第一导电线622形成于材料的堆叠中。即，导电延伸部654、存储元件材料652及单元选择装置材料650的横截面全部定位于第一导电线622的占据面积内，因为这些经同心布置的材料通过形成在多个层级中的每一者处的第一导电线622。在图6A中展示的切割线A-A提供对图7A到7C中展示的视图的参考。
图6B说明根据本发明的若干实施例的部分处于导电线格栅内的同心存储器单元的位置。图6B展示存储器阵列670的一部分的俯视图。存储器阵列670包含多个第一导电线622(例如，字线)及布置成垂直于第一导电线622的多个第二导电线624(例如，位线)。其它层级的第一导电线622(例如，其它层级的字线)可存在于图6B中所展示的层级j中的字线下方。第一导电线622与第二导电线624重叠且进而形成导电线格栅。
如图6B中所示，同心存储器单元672(与关于图5所描述的同心存储器单元在结构上类似但在相对于第一导电线622的位置上不同)可形成在靠近第一导电线622与第二导电线624重叠的位置处。即，同心存储器单元672可形成在第一导电线622与第二导电线624看似相交的地方附近(第一导电线622及第二导电线624形成在不同层级处，使得其实际上彼此不相交)。一个存储器单元672可靠近每一字线-位线重叠而形成，例如，形成在多个导电线层级的每一层级处(在图6B中通过j指示)。
可围绕导电延伸部654同心布置存储元件材料652及单元选择装置材料650。虽然图6B展示存储元件材料652布置成与导电延伸部654相邻且单元选择装置材料650布置成与存储元件材料652同心，但本发明的实施例不限于此，且单元选择装置材料650可布置成与导电延伸部654相邻，其中存储元件材料652布置成与单元选择装置材料650同心。
导电延伸部654实质上正交于第一导电线622及第二导电线624，例如在图6B中导电延伸部654延伸穿过页面。图6B以横截面(以平行于导电线622的平面)展示通过每一第一导电线622的一部分的导电延伸部654、存储元件材料652及单元选择装置材料650，使得这些经同心布置的材料未被第一导电线622完全包围(例如在每一第一导电线622的层级处封围)。因而，仅存储元件材料652及/或单元选择装置材料650的圆周的一部分与第一导电线622接触(在第一导电线622的层级处)。以此方式，在相变中涉及的存储元件材料652的体积小于存储元件材料652及/或单元选择装置材料650全部通过第一导电线622时的体积。
例如如图6B中所示，构成同心存储器单元672的材料可经布置以使得同心存储器单元672的中心线与相应第一导电线622(例如沿着最长尺寸)的边缘对准。即，构成同心存储器单元672的材料可一半定位于相应第一导电线622的占据面积内且一半定位于所述占据面积外部。然而，本发明的实施例不限于此，且构成同心存储器单元672的材料可经定位以使某一部分定位于相应第一导电线622的占据面积内且使剩余部分定位于所述占据面积外部。
通过此布置，仅构成同心存储器单元672的材料的一部分定位于导电延伸部654与第一导电线622之间。因而，减小体积的存储元件材料652有效地用于存储信息。因此，例如在PCM中形成非晶区域时，编程及/或擦除减小体积的存储元件材料652可需要更少能量。并且，相对于在导电延伸部654通过(例如)第一导电线622的中心且被第一导电线622完全包围(例如图6A中所示)的情况中相同宽度的第一导电线622，增大了第一导电线622吸收电流的有用区段。或者，通过针对每单位长度给定电阻率使用更小的第一导电线622宽度而获得经减小的有效存储器单元大小；然而，此方法对同心存储器单元672与第一导电线622之间的未对准更敏感。
图6C说明根据本发明的若干实施例在导电线格栅内具有同心加热器材料的同心存储器单元647的位置。图6C展示存储器阵列657的一部分的俯视图。存储器阵列657包含多个第一导电线622(例如，字线)及布置成垂直于第一导电线622的多个第二导电线624(例如，位线)。其它层级的第一导电线622(例如，其它层级的字线)可存在于图6C中展示的层级j中的字线下方。第一导电线622与第二导电线624重叠且进而形成导电线格栅。
如图6C中所示，同心存储器单元647(其具有与关于图5所描述的同心存储器单元类似的结构但具有额外同心材料)可形成在第一导电线622与第二导电线624重叠的位置处。即，同心存储器单元647可形成在第一导电线622与第二导电线624看似相交的地方。然而，第一导电线622及第二导电线624形成在不同层级处，所以其实际上彼此不相交。一个同心存储器单元647可靠近每一字线-位线重叠而形成，例如形成在多个导电线层级的每一层级处(在图6C中通过j指示)。
图6C以横截面展示通过每一第一导电线622(例如，通过相应第一导电线622的中心线)的导电延伸部654。可围绕导电延伸部654同心布置存储元件材料652(例如，相变材料(PCM))及/或单元选择装置材料650(例如，双向阈值开关(OTS)材料)。可围绕导电延伸部654、存储元件材料652及/或单元选择装置材料650同心地布置加热器材料645，使得加热器材料645与存储元件材料652相邻，如图6C中的一个配置所展示。应注意，在图6C中存储元件材料652及单元选择装置材料650的相对定位与图6A中展示的相对定位(例如，如关于图6A所论述的替代配置)反向，(使得存储元件材料652经定位成与加热器材料645相邻)。
仅包含PCM存储器元件及OTS的同心存储器单元(例如，图6A中展示的同心存储器单元649)的结构可需要相对较高的电流量以在OTS与PCM之间的整个界面处完全形成非晶区域。对于同心存储器单元649的圆形占据面积，有效体积为大约2πr*tGST*tWL，其中2πr为垂直导电延伸部654的周长，tGST为PCM材料652的厚度且tWL为第一导电线622的厚度。可以第一导电线622的增加的电阻为代价通过将第一导电线622制得更薄而减小有效体积。
根据本发明的若干实施例，可减小第一导电线622的有效厚度同时通过形成(例如，沉积)与较厚的第一导电线622材料(相对于加热器材料645的厚度来说较厚)相邻的薄加热器材料645(相对于第一导电线622材料的厚度来说较薄)而将大部分第一导电线622的总电阻实质上维持于可接受量值。
同心存储器单元647可经配置以使得仅较薄的加热器材料645与存储元件材料652及/或单元选择装置材料650接触，其用于使通过第一导电线622的电流集中(funnel)例较小横截面中，进而增大存储元件材料652中的局部化电流。第一导电线622的相对较厚的轮廓提供第一导电线622的较低电阻，且在存储元件材料652附近的相对较薄的加热器材料645减小第一导电线622在同心存储器单元647处的有效横截面积以集中电流。因而，较薄的加热器材料645有效减小正经受相变的有效体积(因为相对较薄的加热器材料645的厚度)且可充当可通过焦耳效应进行加热的加热器，因此将更集中的能量及增大的温度提供到相邻存储元件材料652。虽然在本发明使用术语“加热器材料”以区别其它材料及结构，但本发明的实施例不限于自身温度增大的加热器材料。即，“加热器材料”既定指定可集中电流以限制在相变中所涉及的存储元件材料652的体积且此电流集中可增大存储元件材料652的特定体积中的局部化温度的材料及/或结构。
归因于存储元件材料652及/或单元选择装置材料650的同轴布置及体积，本发明的同心存储器单元(例如，图6A中展示的649、图6B中展示的672及图6C中展示的647)的有效大小与其它存储器单元配置相比可较大。因而，单一同心存储器单元可能并非给定技术节点的最小大小。然而，制造工艺允许堆叠若干存储器单元层级而不会成比例地增大阵列掩模计数，这是因为不必针对每一额外层级界定第一导电线622(例如，字线)及第二导电线624(例如，位线)。
虽然图6C展示单元选择装置材料650布置成与导电延伸部654相邻且存储元件材料652布置成与存储元件材料652同心，但本发明的实施例不限于此，且可(例如)以反向顺序布置单元选择装置材料650、存储元件材料652及加热器材料645。
如图6C中所示，导电延伸部654也可经布置以垂直延伸穿过第二导电线624的中心线上的位置。然而，实施例不限于此，且导电延伸部654可耦合到(例如)通过从图6C中展示的定位稍微改变水平定位而从中心线位置偏移同时仍通过第一导电线的中心线的相应第二导电线624。
图6C展示同心存储器单元647定位于每一层级处的第一导电线622的占据面积内，其中第一导电线622形成于材料的堆叠中。即，导电延伸部654、单元选择装置材料650、存储元件材料652及加热器材料645的横截面全部定位于第一导电线的占据面积内，因为这些经同心布置的材料通过形成在多个层级中的每一者处的第一导电线622。
根据若干实施例，为了改善第一导电线622的导电性且使形成同心存储器单元647的材料通过第一导电线622以便具有被某个层级处的第一导电线622的材料完全包围的横截面的未对准问题最小化，可形成具有大于可能最小大小的尺寸的第一导电线622，因为存储元件材料652及单元选择装置材料650比第一导电线622材料更具电阻性。
图6C中展示的切割线B-B提供对图9A到9C中展示的视图的参考。
图6D说明根据本发明的若干实施例部分处于导电线格栅内的具有同心加热器材料的同心存储器单元673的位置。图6D展示存储器阵列671的一部分的俯视图。上文关于图6C描述具有同心加热器材料的同心存储器单元。上文关于图6B描述同心存储器单元与第一导电线622及第二导电线624的重叠的未对准，使得同心存储器单元以少于全部的同心存储器单元被特定第一导线622包围的方式与第一导电线622相交。如关于图6D中的同心存储器单元673所说明，可组合这些特征。以此方式，可同时获得导电线622导电性改善及与减小的有效体积相关联的减小的编程能量需求。
图7A到7C说明根据本发明的若干实施例的用于形成同心存储器单元(例如，图6A中展示的同心存储器单元649)的三维存储器阵列760的简化工艺流程。图7A到7C中展示的视图是沿着图6A中展示的切割线A-A。图7A展示在蚀刻停止材料762(例如，衬底材料)上方形成(例如，沉积)若干交替的绝缘材料748(例如，电介质)及导电材料722(第一导电线由导电材料722形成)。
通孔764(例如，孔)可穿过交替的绝缘材料748及导电材料722而形成(例如，蚀刻)，(例如)在蚀刻停止材料762处停止。通过形成通孔，可移除导电材料722的一部分，使得第一导电材料722的所得区域可排除在形成通孔时移除的区域。然而，如先前所论述，术语第一导电材料722的“占据面积”指代恰在形成穿过第一导电材料722的通孔之前第一导电材料722的边界，例如通孔可全部或部分穿过第一导电线722的占据面积。
图7B展示可通过随后形成(例如，沉积)单元选择装置材料750(例如，双向阈值开关(OTS)材料)、存储元件材料752(例如，相变材料(PCM))及导电延伸部材料754(例如，金属材料)而填充通孔764，使得结果为单元选择装置材料750及存储元件材料752同心围绕导电延伸部材料754(例如图7B中所示)。如上文所述，可在单元装置选择材料750、存储元件材料752及/或导电延伸部材料754之前、之后及/或之间形成(例如，沉积)其它材料(例如)以形成抗材料的相互扩散的粘附层或势垒。
图7C展示可例如通过蚀刻及/或化学机械抛光(CMP)在上部(例如，最后)绝缘材料748上方移除单元选择装置材料750、存储元件材料752及导电延伸部材料754以使个别同心存储器单元749彼此隔离。可在经填充的通孔上方形成第二导电线724(例如，位线)，使得第二导电线724连通地耦合到导电延伸部材料754。
根据若干实施例，可替代地使用自对准蚀刻(例如)通过直接图案化及蚀刻导电延伸部材料754以使单元选择装置材料750及存储元件材料752留在上部绝缘材料748上方及第二导电线724下方的适当位置中而形成第二导电线724。根据另一实施例，可使用镶嵌工艺以形成第二导电线724。
图8A到8C说明根据本发明的若干实施例的用于形成具有分离的开关装置的同心存储器单元的三维存储器阵列866的简化工艺流程。在图7C中可见，沉积于同心存储器单元的最外径向位置处的单元选择装置材料750垂直邻接于第一导电线722的不同层级之间。图8A到8C中展示的工艺流程导致与离散存储器单元相关联且沉积于同心存储器单元的最外径向位置处的单元选择装置材料在不同层级(对应于不同第一导电线)之间分离。
图8A到8C中展示的视图是沿着图6A中展示的切割线A-A。虽然在此处关于单元选择装置材料描述不同同心存储器单元之间的分离，但可交换单元选择装置材料与存储元件材料的相对径向位置，使得存储元件材料定位于同心存储器单元的最外径向位置处且存储元件材料在不同同心存储器单元之间分离。
图8A展示在蚀刻停止材料862上方沉积若干交替的绝缘材料848(例如，电介质)及导电材料822。通过形成通孔，可移除导电材料822的一部分，使得第一导电材料822的所得区域可排除在形成通孔时移除的区域。然而，如先前所论述，术语第一导电材料822的“占据面积”指代恰在形成穿过第一导电材料822的通孔之前第一导电材料822的边界，例如通孔可全部或部分穿过第一导电材料822的占据面积。通孔(例如，孔)可经蚀刻穿过交替的绝缘材料848及导电材料822，(例如)在蚀刻停止材料862处停止(类似于图7A中针对通孔764所展示的)。在通孔形成期间或之后，使导电材料822凹入以导致图8A中说明的通孔868的配置。可通过选择性地蚀刻通孔868中的导电材料822的暴露区域(例如通过非定向蚀刻(例如，湿式蚀刻))而形成导电材料822中的凹槽869。
图8B展示沉积到通孔868中其侧壁上的单元选择装置材料855，其填充由构成第一导电线的凹入导电材料822所留下的区域，如所示。
图8C展示例如通过定向蚀刻(例如，干式蚀刻)从顶表面(即，上部绝缘材料848上方)及通孔的侧壁移除的单元选择装置材料855。此使单元选择装置材料855仅留在由凹入导电材料822留下的离散区域中。此后，可如所示股在通孔中形成存储元件材料852(例如，PCM)及导电延伸部854(例如，金属垂直位线延伸部)材料。根据关于图8A到8C说明的工艺，单元选择装置材料855仅作为围绕第二导电线的导电延伸部854及存储元件材料852的多个离散环状结构而形成在第一导电线822的交叉处，借此减小垂直相邻的同心存储器单元867之间的电泄漏及干扰。可进一步处理存储元件材料852及导电延伸部854材料且在其上方形成第二导电线(例如，位线)，如关于图7C所述。
图9A到9C说明根据本发明的若干实施例的用于形成具有加热器材料的同心存储器单元994的三维存储器阵列980的简化工艺流程。关于图9A到9C展示及描述的形成工艺类似于关于图8A到8C展示及描述的形成工艺，只是包含了额外的加热器材料。图9A到9C所展示的视图是沿着图6C中所展示的切割线B-B。如关于图6C所论述，同心存储器单元994的配置包含存储元件材料952及加热器材料945相邻以实现与减小的有效体积相关联的减小的编程能量需求。
图9A展示在蚀刻停止材料982上方沉积若干交替的绝缘材料948(例如电介质)、加热器材料945及导电材料922。通过形成通孔，可移除导电材料922的一部分，使得第一导电材料922的所得区域可排除在形成通孔时移除的区域。然而，如先前所论述，术语第一导电材料922的“占据面积”指代恰在形成穿过第一导电材料922的通孔之前第一导电材料922的边界，例如通孔可全部或部分穿过第一导电材料922的占据面积。通孔990可经蚀刻穿过交替的绝缘材料948、加热器材料945及导电材料922，(例如)在蚀刻停止材料982处停止。
在通孔990形成期间或之后(类似于图8A中针对通孔868所展示的)，可使导电材料922凹入以导致图9A中说明的配置。可通过选择性地蚀刻(例如非定向蚀刻(例如，湿式蚀刻))通孔中的导电材料922的暴露区域而形成导电材料922中的凹槽969。非定向蚀刻可专用于导电材料922但不(或较少)专用于加热器材料945(其可为不同于导电材料922的材料)。
可将绝缘材料992沉积到通孔990中(包含沉积到其侧壁上)，从而填充凹槽969，例如由凹入导电材料922(构成第一导电线)留下的区域。注意，此不同于如图8B中所示股将单元选择装置材料855沉积到凹槽869中。可例如通过定向蚀刻(例如，干式蚀刻)从顶表面(即，上部绝缘材料948上方)及通孔990的侧壁移除绝缘材料992，此可使绝缘材料992仅留在凹槽969(例如，由凹入的导电材料822留下的离散区域)中，同时暴露在通孔990的侧壁处的加热器材料988的一部分，如图9B中所示。
根据若干替代实施例，可选择性地氧化导电材料922(形成或不形成凹槽969)以形成绝缘材料992，而非在导电材料922中形成凹槽969、沉积绝缘材料992且蚀刻以移除除凹槽969中的绝缘材料992以外的全部绝缘材料992。
图9C展示可通过随后形成(例如，沉积)例如相变材料(PCM)的存储元件材料952(对应于图6C中所展示的存储元件材料652)、例如双向阈值开关(OTS)材料等单元选择装置材料950(对应于图6C中所展示的单元选择装置材料650)及例如金属材料等导电延伸部材料954(对应于图6C中所示的导电延伸部654)而填充通孔990，使得结果为单元选择装置材料952及存储元件材料950在通孔990内同心围绕导电延伸部材料954，其中存储元件材料952与加热器材料945相邻。
因为使用绝缘材料992填充通过使第一导电线材料922凹入而留下的区域，所以将在第一导电线922中的电流流动全部路由到同心存储器单元附近具有相对较小横截面积的加热器材料945，进而使电流集中朝向相变中涉及的存储元件材料952的较小体积，如图9C中在999处所指示。如上文关于图6C详细论述，使用加热器材料945会有效地减小在存储元件材料952附近的第一导电线922厚度，进而在相变中涉及较小的有效体积，且还增大在加热器材料945(其归因于焦耳效应进行加热且传递能量(即，升高温度)到存储元件材料950)中的电流密度。因而，如此命名加热器材料945，因为其可充当加热器。
单元选择装置材料952、存储元件材料950及导电延伸部材料954可进一步予以处理，且可在其上方形成第二导电线(例如，位线)，如关于图7C所描述。
图9D说明根据本发明的若干实施例的用于形成具有第一导电线(例如，字线)及调解加热器材料的同心存储器单元993的三维存储器阵列981的工艺流程的结果。在关于用于形成与同心存储器单元相邻的加热器材料的一个工艺考虑图9A到9C之后，通过与图9C中所示的配置相比考虑图9D中所示的配置，将了解用于形成调解到第一导电线的加热器材料的替代工艺。
可通过在蚀刻停止材料982上方沉积绝缘材料948(例如，电介质)、导电材料985、加热器材料945及导电材料985的若干例项而形成图9D中所示的存储器阵列981的配置。两个导电材料985构成第一导电线(例如，字线)，在所述第一导电线之间安置有加热器材料945(例如，调解到第一导电线)。
通孔990可经蚀刻穿过绝缘材料948及具有调解的加热器材料的第一导电线(例如，导电材料985、加热器材料945及导电材料985)的若干例项(类似于图8A中针对通孔868所展示的)。可使用非定向蚀刻(例如，湿式蚀刻)使导电材料985中的每一者凹入，类似于图9A中所说明的结果，只是每一加热器材料945可具有在加热器材料945上方及下方的相邻导电材料985中的凹槽969。非定向蚀刻可专用于导电材料985但不(或较少)专用于加热器材料945(其可为不同于导电材料985的材料)。
可将绝缘材料991沉积到通孔中(包含沉积到其侧壁上)，从而填充在延伸超过导电材料985的末端的加热器材料945上方及下方由凹入导电材料985留下的区域。可例如通过定向蚀刻(例如，干式蚀刻)从顶表面(即，上绝缘材料948上方)及通孔的侧壁移除绝缘材料991，此可使绝缘材料991仅留在加热器材料945正上方及正下方由凹入导电材料985留下的离散区域中。
可通过随后形成(例如，沉积)存储元件材料952(例如，相变材料(PCM))、单元选择装置材料950(例如，双向阈值开关(OTS)材料)及导电延伸部材料954(例如，金属材料)而填充所得通孔，使得结果为单元选择装置材料950及存储元件材料950同心围绕导电延伸部材料954，如图9D中所示。如上文关于图6C详细论述，使用加热器材料945会有效地减小在存储元件材料952附近的第一导电线922厚度，借此在相变中涉及较小的有效体积，且还增大在加热器材料945(归因于焦耳效应进行加热且传递能量(即，升高温度)到存储元件材料952)中的电流密度。因而，如此命名加热器材料945，因为其可充当加热器。
在操作期间，将在第一导电线(即，导电材料985)中流动的电流全部路由到在同心存储器单元附近具有相对较小横截面积的加热器材料945，借此使电流集中朝向相变中所涉及的存储元件材料952的较小体积，如图9C中在997处所指示。可进一步处理单元选择装置材料950、存储元件材料952及导电延伸部材料954，且可在其上方形成第二导电线(例如，位线)，如关于图7C所描述。
应注意，如关于图9A到9D所述，加热器材料的使用可尤其应用于在第一导电线及第二导电线的重叠内经形成以与第一导电线相交且由所述第一导电线完全包围(例如，图6C中所说明的位置)的通孔，或应用于经形成而仅与第一导电线的一部分相交(且未由第一导电线完全包围)(例如，图6D中所说明的位置)的通孔。
具有“未对准”的垂直导电延伸部(未与第一导电线相交以便由第一导电线完全包围)的实例实施例有效地减小有效体积，这是因为仅通孔的圆周的一部分(例如，半圆周)与给定第一导电线(例如，字线)相互作用。具有“未对准”的垂直导电延伸部的实施例还可减小存储器单元空间，这是因为第一导电线宽度可因其宽度的较小部分受通孔的形成影响而相对更窄。
虽然减小单元选择装置材料(例如，OTS)与存储元件材料(例如，PCM)之间的表面积的量，但可使用此两个材料之间的相对较大电流以非晶化存储元件材料的整个体积。有效体积为大约2πr*tGST*tWL，其中2πr为存储元件材料在与相邻材料的界面处的周长的(部分)(其可进一步经调整以用于其中仅圆周的一部分与存储元件材料相互作用的配置)，tGST为有效存储元件材料厚度且tWL为有效第一导电线(例如，字线)厚度。依照关于图9A到9D所说明的实施例，可使有效第一导电线厚度减小到加热器材料945的厚度tH，同时维持可接受的总第一导电线电阻。
根据一些实施例，对于每一层面，可平坦地沉积存储元件材料(例如，例如GST的PCM)薄层以便与第一导电线材料连通地耦合，例如类似于图9C中所示的加热器材料配置股与第一导电线材料直接接触，或类似于图9D中所示的加热器材料配置股夹置于两层第一导电线材料之间。可通过选择性蚀刻或氧化穿过单元选择装置材料而使终止于通孔的侧壁处的第一导电线材料凹入及绝缘(如先前关于图9A到9D所述，但其中存储元件材料延伸到垂直导电延伸部材料(例如图9D中的954))。为清楚起见，所得结构类似于在图9C及9D中所表示且在上文描述的结构，但具有以下修改：存储元件材料将由对应于图9C及9D中的参考数字945的部分表示且对应于参考数字952的部分将不存在。
根据一些实施例，三维存储器阵列可包含堆叠，所述堆叠包括在若干层级处通过至少绝缘材料而彼此分离的与存储元件材料相邻的多个第一导电线。存储元件材料例如在其边缘处形成相对于多个第一导电线中的每一者的突出部。至少一个导电延伸部可经布置以实质上垂直于所述多个第一导电线及相邻存储元件材料而延伸。可在通孔内所述存储元件材料突出部与所述至少一个导电延伸部之间形成单元选择材料。
此实施例可减小总的单元尺寸，因为仅两个材料(例如，单元选择材料及导电延伸部材料)在垂直BL部分中。此实施例还将存储器单元的有效存储元件材料体积限制于第一导电线与垂直导电延伸部之间，从而使有效存储元件材料体积减小到2πr*tGST*EXTWL，其中2πr为存储元件材料在与相邻材料的界面处的周长的(部分)(其可进一步经调整以用于其中仅圆周的一部分与存储元件材料相互作用的配置)，tGST为有效存储元件材料厚度，且EXTWL为薄存储元件材料(例如GST)从相对较厚的低电阻第一导电线材料的延伸部。
虽然在本文中说明及描述特定实施例，但所属领域的一股技术人员将了解，经计算以实现相同结果的布置可取代所展示的特定实施例。本发明既定涵盖本发明的各种实施例的调适或变动。应了解，上述描述为以说明性方式而非限制性方式做出。所属领域的技术人员在审阅上述描述后应明白上述实施例的组合及本文未明确描述的其它实施例。本发明的各种实施例的范围包含其中使用上文结构及方法的其它应用。应参考所附权利要求书连同此权利要求书所授权的等效物的整个范围来确定本发明的各种实施例的范围。
在前述具体实施方式中，为简化本发明的目的将一些特征一起分组在单项实施例中。本发明的此方法不应被解释为反映以下意图：本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征。而是，如所附权利要求书反映，发明性标的物在于少于单个所揭示实施例的全部特征。因此，特此将所附权利要求书并入具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (35)

1.一种三维存储器阵列，其包括：
堆叠，其包括在若干层级处通过至少绝缘材料而彼此分离的多个第一导电线；
至少一个导电延伸部，其经布置以实质上垂直于所述多个第一导电线延伸，使得所述至少一个导电延伸部与所述多个第一导电线中的至少一者的一部分相交；
存储元件材料，其围绕所述至少一个导电延伸部而形成；及
单元选择材料，其围绕所述至少一个导电延伸部而形成。
2.根据权利要求1所述的存储器阵列，其中所述存储元件材料围绕所述至少一个导电延伸部同心地形成。
3.根据权利要求1所述的存储器阵列，其中所述单元选择材料围绕所述至少一个导电延伸部同心地形成。
4.根据权利要求1所述的存储器阵列，其中所述至少一个导电延伸部通过所述多个第一导电线中的至少一者。
5.根据权利要求1所述的存储器阵列，其进一步包括多个第二导电线，所述多个第二导电线形成为在不同于所述若干层级的层级处实质上垂直于所述多个第一导电线延伸且经布置以实质上垂直于所述至少一个导电延伸部延伸，
其中所述至少一个导电延伸部耦合到所述多个第二导电线中的至少一者。
6.根据权利要求1所述的存储器阵列，其中所述多个第二导电线形成在所述多个第一导电线及所述至少一个导电延伸部上方。
7.根据权利要求1所述的存储器阵列，其中所述存储元件材料为相变材料PCM，且所述单元选择材料为双向阈值开关OTS材料。
8.根据权利要求7所述的存储器阵列，其中所述PCM及所述OTS材料至少定位于所述至少一个导电延伸部与所述多个第一导电线中的与所述至少一个导电延伸部相交的所述至少一个第一导电线中的每一者之间。
9.根据权利要求1到8中任一权利要求所述的存储器阵列，其中多个第二导电线经布置以在所述多个第一导电线上方的层级处实质上垂直于所述多个第一导电线延伸。
10.根据权利要求9所述的存储器阵列，其中所述至少一个导电延伸部经布置以从所述多个第二导电线中的相应者垂直延伸以通过所述多个第一导电线中的多者。
11.根据权利要求1到8中任一权利要求所述的存储器阵列，其包括存储器单元，其中每一相应存储器单元包括至少一个导电延伸部、所述存储元件材料及所述单元选择材料，且其中所述多个第一导电线及所述存储器单元中的相应者处于所述若干层级中的与所述多个第一导电线中的所述相应者相同的层级处。
12.一种三维存储器阵列，其包括：
多个第一导电线，其经布置以定位于若干层级中的每一者上的若干位置处，使得多个第一导电线中的多者在所述若干位置中的每一者处堆叠在彼此之上；
多个第二导电线，其形成在所述多个第一导电线上方且布置成实质上垂直于所述多个第一导电线，其中所述多个第二导电线中的每一者耦合到经布置以实质上垂直于所述多个第二导电线及所述多个第一导电线延伸的至少一个导电延伸部，使得所述导电延伸部的至少一部分通过在相应位置处堆叠在彼此之上的所述多个第一导电线的某一部分；
存储元件材料，其围绕所述导电延伸部中的每一者而形成；及
单元选择材料，其围绕所述导电延伸部中的每一者而形成，其中每一导电延伸部仅耦合到所述多个第二导电线中的一者。
13.根据权利要求12所述的存储器阵列，其中所述导电延伸部经定位以便在所述多个第一导电线中的一者与所述多个第二导电线中的一者的每一重叠处垂直延伸。
14.根据权利要求12所述的存储器阵列，其中所述导电延伸部中的相应者经定位以便在所述多个第一导电线中的所述至少一者与所述第二导电线重叠之处与所述多个第一导电线中的所述至少一者的所述部分相交。
15.根据权利要求12所述的存储器阵列，其中所述多个第一导电线、所述至少一个导电延伸部及所述多个第二导电线由金属材料形成。
16.根据权利要求12所述的存储器阵列，其中所述至少一个导电延伸部或所述多个第一导电线或所述多个第二导电线中的至少一者包括多晶硅材料。
17.根据权利要求12到16中任一权利要求所述的存储器阵列，其中所述存储元件材料布置成与所述至少一个导电延伸部相邻，且所述单元选择材料布置成与所述存储元件材料同心。
18.根据权利要求12到16中任一权利要求所述的存储器阵列，其中所述单元选择材料布置成与所述至少一个导电延伸部相邻，且所述存储元件材料布置成与所述单元选择材料同心。
19.根据权利要求12到16中任一权利要求所述的存储器阵列，其中所述至少一个导电延伸部、所述存储元件材料及所述单元选择材料的横截面全部在所述多个第一导电线中的一者的占据面积内通过。
20.根据权利要求12到16中任一权利要求所述的存储器阵列，其中所述至少一个导电延伸部、所述存储元件材料及所述单元选择材料的横截面的至少一部分部分定位于所述多个第一导电线中的一者的占据面积内且部分定位于所述占据面积外部。
21.根据权利要求12到16中任一权利要求所述的存储器阵列，其进一步包括与所述多个第一导电线中的每一者相邻且连通地耦合的加热器材料，所述加热器材料具有小于所述多个第一导电线中的一者的横截面积的横截面积，所述加热器材料串联布置在所述多个第一导电线中的相应者与所述存储元件材料之间。
22.根据权利要求21所述的存储器阵列，其中所述加热器材料安置于所述多个第一导电线中的每一者的第一部分与第二部分之间，所述加热器材料具有小于所述多个第一导电线中的每一者的所述第一及第二部分的横截面积的横截面积，所述加热器材料串联布置在所述多个第一导电线中的相应者的所述第一及第二部分与所述存储元件材料之间。
23.一种三维存储器阵列，其包括：
堆叠，其包括在若干层级处通过至少绝缘材料而彼此分离的与存储元件材料相邻的多个第一导电线，所述存储元件材料在其边缘处从所述多个第一导电线中的每一者突出；
至少一个导电延伸部，其经布置以实质上垂直于所述多个第一导电线及相邻的存储元件材料而延伸；及
单元选择材料，其形成在所述存储元件材料突出部与所述至少一个导电延伸部之间。
24.一种形成存储器阵列的方法，其包括：
形成包括通过绝缘材料而彼此分离的多个第一导电线的堆叠；
形成通过所述堆叠的通孔，使得所述通孔的至少一部分通过所述多个第一导电线中的每一者；
在所述通孔内形成单元选择材料；
在所述通孔内形成存储元件材料；
在所述通孔内形成导电延伸部；及
在所述导电延伸部上方形成实质上垂直于所述第一导电线及所述导电延伸部的第二导电线，
其中所述导电延伸部连通地耦合到所述第二导电线以作为所述第二导电线的延伸部。
25.根据权利要求24到27中任一权利要求所述的方法，其中：
形成所述存储元件材料包含形成相变材料PCM；且
形成单元选择材料包含形成双向阈值开关OTS材料。
26.根据权利要求24所述的方法，其中：
在所述通孔内形成存储元件材料包含在所述通孔中的所述单元选择材料上方形成存储元件材料；及
在所述通孔内形成所述导电延伸部包含在所述通孔内的所述存储元件材料上方形成所述导电延伸部。
27.根据权利要求26所述的方法，其中形成所述通孔包含：通过对所述第一导电线比对所述绝缘材料更具选择性的非定向蚀刻在所述通孔的壁中在所述第一导电线中的每一者的暴露区域处形成凹槽；且
其中在所述通孔内形成所述单元选择材料包含：
将所述通孔内的所述单元选择材料沉积到所述凹槽中，及
移除不在所述凹槽内的所述单元选择材料。
28.根据权利要求24所述的方法，其中：
在所述通孔内形成所述单元选择材料包含在所述通孔中的所述存储元件材料上方形成所述单元选择材料；及
在所述通孔内形成所述导电延伸部包含在所述通孔内的所述单元选择材料上方形成所述导电延伸部。
29.根据权利要求28所述的方法，其中形成所述通孔包含：通过对所述第一导电线比对所述绝缘材料更具选择性的非定向蚀刻在所述通孔的壁中在所述第一导电线中的每一者的所述暴露区域处形成凹槽；且
其中在所述通孔内形成所述存储元件材料包含：
将所述通孔内的所述存储元件材料沉积到所述凹槽中，及
移除不在所述凹槽内的所述存储元件材料。
30.一种形成存储器阵列的方法，其包括：
形成包括与加热器材料相邻的多个第一导电线的堆叠，与加热器材料相邻的所述第一导电线通过绝缘材料彼此分离；
形成通过所述堆叠的通孔，使得所述通孔的至少一部分通过所述多个第一导电线中的每一者及相邻的加热器材料；
在所述通孔的壁中在所述第一导电线中的每一者的暴露区域处形成凹槽；
在所述凹槽内形成绝缘材料；
在所述通孔内的所述绝缘材料上方形成与所述加热器材料接触但不与所述第一导电线接触的存储元件材料；
在所述存储元件材料上方形成单元选择材料；及
在所述通孔内的单元选择材料上方形成导电延伸部。
31.根据权利要求30所述的方法，其中形成通过所述堆叠的所述通孔包括：形成与所述多个第一导电线中的每一者及相邻的加热器材料中的最长尺寸切向相交的通孔。
32.根据权利要求30所述的方法，其中形成通过所述堆叠的所述通孔包括：形成未由第一导电线及所述多个第一导电线的相邻的加热器材料及相邻的加热器材料完全包围的通孔。
33.根据权利要求30到32中任一权利要求所述的方法，其中：
形成所述存储元件材料包含形成相变材料PCM；且
形成单元选择材料包含形成双向阈值开关OTS材料。
34.根据权利要求30到32中任一权利要求所述的方法，其中形成包括与加热器材料相邻的所述多个第一导电线的所述堆叠包含：形成与所述第一导电线调解的所述加热器材料。
35.根据权利要求34所述的方法，其中形成与所述第一导电线调解的所述加热器材料包含：在所述第一导电线的若干部分之间形成所述加热器材料。
CN201380049045.1A 2012-08-31 2013-08-30 三维存储器阵列架构 Active CN104662659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710947500.XA CN107731816B (zh) 2012-08-31 2013-08-30 三维存储器阵列架构

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/600,699 2012-08-31
US13/600,699 US8841649B2 (en) 2012-08-31 2012-08-31 Three dimensional memory array architecture
PCT/US2013/057657 WO2014036480A1 (en) 2012-08-31 2013-08-30 Three dimensional memory array architecture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710947500.XA Division CN107731816B (zh) 2012-08-31 2013-08-30 三维存储器阵列架构

Publications (2)

Publication Number Publication Date
CN104662659A true CN104662659A (zh) 2015-05-27
CN104662659B CN104662659B (zh) 2017-11-10

Family

ID=50184449

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380049045.1A Active CN104662659B (zh) 2012-08-31 2013-08-30 三维存储器阵列架构
CN201710947500.XA Active CN107731816B (zh) 2012-08-31 2013-08-30 三维存储器阵列架构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710947500.XA Active CN107731816B (zh) 2012-08-31 2013-08-30 三维存储器阵列架构

Country Status (7)

Country Link
US (3) US8841649B2 (zh)
EP (1) EP2891182B1 (zh)
JP (1) JP6059349B2 (zh)
KR (1) KR101697030B1 (zh)
CN (2) CN104662659B (zh)
TW (1) TWI520272B (zh)
WO (1) WO2014036480A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106848059A (zh) * 2015-06-30 2017-06-13 Hgst荷兰公司 电镀的电部件、其制造方法及电系统
CN108369989A (zh) * 2015-11-04 2018-08-03 美光科技公司 三维存储器设备及其使用方法
CN108431893A (zh) * 2015-11-24 2018-08-21 许富菖 三维垂直存储器阵列单元结构及工艺
CN108886051A (zh) * 2016-04-01 2018-11-23 美光科技公司 用于三维存储器阵列的热绝缘
CN110197837A (zh) * 2018-02-27 2019-09-03 台湾积体电路制造股份有限公司 包括相变材料层的半导体存储器件及其制造方法
CN110291641A (zh) * 2017-02-16 2019-09-27 美光科技公司 存储器裸片区域的高效利用
CN110447115A (zh) * 2017-04-07 2019-11-12 美光科技公司 三维存储器阵列
CN110571235A (zh) * 2019-08-30 2019-12-13 华中科技大学 一种三维超晶格相变存储阵列及其制备方法与应用
CN112106201A (zh) * 2020-08-13 2020-12-18 长江先进存储产业创新中心有限责任公司 用于以较低成本形成垂直3d x-point存储器的新颖集成方案
CN114628577A (zh) * 2020-12-09 2022-06-14 美光科技公司 电阻性接口材料
US11482280B2 (en) 2016-08-08 2022-10-25 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US11522016B2 (en) 2015-11-24 2022-12-06 Fu-Chang Hsu 3D vertical memory array cell structures with individual selectors and processes
US11615844B2 (en) 2015-11-04 2023-03-28 Micron Technology, Inc. Apparatuses and methods including memory and operation of same

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture
US8841649B2 (en) 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
KR101956794B1 (ko) * 2012-09-20 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR20140054975A (ko) * 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치
US10546998B2 (en) 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures
US9099637B2 (en) * 2013-03-28 2015-08-04 Intellectual Discovery Co., Ltd. Phase change memory and method of fabricating the phase change memory
US9728584B2 (en) 2013-06-11 2017-08-08 Micron Technology, Inc. Three dimensional memory array with select device
EP2887396B1 (en) * 2013-12-20 2017-03-08 Imec Three-dimensional resistive memory array
US9305932B2 (en) * 2014-06-30 2016-04-05 Sandisk Technologies Inc. Methods of making three dimensional NAND devices
TWI584442B (zh) * 2014-09-09 2017-05-21 旺宏電子股份有限公司 半導體元件
TWI550682B (zh) * 2014-12-31 2016-09-21 旺宏電子股份有限公司 記憶體元件及其製作方法
KR20170004602A (ko) 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 전자 장치
US9564585B1 (en) 2015-09-03 2017-02-07 HGST Netherlands B.V. Multi-level phase change device
KR102471632B1 (ko) * 2015-11-26 2022-11-29 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9778723B2 (en) 2015-12-28 2017-10-03 Micron Technology, Inc. Apparatuses and methods for exiting low power states in memory devices
US9825098B2 (en) 2016-03-04 2017-11-21 Toshiba Memory Corporation Semiconductor memory device
US9728585B1 (en) 2016-03-11 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor memory device
KR102463036B1 (ko) * 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US9741768B1 (en) * 2016-03-31 2017-08-22 Sandisk Technologies Llc Controlling memory cell size in three dimensional nonvolatile memory
US9837471B2 (en) 2016-04-14 2017-12-05 Western Digital Technologies, Inc. Dual OTS memory cell selection means and method
US9741769B1 (en) * 2016-04-19 2017-08-22 Western Digital Technologies, Inc. Vertical memory structure with array interconnects and method for producing the same
US10062653B2 (en) * 2016-09-29 2018-08-28 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
KR102551799B1 (ko) 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
US10157653B1 (en) * 2017-06-19 2018-12-18 Sandisk Technologies Llc Vertical selector for three-dimensional memory with planar memory cells
US10263039B2 (en) 2017-06-26 2019-04-16 Micron Technology, Inc. Memory cells having resistors and formation of the same
US10424728B2 (en) * 2017-08-25 2019-09-24 Micron Technology, Inc. Self-selecting memory cell with dielectric barrier
US10461125B2 (en) 2017-08-29 2019-10-29 Micron Technology, Inc. Three dimensional memory arrays
US10573362B2 (en) 2017-08-29 2020-02-25 Micron Technology, Inc. Decode circuitry coupled to a memory array
US10490602B2 (en) * 2017-09-21 2019-11-26 Micron Technology, Inc. Three dimensional memory arrays
US11088206B2 (en) 2017-10-16 2021-08-10 Sandisk Tehnologies Llc Methods of forming a phase change memory with vertical cross-point structure
US10381411B2 (en) * 2017-12-15 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing conformal wrap around phase change material and method of manufacturing the same
US10475995B2 (en) * 2017-12-22 2019-11-12 Intel Corporation Tip-contact controlled three dimensional (3D) vertical self select memory
KR102512794B1 (ko) * 2018-01-17 2023-03-23 에스케이하이닉스 주식회사 전자 장치
US10622558B2 (en) 2018-03-30 2020-04-14 Intel Corporation Non-volatile memory cell structures including a chalcogenide material having a narrowed end and a three-dimensional memory device
KR102528754B1 (ko) * 2018-04-19 2023-05-03 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 장치 및 그 형성 방법
CN109075169A (zh) 2018-05-03 2018-12-21 长江存储科技有限责任公司 用于三维存储器件的贯穿阵列触点(tac)
US10381559B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
US10381409B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
WO2019236162A1 (en) * 2018-06-07 2019-12-12 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
CN110660822A (zh) 2018-06-29 2020-01-07 三星电子株式会社 可变电阻存储器装置
KR102546686B1 (ko) 2018-07-17 2023-06-23 삼성전자주식회사 가변 저항 메모리 장치
KR102571555B1 (ko) 2018-08-28 2023-08-29 삼성전자주식회사 가변 저항 메모리 소자
US11631717B2 (en) * 2018-09-28 2023-04-18 Intel Corporation 3D memory array with memory cells having a 3D selector and a storage component
US10593730B1 (en) 2018-10-10 2020-03-17 Micron Technology, Inc. Three-dimensional memory array
US10763432B2 (en) * 2018-12-13 2020-09-01 Intel Corporation Chalcogenide-based memory architecture
US10700128B1 (en) 2018-12-21 2020-06-30 Micron Technology, Inc. Three-dimensional memory array
US10840260B2 (en) 2019-01-18 2020-11-17 Sandisk Technologies Llc Through-array conductive via structures for a three-dimensional memory device and methods of making the same
CN110914986B (zh) 2019-03-29 2021-05-14 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896670B (zh) 2019-03-29 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896671B (zh) 2019-03-29 2021-07-30 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110061008B (zh) * 2019-03-29 2020-11-17 长江存储科技有限责任公司 3d nand闪存及其制备方法
CN110914985B (zh) 2019-03-29 2021-04-27 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896672B (zh) 2019-03-29 2021-05-25 长江存储科技有限责任公司 三维存储器件及其制造方法
US11271035B2 (en) 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
US12004356B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12004357B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US11244855B2 (en) 2019-05-03 2022-02-08 Micron Technology, Inc. Architecture of three-dimensional memory device and methods regarding the same
US10964752B2 (en) 2019-06-13 2021-03-30 Western Digital Technologies, Inc. Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
WO2020251637A1 (en) * 2019-06-13 2020-12-17 Western Digital Technologies, Inc Three-dimensional memory device including constricted current paths, and methods of manufacturing the same
US11043537B2 (en) 2019-06-13 2021-06-22 Western Digital Technologies, Inc. Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
US11031435B2 (en) * 2019-06-17 2021-06-08 Western Digital Technologies, Inc. Memory device containing ovonic threshold switch material thermal isolation and method of making the same
US11075205B2 (en) * 2019-07-31 2021-07-27 Micron Technology, Inc. Apparatuses including conductive structures and layouts thereof
KR102651904B1 (ko) * 2019-10-14 2024-03-28 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들을 형성하는 방법들
US11335730B2 (en) * 2019-12-03 2022-05-17 International Business Machines Corporation Vertical resistive memory device with embedded selectors
US11563174B2 (en) * 2020-04-09 2023-01-24 Infineon Technologies Ag Phase change switch with multi face heater configuration
US11355554B2 (en) 2020-05-08 2022-06-07 Micron Technology, Inc. Sense lines in three-dimensional memory arrays, and methods of forming the same
CN111969105B (zh) * 2020-08-10 2023-08-08 长江存储科技有限责任公司 一种相变存储器件及其制造方法、操作方法
IT202000032270A1 (it) * 2020-12-23 2022-06-23 St Microelectronics Srl Memoria a cambiamento di fase multilivello, metodo per fabbricare la memoria a cambiamento di fase multilivello e metodi per programmare e leggere la memoria a cambiamento di fase multilivello
CN113644087A (zh) * 2021-08-10 2021-11-12 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409290A (zh) * 2007-10-12 2009-04-15 三星电子株式会社 非易失性存储装置及其操作方法和制造方法
CN101872778A (zh) * 2009-04-27 2010-10-27 旺宏电子股份有限公司 集成电路3d相变存储器阵列及制造方法
CN101937919A (zh) * 2009-06-30 2011-01-05 海力士半导体有限公司 三维非易失性存储装置及其制造方法
US20110272663A1 (en) * 2010-05-06 2011-11-10 Samsung Electronics Co., Ltd. Nonvolatile memory device using variable resistive element
JP2011253941A (ja) * 2010-06-02 2011-12-15 Hitachi Ltd 半導体記憶装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
AU2003201760A1 (en) 2002-04-04 2003-10-20 Kabushiki Kaisha Toshiba Phase-change memory device
US7767993B2 (en) * 2002-04-04 2010-08-03 Kabushiki Kaisha Toshiba Resistance change memory device
US6906940B1 (en) 2004-02-12 2005-06-14 Macronix International Co., Ltd. Plane decoding method and device for three dimensional memories
US7687830B2 (en) * 2004-09-17 2010-03-30 Ovonyx, Inc. Phase change memory with ovonic threshold switch
US20060108667A1 (en) * 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US20070045606A1 (en) 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US8188454B2 (en) * 2005-10-28 2012-05-29 Ovonyx, Inc. Forming a phase change memory with an ovonic threshold switch
US7345899B2 (en) 2006-04-07 2008-03-18 Infineon Technologies Ag Memory having storage locations within a common volume of phase change material
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
JP2008277543A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
JP2009081251A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
US7729162B2 (en) * 2007-10-09 2010-06-01 Ovonyx, Inc. Semiconductor phase change memory using multiple phase change layers
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
TWI380435B (en) 2007-12-27 2012-12-21 Toshiba Kk Semiconductor memory device and method for manufacturing same
US8194433B2 (en) 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
US7839673B2 (en) * 2008-06-06 2010-11-23 Ovonyx, Inc. Thin-film memory system having thin-film peripheral circuit and memory controller for interfacing with a standalone thin-film memory
KR20100001260A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7888668B2 (en) 2008-07-17 2011-02-15 United Microelectronics Corp. Phase change memory
WO2010010688A1 (ja) 2008-07-24 2010-01-28 株式会社アルバック 処理装置の作動監視システム
US7943515B2 (en) 2008-09-09 2011-05-17 Sandisk 3D Llc Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays
US8148707B2 (en) * 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
JP4956598B2 (ja) 2009-02-27 2012-06-20 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
TWI433302B (zh) 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
KR20100111165A (ko) 2009-04-06 2010-10-14 삼성전자주식회사 3차원 메모리 소자
US8829646B2 (en) 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
JP5180913B2 (ja) 2009-06-02 2013-04-10 シャープ株式会社 不揮発性半導体記憶装置
JP5406782B2 (ja) 2009-09-25 2014-02-05 シャープ株式会社 不揮発性半導体記憶装置
US8654560B2 (en) * 2009-10-28 2014-02-18 Intermolecular, Inc. Variable resistance memory with a select device
JP5558090B2 (ja) * 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
KR101069724B1 (ko) 2009-12-22 2011-10-04 주식회사 하이닉스반도체 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법
JP5144698B2 (ja) 2010-03-05 2013-02-13 株式会社東芝 半導体記憶装置及びその製造方法
KR20110101983A (ko) * 2010-03-10 2011-09-16 삼성전자주식회사 바이폴라 메모리셀 및 이를 포함하는 메모리소자
US8289763B2 (en) * 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
JP5508944B2 (ja) 2010-06-08 2014-06-04 株式会社東芝 半導体記憶装置
US8547720B2 (en) * 2010-06-08 2013-10-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
US8803214B2 (en) * 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
KR101811308B1 (ko) * 2010-11-10 2017-12-27 삼성전자주식회사 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
US8426306B1 (en) * 2010-12-31 2013-04-23 Crossbar, Inc. Three dimension programmable resistive random accessed memory array with shared bitline and method
KR20120094339A (ko) 2011-02-16 2012-08-24 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP5662237B2 (ja) 2011-05-10 2015-01-28 株式会社日立製作所 半導体記憶装置
US9343672B2 (en) * 2011-06-07 2016-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices, nonvolatile memory cells and methods of manufacturing nonvolatile memory devices
US9627443B2 (en) * 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8841649B2 (en) * 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409290A (zh) * 2007-10-12 2009-04-15 三星电子株式会社 非易失性存储装置及其操作方法和制造方法
CN101872778A (zh) * 2009-04-27 2010-10-27 旺宏电子股份有限公司 集成电路3d相变存储器阵列及制造方法
CN101937919A (zh) * 2009-06-30 2011-01-05 海力士半导体有限公司 三维非易失性存储装置及其制造方法
US20110272663A1 (en) * 2010-05-06 2011-11-10 Samsung Electronics Co., Ltd. Nonvolatile memory device using variable resistive element
JP2011253941A (ja) * 2010-06-02 2011-12-15 Hitachi Ltd 半導体記憶装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106848059A (zh) * 2015-06-30 2017-06-13 Hgst荷兰公司 电镀的电部件、其制造方法及电系统
US11018190B2 (en) 2015-11-04 2021-05-25 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
CN108369989A (zh) * 2015-11-04 2018-08-03 美光科技公司 三维存储器设备及其使用方法
US11615844B2 (en) 2015-11-04 2023-03-28 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
CN108431893A (zh) * 2015-11-24 2018-08-21 许富菖 三维垂直存储器阵列单元结构及工艺
US11522016B2 (en) 2015-11-24 2022-12-06 Fu-Chang Hsu 3D vertical memory array cell structures with individual selectors and processes
CN108886051A (zh) * 2016-04-01 2018-11-23 美光科技公司 用于三维存储器阵列的热绝缘
CN108886051B (zh) * 2016-04-01 2023-04-18 美光科技公司 用于三维存储器阵列的热绝缘
US11482280B2 (en) 2016-08-08 2022-10-25 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
CN110291641A (zh) * 2017-02-16 2019-09-27 美光科技公司 存储器裸片区域的高效利用
CN110291641B (zh) * 2017-02-16 2024-01-05 美光科技公司 存储器裸片区域的高效利用
CN110447115A (zh) * 2017-04-07 2019-11-12 美光科技公司 三维存储器阵列
CN110447115B (zh) * 2017-04-07 2023-04-28 美光科技公司 三维存储器阵列
CN110197837B (zh) * 2018-02-27 2022-03-22 台湾积体电路制造股份有限公司 包括相变材料层的半导体存储器件及其制造方法
US11563056B2 (en) 2018-02-27 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device including phase change material layers and method for manufacturing thereof
CN110197837A (zh) * 2018-02-27 2019-09-03 台湾积体电路制造股份有限公司 包括相变材料层的半导体存储器件及其制造方法
CN110571235A (zh) * 2019-08-30 2019-12-13 华中科技大学 一种三维超晶格相变存储阵列及其制备方法与应用
CN112106201A (zh) * 2020-08-13 2020-12-18 长江先进存储产业创新中心有限责任公司 用于以较低成本形成垂直3d x-point存储器的新颖集成方案
CN112106201B (zh) * 2020-08-13 2024-01-16 长江先进存储产业创新中心有限责任公司 用于以较低成本形成垂直3d x-point存储器的新颖集成方案
CN114628577A (zh) * 2020-12-09 2022-06-14 美光科技公司 电阻性接口材料

Also Published As

Publication number Publication date
TW201419449A (zh) 2014-05-16
US20160149126A1 (en) 2016-05-26
EP2891182A4 (en) 2016-04-27
WO2014036480A1 (en) 2014-03-06
JP2015532789A (ja) 2015-11-12
US20150044849A1 (en) 2015-02-12
US20140061574A1 (en) 2014-03-06
JP6059349B2 (ja) 2017-01-11
US9252362B2 (en) 2016-02-02
TWI520272B (zh) 2016-02-01
CN107731816A (zh) 2018-02-23
US9595667B2 (en) 2017-03-14
CN107731816B (zh) 2021-05-21
KR20150046165A (ko) 2015-04-29
EP2891182A1 (en) 2015-07-08
KR101697030B1 (ko) 2017-01-23
EP2891182B1 (en) 2018-07-25
CN104662659B (zh) 2017-11-10
US8841649B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
CN104662659A (zh) 三维存储器阵列架构
TWI508091B (zh) 三維記憶體陣列架構
TWI716548B (zh) 半導體記憶體裝置及其製造方法
US7800095B2 (en) Phase-change memory device having phase change material pattern shared between adjacent cells and electronic product including the phase-change memory
CN105359271A (zh) 具有选择装置的三维存储器阵列
CN106992196A (zh) 可变电阻存储器件
US9614007B2 (en) Memory arrays
CN102832220A (zh) 具有双交叉点阵列的三维半导体存储器器件及其制造方法
CN104798201A (zh) 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置
CN109659430A (zh) 包括数据存储图案的半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant