CN104798201A - 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置 - Google Patents

用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置 Download PDF

Info

Publication number
CN104798201A
CN104798201A CN201380060739.5A CN201380060739A CN104798201A CN 104798201 A CN104798201 A CN 104798201A CN 201380060739 A CN201380060739 A CN 201380060739A CN 104798201 A CN104798201 A CN 104798201A
Authority
CN
China
Prior art keywords
sept
level
group
phase
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380060739.5A
Other languages
English (en)
Other versions
CN104798201B (zh
Inventor
刘峻
库诺·派瑞克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104798201A publication Critical patent/CN104798201A/zh
Application granted granted Critical
Publication of CN104798201B publication Critical patent/CN104798201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一些实施例中，一种集成电路包含填充形成于所述集成电路中的开口的窄垂直延伸柱。在一些实施例中，所述开口可含有用以形成相变存储器单元的相变材料。由所述柱占据的所述开口可使用在不同垂直层级上形成的例如间隔物的交叉牺牲材料线来界定。所述材料线可通过允许形成极细线的沉积工艺来形成。所述线的相交点处的所暴露材料经选择性地移除以形成所述开口，所述开口具有由所述线的宽度确定的尺寸。举例来说，所述开口可填充有相变材料。

Description

用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置
技术领域
本发明一般来说涉及集成电路制作，且更特定来说涉及用于形成细垂直柱的工艺且涉及可包含相变存储器单元的所得集成电路装置。
背景技术
由于包含对增加的便携性、计算能力、存储器容量及能量效率的需求的许多因素，集成电路中的电特征的密度连续不断地在增加。为了促进此比例调整，正不断地减小这些电特征的大小。
特征大小减小的趋势(举例来说)在例如只读存储器(ROM)、随机存取存储器(RAM)、快闪存储器、电阻式存储器等的存储器电路或装置中是显而易见的。电阻式存储器的实例包含相变存储器、可编程导体存储器及电阻式随机存取存储器(RRAM)。举一个实例来说，电阻式存储器装置可包含组织成交叉点架构的单元阵列。在此架构中，存储器单元可包含单元堆叠，所述单元堆叠具有存储元件(例如，相变元件)，所述存储元件与选择装置(例如，例如双向阈值开关(OTS)或二极管的切换元件)串联在一对导电线之间(例如，在存取线与数据/感测线之间)。存储器单元位于字线与位线的相交点处且可经由将适当电压施加到那些线而被“选择”。减小存储器单元的大小可增加单元密度及/或存储器装置性能。
因此，持续需要用于提供具有小大小的集成电路特征的方法。
附图说明
将根据对优选实施例的详细说明且根据附图更好地理解本发明，所述附图意在图解说明而非限制本发明的实施例。将了解，图式未必按比例绘制，相同图式中的特征也未必与其它特征是相同比例。
图1展示经部分制作集成电路的示意性横截面侧视图及俯视图。
图2展示在于第一层级上形成芯棒且沿着芯棒的侧壁形成间隔物之后图1的经部分制作集成电路的示意性横截面侧视图及俯视图。
图3展示在填充间隔物的侧处的间隙之后图2的经部分制作集成电路的示意性横截面侧视图及俯视图。
图4展示在使间隔物凹入以形成开放间隔物体积且在开放间隔物体积中形成(例如，沉积)材料之后图3的经部分制作集成电路的示意性横截面侧视图及俯视图。
图5展示在于第二层级上形成芯棒且沿着芯棒的侧壁形成间隔物之后图4的经部分制作集成电路的示意性横截面侧视图及俯视图。
图6展示在于第二层级上填充间隔物的侧处的间隙之后图5的经部分制作集成电路的示意性横截面侧视图及俯视图。
图7展示在移除第二层级上的间隔物借此在第二层级上形成开放间隔物体积且也移除第一层级上的间隔物体积中的所暴露材料之后图6的经部分制作集成电路的示意性横截面侧视图及俯视图。
图8展示在于第二层级上的开放体积中形成(例如，沉积)材料之后图7的经部分制作集成电路的示意性横截面侧视图及俯视图。
图9展示在界定独立堆叠之后图8的经部分制作集成电路的示意性横截面侧视图及俯视图。
图10展示存储器单元的示意性透视图。
图11展示图10的存储器单元的横截面俯视图。
具体实施方式
本文中所揭示的实施例可应用于并涵盖各种类型的集成电路及相关设备。举例来说，在不限于存储器装置的同时，一些实施例可应用于包含电阻式存储器(例如相变存储器)的存储器装置。将了解，相变存储器(PCM)利用一些材料呈现两个或两个以上稳定电阻状态的能力。举例来说，可用可呈现具有不同电阻率的稳定结晶及非晶状态的相变材料来形成存储器单元。在一些情况中，结晶状态可具有比非晶状态低的电阻率。电阻率的差可用以存储信息；举例来说，不同电阻状态可用以表示不同二进制状态(例如，“1”状态或“0”状态)。在一些配置中，相变存储器单元可被稳定地置于两个以上状态，其中每一状态具有不同电阻率，借此允许所述单元存储比二进制状态单元多的信息。
可通过将电信号施加到存储器单元来改变所述单元中的相变存储器的状态。在不受理论限制的情况下，将相变材料理解为通过施加热量来改变状态，其中不同水平的热量引起到不同状态的转变。因此，电信号可将能量提供到接近相变材料的加热元件(例如，邻近相变材料的电阻式加热导线)，借此致使加热装置产生热量，此致使相变材料改变状态。将了解，所期望的热量的量确定供应到加热器的能量的量，且热量的所述量至少部分地由存在于相变存储器单元中的相变材料的量确定。
在一些实施例中，集成电路可形成为具有填充有例如相变材料及/或加热元件等材料的窄垂直延伸开口。为了形成这些开口，在不同垂直层级上形成交叉的牺牲材料线(例如，间隔物)。层级上的线可为实质上平行的，而不同层级上的线彼此交叉。材料线可通过允许形成极细柱(例如，具有小于用以界定集成电路中的其它特征的光刻工艺的最小分辨率的宽度的柱)的沉积工艺来形成。线的相交点处的材料经选择性地移除以形成开口，所述开口具有由线的宽度确定的尺寸且因此可具有小于通过光刻形成的尺寸的尺寸。可用材料填充开口以形成所述材料的柱。举例来说，用于形成加热元件的相变材料及/或导电材料可沉积于开口中。电极可提供于开口上面及下面以允许到其它电路(例如，位线及字线)的电连接。
如本文中所描述，各种实施例允许形成开口或柱，所述开口或柱可为特别窄且均匀的。这些开口或柱可在各种应用中提供益处。举例来说，其可允许形成具有特别小特征的集成电路。在一些实施例中，存储器单元中相变材料的量可相对于借助例如光刻等工艺形成单元而减小。减小存在的相变材料的量可减小存储器单元的大小，且较少的待加热材料量可减小用于存储器单元的加热器的电力要求。此可降低含有存储器单元阵列的存储器装置中的整体热量水平，从而改善可靠性且减小对特定存储器单元的加热可干扰相邻存储器单元的状态的可能性。另外，用以将电力供应到加热器的辅助电连接件及装置可被制作为较小及/或较密集及/或允许供应较低电力水平，此可进一步促进装置比例调整及/或增加装置可靠性。
现在将参考各图，其中在所有图中相似编号指代相似部件。
图1到9图解说明根据一些实施例用于形成具有柱的集成电路的工艺流程。针对所有图1到9，中间图解说明是横截面俯视图，最左侧图解说明是沿着俯视图中所展示的Y轴截取的横截面的视图，最右侧图解说明是沿着俯视图中所展示的X轴截取的横截面。
参考图1，其展示经部分制作集成电路的示意性横截面侧视图及俯视图。所述经部分制作集成电路包含衬底100，衬底100可具有各种构成特征。举例来说，衬底100可包含垂直延伸结构110，垂直延伸结构110可由导电材料形成且在一些实施例中可为电极。导电材料的实例包含金属(例如，钨)及金属硅化物(例如，例如CoSi2的钴硅化物)。其它电极可在电极110上面形成且因此电极110可称为下部电极。电极110可由电介质材料120环绕。电极110及电介质材料120可安置于包含(举例来说)下伏导电互连件的各种其它结构(未展示)上方。所图解说明的衬底100可为半导体芯片的部分。
参考图2，其展示在于第一层级上形成芯棒且沿着芯棒的侧壁形成间隔物之后图1的经部分制作集成电路的示意性横截面侧视图及俯视图。将了解，芯棒130可充当占位者以设定间隔物140的位置。尽管可跨越衬底100提供多个芯棒130，但为便于图解说明及论述起见而展示了单个芯棒130。可通过在衬底100上方形成(例如，沉积)芯棒材料层且图案化所述芯棒材料层来形成芯棒130。可通过包含光刻的各种方法图案化芯棒材料层。举例来说，可在芯棒材料层上方沉积光致抗蚀剂层，可通过光刻在光致抗蚀剂层中形成图案，且随后可将所述图案转印到芯棒材料层以形成所图解说明的芯棒130。
将了解，芯棒130可为最终集成电路结构的部分且因此可通过考虑所述最终结构中芯棒130的所要性质来选择形成芯棒130的材料。举例来说，芯棒130可为电介质材料以提供对稍后形成的特征的电隔离。电介质材料的实例包含氧化物或氮化物，举例来说，氧化硅或氮化硅。在一些实施例中，所述电介质材料是氧化硅。
继续参考图2，可沿着芯棒130的侧壁形成具有宽度t1的间隔物140。在一些实施例中，可通过在芯棒130及衬底100上方毯覆沉积间隔物材料层来形成间隔物140。可通过包含气相沉积工艺(例如化学气相沉积(CVD))及原子层沉积(ALD)的各种沉积工艺来沉积间隔物材料层。可使用定向蚀刻来蚀刻间隔物层，借此优先地移除水平延伸的材料扩展区以在芯棒130的侧处留下间隔物140(例如，接触芯棒130)。因此，在一些实施例中，间隔物层的厚度确定间隔物140的宽度t1，其中所述层的厚度实质上等于宽度t1。在一些实施例中，间隔物140可在最终集成电路结构中用作电极触点。在一些其它实施例中，间隔物140可由允许其在最终集成电路结构中用作开关(例如，双向阈值开关(OTS))的材料形成。用于形成用以提供OTS功能性的间隔物140的材料的实例包含由以下元素组合形成的化合物：As-Te-I、TiAsSe2、TiAsTe2、Si-Te-As-Ge、Si-Te-As-Ge-P、Al-As-Te、Al-Ge-As-Te、Te39As36Si17Ge7P、As40Te(60-x)Inx(其中5<x<16.5)、As35Te(65-x)Inx(其中12.5<x<21.5)、As30Te(70-x)(其中12.5<x<21.5)及Ge20Te(80-x)Pbx(其中2<x<8)。
如本文中所述，在一些实施例中，可使用ALD来沉积特别细且均匀的间隔物材料层，借此形成特别窄的间隔物。在一些实施例中，间隔物140可具有约40nm或更小、约25nm或更小、约10nm或更小或者约5nm或更小的宽度t1。在一些实施例中，宽度t1可为约2nm或更小。在一些实施例中，间隔物层可具有低不均匀性。举例来说，厚度不均匀性可为约5％或更小、约2％、约1％或更小或者约0.5％或更小。间隔物材料的实例包含Al2O3、HfO2、ZrO2、Ta2O5、La2O3、TiO2、V2O5、TiN、ZrN、CrN、TiAlN、AlTiN、Ru、Pd、Ir、Pt、Rh、Co、Cu、Fe及Ni。
参考图3，其展示在填充间隔物140的侧处的间隙150之后图2的经部分制作集成电路的横截面侧视图及俯视图。将了解，图3中及其它图中所展示的横截面图中的特征可跨越衬底100重复，以使得在间隔物140与相邻间隔物及芯棒(未展示)之间界定间隙150。在一些实施例中，可通过将填料材料160形成(例如，沉积)到间隙150中而填充间隙150。所沉积填料材料160可过量填充间隙150且然后经平面化。在一些实施例中，平面化可包含(例如)通过执行化学机械抛光(CMP)工艺以移除经部分制作集成电路的上部表面上的过量填料材料160及/或其它材料来移除在所述上部表面上形成峰的材料。
由间隔物140在填料材料160与芯棒130之间占据的体积可称为间隔物体积。可然后选择性地使间隔物140凹入以在间隔物体积中形成开口(例如，沟槽)，借此提供部分地开放的间隔物体积。
参考图4，其展示在使间隔物140凹入以形成开放间隔物体积且在开放间隔物体积中形成(例如，沉积)材料170之后图3的经部分制作集成电路的示意性横截面侧视图及俯视图。将了解，所述开放间隔物体积可填充有材料170(例如，电介质材料)，可然后(例如)通过CMP来平面化材料170。电介质材料的实例包含氧化物及氮化物，例如氧化硅或氮化硅。在一些实施例中，电介质材料是氮化硅。
参考图5，其展示在于第二层级上形成芯棒230且沿着芯棒230的侧壁形成间隔物240之后图4的经部分制作集成电路的示意性横截面侧视图及俯视图。间隔物240具有宽度t2。可通过及使用例如本文中分别关于芯棒130及间隔物140(图2)所论述的那些工艺及材料的工艺及材料来形成芯棒230及间隔物240。举例来说，可通过毯覆沉积间隔物材料层且然后定向蚀刻所述层以形成间隔物240来形成间隔物240。间隔物材料层的厚度可确定宽度t2。在一些实施例中，宽度t2可为约40nm或更小、约25nm或更小、约10nm或更小或者约5nm或更小。如中间俯视图中所见，间隔物240可沿着与间隔物140沿着其延伸的轴交叉的轴延伸且交叉轴的相交点可与下伏电极110垂直对准。如所图解说明，在一些实施例中，如俯视图中所见，间隔物240可实质上垂直于间隔物140延伸。间隔物240可形成于下伏材料170正上方且与下伏材料170接触。
在形成间隔物240之后，其侧处可存在间隙250。将了解，图5中所展示的横截面图中的特征可跨越衬底100重复，以使得在间隔物240与相邻间隔物及芯棒(未展示)界定间隙250。在一些实施例中，可通过形成(例如，沉积)填料材料260(其可过度填充间隙250)且然后平面化所得结构的上部表面来填充间隙250。在一些实施例中，平面化可包含(例如)通过执行化学机械抛光(CMP)工艺以移除上部表面上的过量填料材料及/或其它材料来移除在所述上部表面上形成峰的材料。图6展示在于第二层级上填充间隔物的侧处的间隙且平面化所暴露上部表面之后图5的经部分制作集成电路的示意性横截面侧视图及俯视图。
可随后选择性地移除间隔物240以在芯棒230与填料260之间原来由间隔物240占据的体积中形成沟槽。所述沟槽暴露填充第一层级中的间隔物体积的下伏材料170(图4)的部分。可选择性地移除此所暴露材料170。图7展示在移除第二层级上的间隔物240且移除第一层级上的间隔物体积中的所暴露材料170借此在第二层级上形成向下延伸以在第一层级上形成开放体积的开口262(例如，沟槽)之后图6的经部分制作集成电路的示意性横截面侧视图及俯视图。可然后给所述开放体积填充材料且对应所填充体积可称为体积264，体积264可采取垂直伸长体积或沟道的形式。可通过暴露于一或多次蚀刻来移除间隔物240(图6)及所暴露材料170。在一些实施例中，可使用湿式蚀刻来选择性地移除间隔物240且可使用定向蚀刻来选择性地移除所暴露材料170。在一些其它实施例中，可使用单一定向蚀刻来移除间隔物240及所暴露材料170，此取决于所述单一定向蚀刻是否提供足够选择性来蚀刻那两种特征。如图7的俯视图中所展示，可在间隔物240(图6)与所暴露材料170的相交点处界定窄体积264。
在一些实施例中，用以形成体积264的蚀刻工艺可提供具有比通过光刻形成的那些侧壁更均匀的侧壁的体积。举例来说，侧壁的边缘粗糙度可小于3nm、小于约2nm或小于约1nm。
图8展示在于第二层级上的开放体积262(图7)中形成(例如，沉积)材料270之后图7的经部分制作集成电路的示意性横截面侧视图及俯视图。如所图解说明，材料270也可延伸到第一层级上的窄体积264(图7)中。在一些实施例中，材料270可为在窄体积264中提供所要电功能性的材料。在一些实施例中，材料270是可以一或多个状态稳定地存在的材料。举例来说，材料270可为相变材料。相变材料的实例包含硫属化物材料，例如由锗(Ge)、锑(Sb)及碲(Te)及其各种组合形成的那些材料。材料的实例包含具有这些元素(例如，GeTe、Ge-Sb、In-Se、Sb-Te、Ge-Sb、Ga-Sb、In-Sb、As-Te及Al-Te)中的一或多者的二元化合物；具有这些元素(例如，Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te及In-Sb-Ge)中的一或多者的三元化合物；及具有这些元素(例如，Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt)中的一或多者的四元化合物。将了解，各种元素的比率在上文实例中未列出且可变化以实现具有多个稳定状态的相变行为。一相变材料的实例是Ge2Sb2Te5。在一些实施例中，相变材料270经沉积以使得其溢出体积264，且可(例如)通过CMP移除过量材料使得其实质上完全保持于体积264内。
参考图9，可在材料270上方的第三层级上形成上部电极280且所得结构可经掩蔽以界定独立间隔开的堆叠290；图9展示在界定独立堆叠290之后图8的经部分制作集成电路的示意性横截面侧视图及俯视图。可通过毯覆沉积导电材料层来形成上部电极280。然后可在所得结构上方形成掩模且可图案化(例如，通过光刻)所述掩模以形成对应于独立堆叠290的图案。构成独立堆叠290的材料层随后经受针对那些材料具选择性的一或多个定向蚀刻，借此界定独立堆叠290。如所图解说明，在形成独立堆叠290之后，导电材料270及140采取板的形式。也如所图解说明，此类板可沿着交叉轴伸长。
在一些实施例中，可在堆叠290之间沉积电介质材料以使那些堆叠彼此电隔离。在一些实施例中，堆叠290之间的电介质材料是与电介质材料170相同的材料。在一些其它实施例中，堆叠290之间的电介质材料不同于电介质材料170。
将了解，独立堆叠290中的每一者均可构成存储器单元290。图10展示存储器单元290的示意性透视图。存储器单元290可为其中材料270是相变材料的相变存储器单元。顶部电极280或底部电极110中的一者可将电流提供到单元290，而另一电极280、110提供漏极。分别在第二层级及第一层级上的相变材料270及间隔物140分别提供到顶部电极280及底部电极110的电触点。通过相对小体积264中的材料270的电流可引起电阻加热或焦耳加热，此可加热及改变窄体积264中的相变材料270的部分270a的状态。如本文中所述，可基于施加到体积264中的材料的能量(及所得热量)的量来选择状态。将了解，在一些实施例中，其它材料(例如，粘附层)可安置于堆叠290中的各种材料之间，例如，在相变材料270与顶部电极280之间。
在一些其它实施例中，可使用单独加热器来加热相变材料270。举例来说，间隔物140可由具有足以加热相变材料270并改变相变材料270的状态的电阻率的材料形成。用于此种加热器的材料的实例包含W、Ni、Pt、TiN、TiW、TaN、TaSiN、TiSiN及NbN。这些材料可在形成间隔物140期间最初经沉积，或可在移除最初形成的间隔物之后沉积到间隔物体积中。
图11展示图10的存储器单元的横截面俯视图。如本文中所述，在间隔物140与间隔物240的相交点处界定窄体积264，间隔物140及间隔物240各自界定可向其中沉积其它材料170、270的间隔物体积。因此，那些其它材料可然后用于设定开口264的尺寸。举例来说，如图11中所图解说明，窄体积264的宽度由填充第一层级上的间隔物体积的材料170(例如，电介质材料)与填充第二层级上的间隔物体积的材料270(例如，相变材料)的相交点界定。因此，体积264的横截面尺寸可等于分别在第一层级及第二层级上的间隔物体积的宽度t1及t2。因此，体积264及其内的材料可实质上延伸达间隔物体积的整个宽度。举例来说，体积264可延伸达由电介质材料170形成的横向伸长区域的整个宽度。在一些实施例中，如俯视图中所见，所得体积264可实质上呈包含(举例来说)长菱形形状的平行四边形的形状，所述平行四边形的形状的实例包含矩形或正方形形状。将了解，所述形状的拐角可为修圆的，例如，这是因为在图案形成中所使用的蚀刻可形成修圆拐角，而侧壁彼此的一般定向可实质上对应于平行四边形的形状且因此称为实质上平行四边形的形状。
存储器单元290可形成利用存储器的各种装置的部分。举例来说，可在个人计算机、便携式存储器棒、固态驱动器(SSD)、数码相机、蜂窝式电话、便携式音乐播放器、电影播放器及其它其它电子装置中使用存储器单元290。
将了解，可省略、重复、与其它工艺组合或另外更改本文中所描述的各种工艺及/或结构。在一些实施例中，可省略电触点140、270(图10)中的一者或两者。此可(举例来说)通过在填充体积264之后移除所述体积的层级上面的所有材料来完成。举例来说，体积264的顶部上面的相变材料270及其它材料可在形成图8的结构之后通过CMP移除。可通过在形成图3的结构之后完全移除间隔物140而省略下部电触点140。
在一些其它实施例中，可省略形成图4的特定结构所涉及的处理。举例来说，在形成图3的结构之后，可在所述所图解说明的结构正上方形成间隔物240(图5)且可通过移除间隔物240及间隔物140的通过移除间隔物240而暴露的部分来形成体积264。然后可将材料(例如，相变材料)沉积到所得开放体积中。
将了解，在导电材料填充窄开口264的地方，开口中的填料可称为导电线或导线。尽管参考相变存储器及材料进行了论述，但开口264可填充有其它材料。举例来说，其它导电材料可填充开口264以形成电熔丝、电阻式切换存储器(例如，RRAM)或受益于细导线结构的其它结构。
将理解，本发明可采取各种实施例的形式，上文及下文论述所述实施例中的一些实施例。
在一些实施例中，一种形成集成电路的方法包含在衬底上方的第一层级上形成第一层级芯棒。沿着第一层级芯棒的侧壁形成第一组间隔物。在第一组间隔物中的间隔物的侧处沉积第一层级填料材料，第一层级填料材料及第一层级芯棒在其之间界定第一层级间隔物体积。在第一层级芯棒及第一层级间隔物体积上面形成第二层级上的第二层级芯棒，所述第二层级芯棒跨越所述第一层级芯棒的宽度。沿着第二层级芯棒的侧壁形成第二组间隔物。在第二组间隔物中的间隔物的侧处沉积第二层级填料材料。选择性地移除第二组间隔物以暴露第一层级间隔物体积的部分。选择性地移除第一层级间隔物体积中的所暴露材料以在第一层级上形成开口。填充所述开口且在第二层级上方的第三层级上形成上部电极，所述上部电极在第一层级上的所填充开口中的一或多者正上方延伸。
在一些实施例中，填充开口包括在开口中形成相变材料。选择性地移除第二组间隔物可在第二层级芯棒与第二层级填料材料之间界定沟槽，其中填充开口也用相变材料所述填充沟槽。所述方法可进一步包括在形成顶部电极之前移除开口外侧的相变材料。顶部电极可电接触填充沟槽的相变材料且相变材料形成相变存储器单元的一部分。所述方法可进一步包括提供下伏于第一组间隔物下的底部电极，其中第一组间隔物由导体形成且将开口中的相变材料电互连到底部电极。
在一些实施例中，所述方法可进一步包括：在形成第一层级填料材料之后且在形成第二层级芯棒之前使第一组间隔物中的间隔物凹入，借此在第一层级间隔物体积中界定沟槽；及在沟槽中形成电介质材料，其中选择性地移除所暴露材料移除所述电介质材料的部分。
在一些实施例中，形成第一组或第二组间隔物包括：在第一或第二层级芯棒上毯覆沉积间隔物材料层；及使间隔物材料层经受定向蚀刻以界定第一或第二组间隔物。
在一些其它实施例中，一种用于形成集成电路的方法包含提供由电介质材料分离的第一组间隔开的牺牲材料线。提供由电介质材料分离的第二组间隔开的牺牲材料线，第二组间隔开的线与第一组间隔开的线中的线交叉且接触第一组间隔开的线中的线的顶部。选择性地移除第二组间隔开的线及第一组间隔开的线的在第一与第二组间隔开的线的相交点处的部分。在第一组间隔开的线的剩余部分上方形成电极。
在一些实施例中，所述集成电路为相变存储器且选择性地移除第二组间隔开的线及第一组间隔开的线的部分可在第一与第二组间隔开的线的相交点处界定开口，且所述方法进一步包括：用相变材料填充所述开口。所述方法可进一步包括，在填充开口之后，蚀刻在开口周围的材料以界定由开放空间分离的独立存储器单元堆叠，其中每一堆叠包括填充有相变材料的开口。所述方法可进一步包括在分离所述堆叠的空间中沉积电介质材料。分离所述堆叠的空间中的电介质材料可不同于分离第一组间隔开的牺牲材料线的电介质材料。
在又一些实施例中，一种集成电路包含存储器单元。存储器单元包含：底部电极；上部电极；及导电线，其位于在底部与上部电极之间垂直地延伸的沟道中。所述导电线具有实质上呈如俯视图中所见的平行四边形的形状的横截面。所述平行四边形的每一边可具有约40nm或更小的长度。
在一些实施例中，如从俯视图所见的所述导电线的宽度由间隔物体积的宽度界定。在一些实施例中，长度可为约25nm或更小。线边缘粗糙度可为约3nm或更小。在一些实施例中，所述集成电路可进一步包括安置于沟道中且在导电线与上部电极之间延伸的相变材料。所述导电线可包括电阻式加热器。电阻式加热器可包含选自由以下各项组成的群组的材料：W、Ni、Pt、TiN、TiW、TaN及NbN。在一些实施例中，横截面可实质上呈正方形的形状。
在其它实施例中，一种集成电路包含存储器单元。所述存储器单元具有底部电极；上部电极；及在底部与上部电极之间垂直地延伸的导电导线。所述导电导线安置于离散横向伸长绝缘区域内。所述导电导线跨越绝缘区域的整个宽度延伸。
在一些实施例中，所述绝缘区域的横截面可具有如俯视图中所见的平行四边形形状。在一些实施例中，所述导电导线可至少部分地由相变材料形成。
在又一些实施例中，一种存储器装置包含存储器单元。所述存储器单元包含：下部电极；垂直延伸下部导电板，其在下部电极上面且电连接到下部电极；垂直延伸导电导线，其在下部导电板上面且电连接到下部导电板；垂直延伸上部导电板，其在导线上面且电连接到导线；及上部电极，其在垂直延伸第二导电板上面且电连接到垂直延伸第二导电板。上部及下部导电板向交叉方向中伸长。在一些实施例中，导电导线可包括相变材料。
因此，虽然本文中描述了某些实施例，但本发明也涵盖所属领域的技术人员所明了的其它实施例，包含不提供本文中所陈述的所有特征及/或优点的实施例。因此，本发明的范围仅参考所附权利要求书来界定。

Claims (26)

1.一种形成集成电路的方法，其包括：
在衬底上方的第一层级上形成第一层级牺牲结构；
沿着所述第一层级牺牲结构的侧壁形成第一组间隔物；
在所述第一组间隔物中的间隔物的侧处形成第一层级填料材料，所述第一层级填料材料及所述第一层级牺牲结构在其之间界定第一层级间隔物体积；
在所述第一层级牺牲结构及所述第一层级间隔物体积上面的第二层级上形成第二层级牺牲结构，所述第二层级牺牲结构跨越所述第一层级牺牲结构的宽度；
沿着所述第二层级牺牲结构的侧壁形成第二组间隔物；
在所述第二组间隔物中的间隔物的侧处形成第二层级填料材料；
选择性地移除所述第二组间隔物以暴露所述第一层级间隔物体积的部分；
选择性地移除所述第一层级间隔物体积中的所述所暴露材料以在所述第一层级上形成开口；
填充所述开口；及
在所述第二层级上方的第三层级上形成顶部电极，所述电极在所述第一层级上的所述经填充开口中的一或多者正上方延伸。
2.根据权利要求1所述的方法，其中填充所述开口包括在所述开口中形成相变材料。
3.根据权利要求2所述的方法，其中选择性地移除所述第二组间隔物在所述第二层级牺牲结构与所述第二层级填料材料之间界定沟槽，其中填充所述开口也用相变材料来填充所述沟槽。
4.根据权利要求3所述的方法，其进一步包括在形成所述顶部电极之前移除所述开口外侧的所述相变材料。
5.根据权利要求3所述的方法，其中所述顶部电极电接触填充所述沟槽的所述相变材料且相变材料形成相变存储器单元的一部分。
6.根据权利要求2所述的方法，其进一步包括提供下伏于所述第一组间隔物下的底部电极，其中所述第一组间隔物由导体形成且将所述开口中的所述相变材料电互连到所述底部电极。
7.根据权利要求1所述的方法，其进一步包括：
在形成所述第一层级填料材料之后且在形成所述第二层级牺牲结构之前，使所述第一组间隔物中的间隔物凹入，借此在所述第一层级间隔物体积中界定沟槽；及
在所述沟槽中形成电介质材料，
其中选择性地移除所述所暴露材料移除所述电介质材料的部分。
8.根据权利要求1所述的方法，其中形成所述第一组或第二组间隔物包括：
在所述第一或所述第二层级牺牲结构上毯覆沉积间隔物材料层；及
使所述间隔物材料层经受定向蚀刻以界定所述第一或第二组间隔物。
9.一种用于形成集成电路的方法，其包括：
提供由电介质材料分离的第一组间隔开的牺牲材料线；
提供由电介质材料分离的第二组间隔开的牺牲材料线，所述第二组间隔开的线与所述第一组间隔开的线交叉且接触所述第一组间隔开的线的顶部；
选择性地移除所述第二组间隔开的线及所述第一组间隔开的线的在所述第一与第二组间隔开的线的相交点处的部分；及
在所述第一组间隔开的线的剩余部分上方形成电极。
10.根据权利要求9所述的方法，其中所述集成电路是相变存储器且其中选择性地移除所述第二组间隔开的线及所述第一组间隔开的线的所述部分在所述第一与第二组间隔开的线的所述相交点处界定开口，所述方法进一步包括：
用相变材料填充所述开口。
11.根据权利要求10所述的方法，其进一步包括，在填充所述开口之后，蚀刻所述开口周围的材料以界定由开放空间分离的独立存储器单元堆叠，其中每一堆叠包括填充有所述相变材料的开口。
12.根据权利要求11所述的方法，其进一步包括在分离所述堆叠的所述空间中沉积电介质材料。
13.根据权利要求12所述的方法，其中分离所述堆叠的所述空间中的所述电介质材料不同于分离所述第一组间隔开的牺牲材料线的电介质材料。
14.一种集成电路，其包括：
存储器单元，其包括：
底部电极；
上部电极；及
导电线，其位于在所述底部与上部电极之间垂直地延伸的沟道中，
所述导电线具有实质上呈如俯视图中所见的平行四边形的形状的横截面，所述平行四边形的每一边具有约40nm或更小的长度。
15.根据权利要求14所述的集成电路，其中如从俯视图所见的所述导电线的宽度由间隔物体积的宽度界定。
16.根据权利要求14所述的集成电路，其中所述长度为约25nm或更小。
17.根据权利要求14所述的集成电路，其中线边缘粗糙度为约3nm或更小。
18.根据权利要求14所述的集成电路，其进一步包括安置于所述沟道中且在所述导电线与所述上部电极之间延伸的相变材料。
19.根据权利要求18所述的集成电路，其中所述导电线包括电阻式加热器。
20.根据权利要求19所述的集成电路，其中所述电阻式加热器包含选自由以下各项组成的群组的材料：W、Ni、Pt、TiN、TiW、TaN、TaSiN、TiSiN及NbN。
21.根据权利要求14所述的集成电路，其中所述横截面实质上呈正方形的形状。
22.一种集成电路，其包括：
存储器单元，其包括：
底部电极；
上部电极；及
导电导线，其在所述底部与上部电极之间垂直地延伸，所述导电导线安置于离散横向伸长绝缘区域内，所述导电导线跨越所述绝缘区域的整个宽度延伸。
23.根据权利要求22所述的集成电路，其中所述绝缘区域的横截面具有如俯视图中所见的平行四边形形状。
24.根据权利要求22所述的集成电路，其中所述导电导线至少部分地由相变材料形成。
25.一种存储器装置，其包括：
存储器单元，所述存储器单元包括：
下部电极；
垂直延伸下部导电板，其在所述下部电极上面且电连接到所述下部电极；
垂直延伸导电导线，其在所述下部导电板上面且电连接到所述下部导电板；
垂直延伸上部导电板，其在所述导线上面且电连接到所述导线；及
上部电极，其在所述垂直延伸上部导电板上面且电连接到所述垂直延伸上部导电板，所述上部及下部导电板向交叉方向中伸长。
26.根据权利要求25所述的存储器装置，其中所述导电导线包括相变材料。
CN201380060739.5A 2012-11-21 2013-11-07 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置 Active CN104798201B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/683,418 2012-11-21
US13/683,418 US9627611B2 (en) 2012-11-21 2012-11-21 Methods for forming narrow vertical pillars and integrated circuit devices having the same
PCT/US2013/069009 WO2014081580A1 (en) 2012-11-21 2013-11-07 Methods for forming narrow vertical pillars and integrated circuit devices having the same

Publications (2)

Publication Number Publication Date
CN104798201A true CN104798201A (zh) 2015-07-22
CN104798201B CN104798201B (zh) 2018-01-02

Family

ID=50727067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060739.5A Active CN104798201B (zh) 2012-11-21 2013-11-07 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置

Country Status (7)

Country Link
US (4) US9627611B2 (zh)
EP (1) EP2923379A4 (zh)
KR (2) KR101876695B1 (zh)
CN (1) CN104798201B (zh)
SG (1) SG11201503611SA (zh)
TW (1) TWI514639B (zh)
WO (1) WO2014081580A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405971A (zh) * 2015-12-04 2016-03-16 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105405969A (zh) * 2015-10-29 2016-03-16 宁波时代全芯科技有限公司 相变化记忆体结构的制造方法
CN105405861A (zh) * 2015-12-15 2016-03-16 上海新储集成电路有限公司 一种三维阻变存储器的制备方法
CN105489757A (zh) * 2015-12-04 2016-04-13 宁波时代全芯科技有限公司 相变化记忆体结构与其制造方法
CN105609632A (zh) * 2015-12-24 2016-05-25 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN112234140A (zh) * 2020-12-11 2021-01-15 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法、读取方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9240548B2 (en) * 2012-05-31 2016-01-19 Micron Technology, Inc. Memory arrays and methods of forming an array of memory cells
KR102375591B1 (ko) * 2015-10-27 2022-03-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
UA125687C2 (uk) 2016-02-11 2022-05-18 Джуул Лебз, Інк. Заповнювальний картридж випарного пристрою та способи його заповнення
US10580976B2 (en) 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same
US20220013365A1 (en) * 2018-11-19 2022-01-13 Lam Research Corporation Molybdenum templates for tungsten
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films
KR102652234B1 (ko) * 2019-03-05 2024-04-01 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
US11239418B2 (en) * 2020-01-06 2022-02-01 International Business Machines Corporation Memory device having a ring heater
US11665983B2 (en) 2020-12-11 2023-05-30 International Business Machines Corporation Phase change memory cell with ovonic threshold switch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325179A (zh) * 2007-05-09 2008-12-17 三星电子株式会社 制造具有自对准电极的半导体存储器件的方法
US20100112774A1 (en) * 2008-10-30 2010-05-06 Gyuhwan Oh Variable Resistance Memory Device and Methods of Forming the Same
US20100129995A1 (en) * 2008-11-25 2010-05-27 Samsung Electronics Co., Ltd. Method of forming variable resistance memory device
US20120256151A1 (en) * 2011-04-11 2012-10-11 Micron Technology, Inc. Memory Cells, Methods of Forming Memory Cells and Methods of Forming Memory Arrays

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041894B3 (de) 2004-08-30 2006-03-09 Infineon Technologies Ag Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7420199B2 (en) 2005-07-14 2008-09-02 Infineon Technologies Ag Resistivity changing memory cell having nanowire electrode
KR100711517B1 (ko) 2006-04-12 2007-04-27 삼성전자주식회사 상변화 메모리 장치 및 이의 형성 방법
KR100822800B1 (ko) * 2006-05-24 2008-04-17 삼성전자주식회사 상변화 기억소자 및 그 형성 방법
KR100854971B1 (ko) 2007-01-23 2008-08-28 삼성전자주식회사 자기정렬 금속막 션트 공정을 이용하는 반도체 장치의 제조방법
US7859036B2 (en) 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
US7671354B2 (en) 2007-06-11 2010-03-02 Qimonda Ag Integrated circuit including spacer defined electrode
DE102008032067A1 (de) 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
WO2009072983A1 (en) 2007-12-07 2009-06-11 Agency For Science, Technology And Research Memory cell and methods of manufacturing thereof
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8062918B2 (en) 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
KR20090116500A (ko) 2008-05-07 2009-11-11 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US7733685B2 (en) * 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
US8105867B2 (en) 2008-11-18 2012-01-31 Sandisk 3D Llc Self-aligned three-dimensional non-volatile memory fabrication
US8377741B2 (en) 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
KR20100107661A (ko) 2009-03-26 2010-10-06 삼성전자주식회사 수직 구조를 갖는 비휘발성 메모리 소자의 제조방법
US20100327251A1 (en) * 2009-06-30 2010-12-30 Hynix Semiconductor Inc. Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells
KR20110015337A (ko) 2009-08-07 2011-02-15 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 제조 방법
US8367544B2 (en) 2009-10-20 2013-02-05 International Business Machines Corporation Self-aligned patterned etch stop layers for semiconductor devices
US8765581B2 (en) 2009-11-30 2014-07-01 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
US8093576B1 (en) 2009-11-30 2012-01-10 Micron Technology, Inc. Chemical-mechanical polish termination layer to build electrical device isolation
US8148222B2 (en) 2009-12-10 2012-04-03 Micron Technology, Inc. Cross-point diode arrays and methods of manufacturing cross-point diode arrays
US8278641B2 (en) 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
CN102484114B (zh) 2010-07-08 2014-10-15 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
KR101089320B1 (ko) 2010-08-16 2011-12-02 연세대학교 산학협력단 Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8546944B2 (en) 2010-12-22 2013-10-01 Intel Corporation Multilayer dielectric memory device
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US9018692B2 (en) 2011-01-19 2015-04-28 Macronix International Co., Ltd. Low cost scalable 3D memory
KR20130042975A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325179A (zh) * 2007-05-09 2008-12-17 三星电子株式会社 制造具有自对准电极的半导体存储器件的方法
US20100112774A1 (en) * 2008-10-30 2010-05-06 Gyuhwan Oh Variable Resistance Memory Device and Methods of Forming the Same
US20100129995A1 (en) * 2008-11-25 2010-05-27 Samsung Electronics Co., Ltd. Method of forming variable resistance memory device
US20120256151A1 (en) * 2011-04-11 2012-10-11 Micron Technology, Inc. Memory Cells, Methods of Forming Memory Cells and Methods of Forming Memory Arrays

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405969A (zh) * 2015-10-29 2016-03-16 宁波时代全芯科技有限公司 相变化记忆体结构的制造方法
CN105405969B (zh) * 2015-10-29 2018-02-06 江苏时代全芯存储科技有限公司 相变化记忆体结构的制造方法
CN105405971A (zh) * 2015-12-04 2016-03-16 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105489757A (zh) * 2015-12-04 2016-04-13 宁波时代全芯科技有限公司 相变化记忆体结构与其制造方法
CN105405971B (zh) * 2015-12-04 2018-02-06 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN107833967A (zh) * 2015-12-04 2018-03-23 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN105489757B (zh) * 2015-12-04 2018-07-03 江苏时代全芯存储科技有限公司 相变化记忆体结构与其制造方法
CN105405861A (zh) * 2015-12-15 2016-03-16 上海新储集成电路有限公司 一种三维阻变存储器的制备方法
CN105609632A (zh) * 2015-12-24 2016-05-25 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105609632B (zh) * 2015-12-24 2019-03-05 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN112234140A (zh) * 2020-12-11 2021-01-15 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法、读取方法
CN112234140B (zh) * 2020-12-11 2021-03-16 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法、读取方法

Also Published As

Publication number Publication date
EP2923379A1 (en) 2015-09-30
KR101876695B1 (ko) 2018-07-09
TW201436320A (zh) 2014-09-16
US10756265B2 (en) 2020-08-25
EP2923379A4 (en) 2016-07-13
US20170256710A1 (en) 2017-09-07
KR20150083104A (ko) 2015-07-16
CN104798201B (zh) 2018-01-02
KR101776446B1 (ko) 2017-09-07
WO2014081580A1 (en) 2014-05-30
US20190097129A1 (en) 2019-03-28
US20200350496A1 (en) 2020-11-05
US10971683B2 (en) 2021-04-06
US10164178B2 (en) 2018-12-25
US20140138604A1 (en) 2014-05-22
KR20170103993A (ko) 2017-09-13
SG11201503611SA (en) 2015-06-29
TWI514639B (zh) 2015-12-21
US9627611B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
US10971683B2 (en) Methods for forming narrow vertical pillars and integrated circuit devices having the same
CN110914907B (zh) 三维相变存储器件
US10475853B2 (en) Replacement materials processes for forming cross point memory
CN110914994B (zh) 用于形成三维相变存储器件的方法
CN107731816B (zh) 三维存储器阵列架构
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
CN102097587B (zh) 具有宽广相变化元素与小面积电极接点的存储器装置
US7989251B2 (en) Variable resistance memory device having reduced bottom contact area and method of forming the same
TWI695482B (zh) 記憶體裝置及應用其之積體電路之製造方法
KR101511421B1 (ko) 다층 상변화 물질을 이용하는 3차원 메모리
CN109768159B (zh) 存储器件
KR102329578B1 (ko) 라인형 메모리 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant