CN105609632A - 相变化记忆体及其制造方法 - Google Patents
相变化记忆体及其制造方法 Download PDFInfo
- Publication number
- CN105609632A CN105609632A CN201510988832.3A CN201510988832A CN105609632A CN 105609632 A CN105609632 A CN 105609632A CN 201510988832 A CN201510988832 A CN 201510988832A CN 105609632 A CN105609632 A CN 105609632A
- Authority
- CN
- China
- Prior art keywords
- phase
- layer
- heater
- opening
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 180
- 239000011241 protective layer Substances 0.000 claims abstract description 15
- 230000008859 change Effects 0.000 claims description 78
- 230000004888 barrier function Effects 0.000 claims description 65
- 239000000463 material Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 58
- 238000010438 heat treatment Methods 0.000 claims description 46
- 230000001771 impaired effect Effects 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 9
- 239000012782 phase change material Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000012447 hatching Effects 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- MRPWWVMHWSDJEH-UHFFFAOYSA-N antimony telluride Chemical compound [SbH3+3].[SbH3+3].[TeH2-2].[TeH2-2].[TeH2-2] MRPWWVMHWSDJEH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- -1 ramet Chemical compound 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical compound [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 description 1
- BHXXYEMYLOPVDL-UHFFFAOYSA-N [N].O=[Mo] Chemical compound [N].O=[Mo] BHXXYEMYLOPVDL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- CBJZJSBVCUZYMQ-UHFFFAOYSA-N antimony germanium Chemical compound [Ge].[Sb] CBJZJSBVCUZYMQ-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000012940 design transfer Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229960003753 nitric oxide Drugs 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 235000019391 nitrogen oxide Nutrition 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Abstract
本发明揭露一种相变化记忆体及其制造方法。相变化记忆体包含一主动元件、一下电极、一加热器、一相变化层、一上电极以及一保护层。下电极耦接主动元件，而加热器位于下电极上，且加热器的长度沿一第二方向延伸。相变化层接触加热器，且相变化层的长度沿一第一方向延伸，其中第一方向与第二方向彼此交错。上电极，位于相变化层上方，而保护层覆盖加热器、相变化层与上电极。
Description
技术领域
本发明是有关于一种相变化记忆体及其制造方法。
背景技术
电子产品(例如：手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中，相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如：晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态，以用于表示储存数据的不同数值。
相变化记忆体单元在操作时，可施加电流使得记忆体元件的温度提升以改变材料的相态。已知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积，此将增加表面孔洞的缺陷，且升温及降温的速度也较慢(高阻值与低阻值之间的转换不够迅速)，相对所需的电流量也较大。然而，传统的技术在制造小接触面积的加热器的制程需具精确的对准机制，此将使制程繁复与难以控制，相对提升相变化记忆体的成本。因此，业界亟需一种新颖且有效率的制程以制备相变化记忆体。
发明内容
本发明的一方面在于提供一种相变化记忆体，包含一主动元件、一下电极、一加热器、一相变化层、一上电极以及一保护层。下电极耦接主动元件，而加热器位于下电极上，且加热器的长度沿一第二方向延伸。相变化层接触加热器，且相变化层的长度沿一第一方向延伸，其中第一方向与第二方向彼此交错。上电极，位于相变化层上方，而保护层覆盖加热器、相变化层与上电极。
本发明的另一方面在于提供一种制造相变化记忆体的方法，包含下列步骤。形成一第一绝缘层至一下电极与一介电层上，且第一绝缘层具有一第一开口暴露下电极。形成一第一间隙壁于第一开口的侧壁，并形成一阻障墙覆盖第一间隙壁的侧壁与第一开口的底部。形成一条状加热材料层至第一开口的剩余部分中，并削减条状加热材料层与阻障墙的厚度。形成一第二绝缘层至条状加热材料层上，且第二绝缘层具有一第二开口暴露条状加热材料层。形成一第二间隙壁于第二开口的侧壁，与形成一条状相变化层至第二开口的剩余部分中。之后削减条状相变化层的厚度。
附图说明
图1A与图1B分别为依照本发明数个实施方式的相变化记忆体的剖面示意图；
图1C绘示图1A与图1B的相变化记忆体中部分结构的立体示意图；
图2、3、4、5与6A为依照本发明数个实施方式的制造相变化记忆体的方法，在制程各个阶段延着第一方向的剖面示意图；
图6B绘示图6A的制程中间结构的上视示意图；
图6C图6B的制程中间结构沿着第二方向的剖面示意图；
图7、8、9、10与11C为依照本发明数个实施方式的制造相变化记忆体的方法，在制程各个阶段延着第二方向的剖面示意图；
图11B绘示图11C的制程中间结构的上视示意图；
图11A为图11B的制程中间结构沿着第一方向的剖面示意图；
图12B绘示制程中间结构的上视示意图；
图12A为图12B的制程中间结构沿着第一方向的剖面示意图；以及
图12C图12B的制程中间结构沿着第二方向的剖面示意图。
具体实施方式
如先前技术所述，目前现有的相变化记忆体中的加热器与相变化材料之间的接触面积较大，使相变化记忆体的重置电流较高。虽然可利用微影与蚀刻制程，形成顶面积较小的柱状加热器，以柱状加热器的顶面与相变化材料相互接触，但微影制程仍有其极限，且蚀刻制程的难度也高，故不易精准控制柱状加热器的特征尺寸。
因此，本发明提供一种相变化记忆体，其中的加热器与相变化层分别沿着不同方向延伸，而两者间的接触面积约为加热器的宽度乘以相变化层的宽度。在加热器与相变化层的宽度均控制在很小的情况下，可达到极小的接触面积，使相变化记忆体可具有极低的重置电流，从而有效解决先前技术所述的问题。此外，形成本发明的加热器的制程突破了目前所面临的微影制程的极限及蚀刻制程的难度等问题。换言之，相较于先前技术，本发明的相变化记忆体的制程较容易控制，而可有效控制接触面积的大小。以下将详细说明本发明的相变化记忆体及其制造方法的各种实施例。
图1A与图1B分别为依照本发明数个实施例的相变化记忆体100的剖面示意图，其中图1A是沿着第一方向D1的剖面图，而图1B是沿着第二方向D2的剖面图。如图1A与图1B所示，相变化记忆体100包含主动元件120、下电极140、加热器154、相变化层162、上电极170与保护层180。主动元件120位于基板110中，且在本实施方式中，主动元件120为晶体管(transistor)，其包含源极122、漏极124与栅极126。在本发明的其他部分实施方式中，基板110中还具有浅沟渠隔离(shallowtrenchisolation,STI)结构112以电性分离相邻的主动元件120。
相变化记忆体100还具有一介电层130位于基板110上并覆盖主动元件120，且介电层130中还具有多个导电接触135，这些导电接触135位于漏极124上方并接触漏极124，以连接至基板110中的主动元件120。下电极140则位于导电接触135上以透过导电接触135耦接主动元件120。
请同时参阅图1C，图1C绘示图1A与图1B的相变化记忆体中部分结构的立体示意图。如图1C所示，加热器154位于下电极140上方，且加热器154具有一长度L1与一宽度W1。其中长度L1沿着第二方向D2延伸，而宽度W1沿着第一方向D1延伸，且第一方向D1与第二方向D2彼此交错。在本发明的部分实施方式中，第一方向D1与第二方向D2实质垂直。此外，加热器154的宽度W1将决定其与相变化层162之间的接触面积，因此宽度W1越小越好。在本发明的部分实施方式中，加热器的宽度W1介于20至30纳米之间。在本发明的部分实施方式中，加热器154包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合。
相变化层162位于加热器154上方并接触加热器154。相变化层162具有一长度L2与一宽度W2，其中长度L2沿着第一方向D1延伸，而宽度W2沿着第二方向D2延伸。在图1A的实施方式中，相变化层162还沿着第一方向D1延伸以接触至少两个加热器154。在本发明的部分实施方式中，相变化层162包含锗锑碲(Ge2Sb2Te5、Ge3Sb6Te5,GST)、氮掺杂锗锑碲(nitrogen-dopedGe2Sb2Te5)、碲化锑(Sb2Te)、锗化锑(GeSb)、铟掺杂碲化锑(In-dopedSb2Te)或其组合。
具体而言，相变化层162与加热器154的长度L2与L1分别沿着不同的方向延伸，并只会在交错的地方接触，因此两者间的接触面积S为加热器154的宽度W1与相变化层162的宽度W2之间的乘积。为达到更小的接触面积S，相变化层162的宽度W2自然也越小越好。需注意的是，加热器154的宽度W1会小于相变化层162的宽度W2，其理由将于后续制程步骤中详述。在本发明的部分实施方式中，相变化层162的宽度W2介于25至35纳米之间。上电极170位于相变化层162上方，并接触相变化层162。在本发明的部分实施方式中，上电极170与下电极140包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。
在本发明的部分实施方式中，相变化记忆体100中还具有阻障件152、至少两个第一间隙壁156与至少两个第二间隙壁164。其中，阻障件152位于加热器154与下电极140之间，且如图1A与图1C所示，阻障件152的截面轮廓为U型，也就是说阻障件152还延伸覆盖加热器154的侧壁。阻障件152包含氮化钽、氮化铝钽或其组合，其具有较低的热传导性，而能提升制备的相变化记忆体100的电性。更参阅图1A，第一间隙壁156位于相变化层162与下电极140之间，并将加热器154与阻障件152夹设于其中。另一方面，在图1B中，第二间隙壁164位于上电极170与加热器154之间，并将相变化层162夹设于其中。第一间隙壁156与第二间隙壁164能阻隔邻近的加热器154或相变化层162，以避免错误的电性连接。在本发明的部分实施方式中，相邻的加热器154之间还具有第一绝缘层155以提升绝缘功能。
在本发明的部分实施方式中，第一间隙壁156、第二间隙壁164及/或第一绝缘层155的材料包含氧化硅、氮化硅或氮氧化硅。
具体而言，当主动元件120提供电流至下电极140时，电流会依序经过下电极140、阻障件152至加热器154，并自接触面积S进入相变化层162，最后到达上电极170。由于欧姆加热(ohmicheating)的缘故将相变化层162加热及/或冷却，进而使其于结晶相与非结晶相间转换，而能储存数据的不同数值。若加热器154与相变化层162间的接触面积S越小，可使电流密度愈高，使相变化层162中相态间的转换速度增加，而提升加热效率。
在本发明的部分实施方式中，相变化记忆体100还包含保护层180覆盖介电层130、加热器154、相变化层162与上电极170。保护层180可为单层或多层结构。在本发明的部分实施方式中，保护层180包含氧化物、氮化物、氮氧化物或其组合，例如氧化硅、氮化硅、氮氧化硅或其组合。在本发明的部分实施方式中，保护层180包含两层，下层182覆盖上电极170、相变化层162与加热器154，上层184覆盖下层182，其中下层182为氮化物，上层184为氧化物，但不以此为限。
在本发明的部分实施方式中，相变化记忆体100还包含多个垂直互连结构195分别耦接上电极170与源极122。具体而言，某些垂直互连结构195通过保护层180以接触上电极170，而其他某些垂直互连结构195则通过保护层180与介电层130以接触源极122。
在本发明的部分实施方式中，上述的导电接触及/或垂直互连结构195包含金属、金属化合物或其组合，例如钛、钽、钨、铝、铜、钼、铂、氮化钛、氮化钽、碳化钽、氮化钽硅、氮化钨、氮化钼、氮氧化钼、氧化钌、钛铝、氮化钛铝、碳氮化钽、其他合适的材料或其组合。
图2、3、4、5与6A为依照本发明数个实施方式的制造相变化记忆体的方法，在制程各个阶段延着第一方向D1的剖面示意图。请先参照图1A与图1B，在进行图2、3、4、5与6A所示的制程阶段之前，先提供基板110，然后形成主动元件120于基板110内及其上方。形成上述主动元件120的方式包含已知的半导体制程技术，不在此赘述。
形成主动元件120之后，如图1A与图1B所示，形成介电层130于主动元件120上方，再形成穿孔贯穿介电层130，以露出主动元件120的一部分(例如：漏极124)。在本发明的部分实施方式中，利用化学气相沉积或其他合适的薄膜沉积技术形成介电层130，利用微影与蚀刻制程、激光钻孔制程或其他合适的制程形成贯穿介电层130的穿孔。
形成穿孔之后，如图1A与图1B所示，形成导电接触135于穿孔内，以耦接主动元件120。接着再形成下电极140至导电接触135上以耦接主动元件120。在本发明的部分实施方式中，形成上述导电接触135及/或下电极140的方式是利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的制程。
在形成下电极之后，依序进行图2、3、4、5与6A的制程阶段。在图2、3、4、5与6A中，仅绘示介电层130的上部与下电极140，且上述等图是沿着第一方向D1绘示，以清楚描述如何制备具有较小宽度W1的加热器154。
先参阅图2，图2绘示形成第一绝缘层155至下电极140与介电层130上的步骤。在此步骤中，先毯覆式沉积绝缘材料覆盖下电极140与介电层130，接着以图案化制程移除部分绝缘材料而形成第一绝缘层155，使其具有一第一开口210暴露下电极140。在本发明的部分实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积、其他合适的沉积制程或其组合沉积绝缘材料，且绝缘材料包含氧化硅、氮化硅、氮氧化硅或其组合。
之后，再将光阻层(未绘示)旋转涂布至绝缘材料上，接着用曝光方式将光罩(未绘示)的图案转移至光阻层，以暴露绝缘材料的上表面。最后使用干蚀刻或湿蚀刻制程移除部分的绝缘材料，以使形成的第一绝缘层155具有第一开口210暴露下电极140。此第一开口210具有宽度W3，并于垂直投影方向与下电极140重叠。
在图3与图4中绘示形成第一间隙壁156于第一开口210侧壁的步骤。如图3所示，先形成一第一罩幕层310共形地覆盖第一绝缘层155以及第一开口210的侧壁与底部。具体而言，第一罩幕层310形成厚度T1于第一绝缘层155的上表面与第一开口210的底部处，并同时形成厚度T2于第一开口210的侧壁处，其中厚度T2大于厚度T1。必须说明的是，此处所述的厚度T1与T2为与介电层130呈垂直方向的厚度。在本发明的部分实施方式中，是以物理气相沉积法、化学气相沉积法、原子层沉积法、热氧化方式沉积氧化硅、氮化硅或氮氧化硅，以使形成的第一罩幕层310具有良好的阶梯覆盖性，而能均匀的覆盖第一开口210的侧壁。
在图4中，非等向性移除第一罩幕层310，以自第一罩幕层310形成第一间隙壁156于第一开口210的侧壁。在此步骤中，使用一干蚀刻制程以非等向性的削减第一罩幕层310与介电层130呈垂直方向的厚度，而将位于第一绝缘层155的上表面与第一开口210底部处的第一罩幕层310移除。然而，位于第一开口210的侧壁处的第一罩幕层310因具有较大的厚度T2而不会被完全移除，而能余留第一间隙壁156于第一开口210的侧壁。第一间隙壁156使第一开口210的宽度自W3减少至W4，而宽度W4还关联于后续形成的加热器与相变化层间的接触面积，将于后续详述。
然后如图5、图6A所示，形成阻障墙512覆盖间隙壁156的侧壁与第一开口210的底部，并形成一条状加热材料层522至第一开口210的剩余部分中。先请参阅图5，先形成阻障材料层510共形的覆盖第一绝缘层155、第一间隙壁156的上表面与侧壁、及第一开口210的底部。接着，再形成加热材料层520覆盖阻障材料层510，且部分的加热材料层520进入第一开口210的剩余部分中以将第一开口210填满。在本发明的部分实施方式中，是以物理气相沉积法、化学气相沉积法或原子层沉积法形成阻障材料层510与加热材料层520。
之后如图6A所示，移除第一绝缘层155与第一间隙壁156上方的阻障材料层510与加热材料层520，以形成阻障墙512与条状加热材料层522于第一开口210中。在此步骤中，以化学机械研磨法(chemicalmechanicalpolishing,CMP)进行研磨，以移除第一绝缘层155与第一间隙壁156上方的阻障材料层510与加热材料层520。借此，将原本毯覆式沉积的阻障材料层510与加热材料层520分别分离成阻障墙512与条状加热材料层522。在此之后更可继续研磨阻障墙512与条状加热材料层522以削减其厚度，使制备的相变化记忆体具有极小的厚度，而具有更广泛的用途。此外，在此制程步骤中会同时研磨第一绝缘层155与第一间隙壁156，使其均具有大致平坦的上表面，因此研磨后的第一绝缘层155及第一间隙壁156的上表面与阻障墙512及条状加热材料层522的上表面会为共平面。
如前所述，第一间隙壁156使第一开口210的宽度自W3减少至W4，而形成的阻障墙512与条状加热材料层522更共同填满了宽度W4的第一开口210。具有U形轮廓的阻障墙512覆盖条状加热材料层522的侧壁并延伸至条状加热材料层522的底部。因此阻障墙512占据了第一开口210的部分空间，而使填满第一开口210剩余部分的条状加热材料层522的宽度W1实质上会小于第一开口210的宽度W4。
请继续参阅图6B与图6C，图6B绘示图6A的制程中间结构的上视示意图。图6A为图6B的制程中间结构沿着第一方向D1(AA剖线)的剖面示意图，而图6C图6B的制程中间结构沿着第二方向D2(BB剖线)的剖面示意图。如图6B与图6C所示，形成的阻障墙512、条状加热材料层522与第一间隙壁156均会延着第二方向D2延伸以横跨数个下电极140，且第一间隙壁156更将阻障墙512与条状加热材料层522夹设于其中。
接着图7、8、9、10与11C为依照本发明数个实施方式的制造相变化记忆体的方法，在制程各个阶段延着第二方向D2的剖面示意图。也就是说，以第二方向D2的视角叙述其后的制程步骤，以清楚描述如何制备具有较小宽度W2的相变化层162。
在图7中，形成一第二绝缘层710至条状加热材料层522上，且第二绝缘层710具有一第二开口720暴露条状加热材料层522。形成第二绝缘层710的方式类似于图2中的第一绝缘层155，在此不再详述。且在本实施方式中为了实现最小的接触面积，均以微影蚀刻的极限定义第一开口210与第二开口720的尺寸，因此第二开口720的实质上也会具有宽度W3。虽然本实施方式揭露如上，但并不以此为限，在其他实施方式中，第一开口210与第二开口720可分别具有不同的宽度。
在图8与图9中则绘示形成第二间隙壁164于第二开口720侧壁的步骤。如图8所示，先形成一第二罩幕层810共形地覆盖第二绝缘层710以及第二开口720的侧壁与底部。具体而言，第二罩幕层810形成厚度T3于第二绝缘层710的上表面与第二开口720的底部处，并同时形成厚度T4于第二开口720的侧壁处，其中厚度T4大于厚度T3。必须说明的是，此处所述的厚度T3与T4为与条状加热材料层522呈垂直方向的厚度。形成第二罩幕层810的方式可参考图3中所述的第一罩幕层310，此处不再详述。
接着在图9中，非等向性移除第二罩幕层810，以自第二罩幕层810形成第二间隙壁164于第二开口210的侧壁。在此步骤中，使用干蚀刻制程以非等向性削减第二罩幕层810与条状加热材料层522呈垂直方向的厚度，而将位于第二绝缘层710的上表面与二开口720底部处的第二罩幕层810移除。然而，位于第二开口720的侧壁处的第二罩幕层810因具有较大的厚度T4而不会被完全移除，而能余留第二间隙壁164于第二开口720的侧壁。因此第二间隙壁164同样使第二开口720的宽度自W3减少至W4。
然后如图10与图11C所示，形成条状相变化层822至第二开口720的剩余部分中。先如图10所示，形成相变化材料层820覆盖第二绝缘层710与第二间隙壁164，且部分的相变化材料层810进入第二开口720的剩余部分中以将第二开口720填满。在本发明的部分实施方式中，是以物理气相沉积法、化学气相沉积法或原子层沉积法形成相变化材料层810。
之后如图11C所示，移除第二绝缘层710与第二间隙壁164上方的相变化材料层820。在此步骤中，以化学机械研磨法(chemicalmechanicalpolishing,CMP)将第二绝缘层710与第二间隙壁164上方的相变化材料层820移除。借此，将原本毯覆式沉积的相变化材料层820分离成条状相变化层822。在此之后更可继续研磨条状相变化层822、第二绝缘层710与第二间隙壁164以削减其厚度，使制备的相变化记忆体具有即小的厚度，而能具有更广泛的用途。且研磨后的条状相变化层822、第二绝缘层710与第二间隙壁164的上表面均为共平面。
由于第二间隙壁164使第二开口720自宽度W3减少至宽度W4，因此填满第二开口720剩余部分的条状相变化层822，其宽度W2也会同于宽度W4。虽然第一开口210与第二开口720原本具有大致相同的宽度W3，但第一开口210中除了第一间隙壁156外，还具有阻障墙512占据了部分空间，此使得填满第一开口210剩余部分的条状加热材料层522，其宽度W1会小于宽度W4，也就是说条状加热材料层522的宽度W1会小于条状相变化层822的宽度W2。
请同时参阅图11C、图11A与图11B，图11B绘示图11C的制程中间结构的上视示意图，图11A为图11B的制程中间结构沿着第一方向D1(AA剖线)的剖面示意图，而图11C图11B的制程中间结构沿着第二方向D2(BB剖线)的剖面示意图。如图11A与图11B所示，形成的条状加热材料层522与条状相变化层822分别沿着第二方向D2与第一方向D1延伸，而在交会处有接触面积S。此外，第二间隙壁164亦沿着第一方向D1延伸，并将条状相变化层822夹设于其中。
接着参阅图12A至图12C，图12B绘示制程中间结构的上视示意图，图12A为图12B的制程中间结构沿着第一方向D1(AA剖线)的剖面示意图，而图12C图12B的制程中间结构沿着第二方向D2(BB剖线)的剖面示意图。如图所示，在削减条状相变化层822的厚度后，更沉积导电材料覆盖条状相变化层822。接着图案化导电材料、条状相变化层822、阻障墙512与条状加热材料层522以分别形成一上电极170、一加热器154、一阻障件152与一相变化层162，且上电极170位于相变化层162上。图案化制程用以定义相变化层162与加热器154的长度。如图12A所示，以图案化光阻层对导电材料进行蚀刻以形成上电极170，并一并蚀刻条状相变化层822而形成具有长度L2的相变化层162，且形成的上电极170位于相变化层162上。此外，相变化层162的宽度W2亦会同于条状相变化层822。
同时参阅图12C，在蚀刻条状相变化层822的同时也移除了第二绝缘层710，以暴露其下的阻障墙512与条状加热材料层522。因此，图案化制程更继续蚀刻阻障墙512与条状加热材料层522的暴露部分，以将原本横跨数个下电极140的条状加热材料层522与阻障墙512分离成多个如图1A所示的加热器154与阻障件152。每个独立的加热器154对应至一个下电极140，并具有长度L1，以及与条状加热材料层522相同的宽度W1。此外，未被图案化光阻层保护的部分的第一绝缘层155也同时被蚀刻，以暴露其下的介电层130。
在本发明的部分实施方式中，图案化制程更会同时移除部分的第一间隙壁156与第二间隙壁164以将其截断，因此图案化制程后的第一间隙壁156也会具有与加热器154相同的长度L1，而图案化制程后的第二间隙壁164则会具有与相变化层162相同的长度L2。
由以上可知，本发明利用第一间隙壁156与阻障件152来使加热器154具有极小的宽度W1，并同样利用第二间隙壁164来缩减相变化层162的宽度W2。再者，因为制备的加热器154与相变化层162沿着不同方向延伸，而只会在交会处接触并大幅减少了接触面积S，其大小为宽度W1与宽度W2的乘积。借此，不须使用繁复的对准或蚀刻机制即能有效缩减加热器154与相变化层162间的接触面积S，而提升加热效率。
回到图1A与图1B，在本发明的部分实施方式中，在形成上电极后，更形成保护层180覆盖介电层130、加热器154、相变化层162与上电极170。接着更以微影蚀刻方式形成多个穿孔，其中某些穿孔通过保护层180以暴露上电极170，而另外某些穿孔则通过保护层180与介电层130以暴露源极122。之后使用合适的方式沉积导电材料于这些穿孔中，以制备垂直互连结构195，而完成相变化记忆体结构的制备。其中的某些垂直互连结构195接触上电极170，以经由上电极170、相变化层162、加热器154、阻障件152、下电极140与导电接触135电性连接至主动元件120的漏极124。另一方面，其他某些垂直互连结构195则接触主动元件120的源极122。
在部分实施方式中，保护层180由多项沉积步骤所制备。先形成下层182共形地覆盖介电层130、上电极170、相变化层162与加热器154，之后再沉积上层184以覆盖下层182，并研磨上层184使其具有平坦的上表面。在本发明的部分实施方式中，下层182与上层184的形成方式包含化学气相沉积、物理气相沉积、原子层沉积或旋转涂布。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (10)
1.一种相变化记忆体，其特征在于，包含：
一下电极，耦接一主动元件；
一加热器位于该下电极上，且该加热器的长度沿一第二方向延伸；
一相变化层接触该加热器，且该相变化层的长度沿一第一方向延伸，其中该第一方向与该第二方向彼此交错；
一上电极，位于该相变化层上方；以及
一保护层，覆盖该加热器、该相变化层与该上电极。
2.根据权利要求1所述的相变化记忆体，其特征在于，该加热器与该相变化层的宽度分别沿该第一方向与该第二方向延伸。
3.根据权利要求2所述的相变化记忆体，其特征在于，该加热器与该相变化层之间的一接触面积为该加热器的宽度与该相变化层的宽度之间的乘积。
4.根据权利要求2所述的相变化记忆体，其特征在于，该加热器的宽度小于该相变化层的宽度。
5.根据权利要求1所述的相变化记忆体，其特征在于，还包含一阻障件位于该加热器与该下电极之间，且该阻障件还延伸覆盖该加热器的侧壁。
6.根据权利要求1所述的相变化记忆体，其特征在于，还包含：
至少两个第一间隙壁位于该相变化层与该下电极之间，且该加热器被夹设于所述第一间隙壁之间；以及
至少两个第二间隙壁位于该上电极与该加热器之间，且该相变化层被夹设于所述第二间隙壁之间。
7.一种制造相变化记忆体的方法，其特征在于，包含：
形成一第一绝缘层至一下电极与一介电层上，且该第一绝缘层具有一第一开口暴露该下电极；
形成一第一间隙壁于该第一开口的侧壁；
形成一阻障墙覆盖该第一间隙壁的侧壁与该第一开口的底部；
形成一条状加热材料层至该第一开口的剩余部分中；
削减该条状加热材料层与该阻障墙的厚度；
形成一第二绝缘层至该条状加热材料层上，且该第二绝缘层具有一第二开口暴露该条状加热材料层；
形成一第二间隙壁于该第二开口的侧壁；
形成一条状相变化层至该第二开口的剩余部分中；以及
削减该条状相变化层的厚度。
8.根据权利要求7所述的制造相变化记忆体的方法，其特征在于，在削减该条状相变化层的厚度的步骤后，还包含：
沉积一导电材料覆盖该条状相变化层；以及
图案化该导电材料、该条状加热材料层、该阻障墙与该条状相变化层以分别形成一上电极、一加热器、一阻障件与一相变化层，且该上电极位于该相变化层上。
9.根据权利要求7所述的制造相变化记忆体的方法，其特征在于，形成该阻障墙覆盖该第一间隙壁的侧壁与该第一开口的底部，与形成该条状加热材料层至该第一开口的剩余部分中的步骤包含：
形成一阻障材料层共形的覆盖该第一绝缘层、该第一间隙壁的上表面与侧壁、及该第一开口的底部；
形成一加热材料层覆盖该阻障材料层，且部分该加热材料层填充至该第一开口的剩余部分中；以及
移除该第一绝缘层上方的该阻障材料层与该加热材料层，以形成该阻障墙与该条状加热材料层于该第一开口中。
10.根据权利要求7所述的制造相变化记忆体的方法，其特征在于，形成该条状相变化层至该第二开口的剩余部分中的步骤包含：
形成一相变化材料层覆盖该第二绝缘层，且部分该相变化材料层填充至该第二开口的剩余部分中；以及
移除该第二绝缘层上方的该相变化材料层，以形成该条状相变化材料层于该第二开口中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510988832.3A CN105609632B (zh) | 2015-12-24 | 2015-12-24 | 相变化记忆体及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510988832.3A CN105609632B (zh) | 2015-12-24 | 2015-12-24 | 相变化记忆体及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105609632A true CN105609632A (zh) | 2016-05-25 |
| CN105609632B CN105609632B (zh) | 2019-03-05 |
Family
ID=55989388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510988832.3A Active CN105609632B (zh) | 2015-12-24 | 2015-12-24 | 相变化记忆体及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105609632B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11930724B2 (en) | 2021-08-20 | 2024-03-12 | International Business Machines Corporation | Phase change memory cell spacer |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101000945A (zh) * | 2006-01-09 | 2007-07-18 | 财团法人工业技术研究院 | 相变化存储元件及其制造方法 |
| CN101116195A (zh) * | 2005-02-10 | 2008-01-30 | 奇梦达股份公司 | 以低功率操作的具有高读取裕量的相变存储单元 |
| CN101305466A (zh) * | 2005-09-14 | 2008-11-12 | 意法半导体股份有限公司 | 半导体结构、尤其具有均一高度加热体的相变存储器件 |
| CN102142442A (zh) * | 2009-11-17 | 2011-08-03 | 三星电子株式会社 | 半导体器件及其形成方法 |
| CN102483950A (zh) * | 2009-09-10 | 2012-05-30 | 美光科技公司 | 用于低编程电流的热屏蔽电阻存储器元件 |
| US20120322223A1 (en) * | 2011-05-17 | 2012-12-20 | Samsung Electronics Co., Ltd. | Methods of manufacturing phase-change memory devices |
| CN104201282A (zh) * | 2014-09-26 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 相变存储器及其制备方法 |
| CN104798201A (zh) * | 2012-11-21 | 2015-07-22 | 美光科技公司 | 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置 |
| CN104851976A (zh) * | 2015-05-13 | 2015-08-19 | 宁波时代全芯科技有限公司 | 相变化记忆体与其的制作方法 |
-
2015
- 2015-12-24 CN CN201510988832.3A patent/CN105609632B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101116195A (zh) * | 2005-02-10 | 2008-01-30 | 奇梦达股份公司 | 以低功率操作的具有高读取裕量的相变存储单元 |
| CN101305466A (zh) * | 2005-09-14 | 2008-11-12 | 意法半导体股份有限公司 | 半导体结构、尤其具有均一高度加热体的相变存储器件 |
| CN101000945A (zh) * | 2006-01-09 | 2007-07-18 | 财团法人工业技术研究院 | 相变化存储元件及其制造方法 |
| CN102483950A (zh) * | 2009-09-10 | 2012-05-30 | 美光科技公司 | 用于低编程电流的热屏蔽电阻存储器元件 |
| CN102142442A (zh) * | 2009-11-17 | 2011-08-03 | 三星电子株式会社 | 半导体器件及其形成方法 |
| US20120322223A1 (en) * | 2011-05-17 | 2012-12-20 | Samsung Electronics Co., Ltd. | Methods of manufacturing phase-change memory devices |
| CN104798201A (zh) * | 2012-11-21 | 2015-07-22 | 美光科技公司 | 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置 |
| CN104201282A (zh) * | 2014-09-26 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 相变存储器及其制备方法 |
| CN104851976A (zh) * | 2015-05-13 | 2015-08-19 | 宁波时代全芯科技有限公司 | 相变化记忆体与其的制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11930724B2 (en) | 2021-08-20 | 2024-03-12 | International Business Machines Corporation | Phase change memory cell spacer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105609632B (zh) | 2019-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251369B2 (en) | Semiconductor constructions | |
| US9461246B2 (en) | Memory arrays and methods of forming memory arrays | |
| US10483463B2 (en) | Memory cells, memory arrays, and methods of forming memory cells and arrays | |
| TWI426604B (zh) | 相變化記憶裝置及其製造方法 | |
| CN105428533B (zh) | 相变化记忆体的制造方法 | |
| CN105609632A (zh) | 相变化记忆体及其制造方法 | |
| CN105428525B (zh) | 相变化记忆体及其制造方法 | |
| KR102578801B1 (ko) | 가변 저항 메모리 장치 | |
| KR101186653B1 (ko) | 하부전극을 갖는 상변화 기억 소자들 및 그 제조방법들 | |
| CN105336851B (zh) | 相变化记忆体结构的制造方法 | |
| CN105428529B (zh) | 相变化记忆体的制造方法 | |
| CN105405971B (zh) | 相变化记忆体及其制造方法 | |
| CN105226181A (zh) | 相变化记忆体及其制造方法 | |
| CN105405969B (zh) | 相变化记忆体结构的制造方法 | |
| CN105489757B (zh) | 相变化记忆体结构与其制造方法 | |
| US20240099168A1 (en) | Phase change memory cell | |
| CN107845726B (zh) | 制造相变化记忆体的方法 | |
| CN109888095A (zh) | 相变化记忆体及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170703 Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian Applicant after: Jiangsu times all core storage technology Co.,Ltd. Applicant after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED Address before: 315195 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun) Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp. Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu Co-patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd. Co-patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED Address before: 223001 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province Co-patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee before: Jiangsu times all core storage technology Co.,Ltd. Co-patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED |
|
| CP03 | Change of name, title or address |
Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing Patentee after: Beijing times full core storage technology Co.,Ltd. Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED Address before: 223001 No. 601, Changjiang East Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd. Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220330 Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee after: Beijing times full core storage technology Co.,Ltd. Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094 Patentee before: Beijing times full core storage technology Co.,Ltd. Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED |