CN102142442A

CN102142442A - 半导体器件及其形成方法

Info

Publication number: CN102142442A
Application number: CN2010106110219A
Authority: CN
Inventors: 崔锡宪; 裵起浩; 洪义官; 金坰显; 金泰贤; 南坰兑; 郑峻昊
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2009-11-17
Filing date: 2010-11-17
Publication date: 2011-08-03
Anticipated expiration: 2030-11-17
Also published as: JP2011109099A; CN102142442B; JP5775288B2

Abstract

本发明公开了半导体器件及其形成方法。根据本发明的一种半导体器件包括：设置在衬底上的层间绝缘层，该层间绝缘层包括暴露衬底的开口；设置在该开口中的阻挡层图案；以及设置在阻挡层图案上的导电图案，导电图案具有从该开口伸出的氧化部分和位于该开口中的非氧化部分，其中导电图案的宽度由阻挡层图案的厚度决定。本发明还提供了形成半导体器件的方法。

Description

半导体器件及其形成方法

技术领域

本发明构思的示例性实施例涉及具有导电结构的半导体器件，更具体地涉及具有接触数据储存器件的导电结构的半导体器件。

背景技术

通过在电阻存储器件的预定位置施加热量，数据能储存至电阻存储器件内，或者自电阻存储器件读出。为了在电阻存储器件的预定位置产生局部加热，电阻存储器件可包括用作加热电极的导电结构。因而，需要能为电阻存储器件提供高加热效率的导电结构。

发明内容

根据本发明构思的一示例性实施例，一种半导体器件包括：设置在衬底上的层间绝缘层，该层间绝缘层包括暴露衬底的开口；设置在该开口中的阻挡层图案；以及设置在该阻挡层图案上的导电图案，该导电图案具有从开口伸出的氧化部分和在该开口内的非氧化部分，其中导电图案的宽度由阻挡层图案的厚度决定。

导电图案的宽度可小于开口的宽度。

从开口伸出的氧化部分可比设置于开口内的氧化部分厚。

氧化部分的宽度可以与非氧化部分的宽度基本上相同。

氧化部分的宽度可大于非氧化部分的宽度。

该半导体器件可进一步包括设置于开口内的填充图案，使得导电图案设置于阻挡层图案和填充图案之间。

导电图案可具有圆筒管形状。

导电图案可包括钨。

阻挡层图案可包括钛和氮化钛中的至少一种。

阻挡层图案可包括氮化物和氮氧化物中的至少一种。

导电图案的氧化部分可接触PRAM(相变随机存取存储器)中的相变材料薄膜。

阻挡层图案可接触设置在阻挡层图案之下的P-N二极管。

导电图案的氧化部分可接触MRAM(磁随机存取存储器)中的自由层图案。

阻挡层图案可电接触设置在阻挡层图案之下的MOS晶体管。

俯视图中氧化部分的横截面面积的尺寸可小于俯视图中开口的横截面面积的尺寸。

俯视图中氧化部分的横截面面积的尺寸可由阻挡层图案的横截面面积的尺寸确定。

根据本发明构思的一示例性实施例，一种形成半导体器件的方法包括：在衬底上形成层间绝缘层；在层间绝缘层中形成开口，该开口暴露衬底；在开口内形成阻挡层图案；在开口内在阻挡层图案上形成导电图案；以及通过氧化导电图案，生长该导电图案从而导电图案的一部分伸出该开口。

生长导电图案可包括在约400℃至约600℃的温度下，在氧气氛下进行RTA处理约1分钟至约10分钟。

生长导电图案可包括通过施加约20W至约100W的功率，在氧气氛下进行等离子体处理约1分钟至约10分钟。

生长导电图案可包括各向同性地或各向异性地进行生长。

该方法可进一步包括在导电图案的氧化部分周围提供氮气氛。

该方法可进一步包括在开口中形成填充图案，使得导电图案设置在填充图案和阻挡层图案之间。

根据本发明构思的一示例性实施例，一种半导体器件包括：衬底；设置在衬底上的具有开口的绝缘层；设置在衬底上的金属图案；以及设置在金属图案上且在该开口内的金属氧化物图案，其中金属氧化物图案的横截面面积小于金属图案的横截面面积。

金属图案可包括钨。

金属图案的接触金属氧化物图案的部分可以是凹陷的，且凹陷的该部分容纳金属氧化物图案的凸起部分。

隔墙可设置在金属氧化物图案和绝缘层之间。

金属图案可设置在P-N结上。

金属图案可电连接至MOS晶体管。

金属氧化物图案可接触MRAM的自由层图案。

金属氧化物图案可接触PRAM的相变材料薄膜。

隔墙可设置在相变材料薄膜和绝缘层之间。

相变材料薄膜的顶部的宽度可以宽于相变材料的底部的宽度。

根据本发明构思的一示例性实施例，一种形成半导体器件的方法包括：在衬底上形成金属图案；在金属图案上形成绝缘层；形成贯穿绝缘层的开口，该开口暴露金属图案的一部分；以及氧化金属图案的暴露部分，从而在开口中形成金属氧化物图案。

金属氧化物图案可接触MRAM的自由层。

金属图案可电接触MRAM的MOS晶体管。

金属氧化物图案可接触PRAM的相变薄膜。

金属图案可接触PRAM的P-N二极管。

金属氧化物图案的宽度可小于金属图案的宽度。

根据本发明构思的一示例性实施例，提供一种半导体器件，其包括：设置在衬底上的第一绝缘层；设置在所述第一绝缘层上的第二绝缘层，所述第二绝缘层包括开口；设置在所述第二绝缘层上的第三绝缘层；设置在所述第三绝缘层上的第四绝缘层；设置在所述第四绝缘层中的存储器型储存器件(memory storage device)；以及用于加热所述存储器型储存器件的导电图案，所述导电图案包括金属图案和金属氧化物图案，其中，所述金属图案设置在所述第二绝缘层的所述开口内，所述金属氧化物图案设置在所述第三绝缘层中，且所述导电图案的宽度小于所述开口的宽度。

该半导体器件还可包括设置在所述第一绝缘层中的MOS晶体管、以及设置在所述第四绝缘层中的MRAM的自由层图案。

该半导体器件还可包括设置在所述第一绝缘层中的P-N二极管、以及设置在所述第四绝缘层中的相变薄膜。

该半导体器件中，所述金属氧化物图案的顶表面与所述第三绝缘层的顶表面设置在相同平面上。

该半导体器件还可包括设置在所述金属图案和所述第三绝缘层之间的金属阻挡图案。

该半导体器件中，所述金属阻挡图案的顶表面与所述第二绝缘层的顶表面设置在相同平面上。

该半导体器件中，所述第三绝缘层的顶表面被设置为高于所述金属图案的顶表面。

该半导体器件中，所述金属图案的顶表面被设置为低于所述金属阻挡图案的顶表面。

根据本发明的一个方面，提供一种半导体器件，其包括：设置在衬底上的绝缘中间层，该绝缘中间层包括暴露所述衬底上的导电部分的开口；设置在所述开口内的阻挡层图案；以及设置在所述阻挡层图案上的导电图案，所述导电图案具有从所述开口伸出的氧化部分和位于所述开口内的非氧化部分，其中所述导电图案的宽度由所述阻挡层图案的厚度决定。所述半导体器件中的所述导电图案的宽度可以小于所述开口的宽度。所述半导体器件中从所述开口伸出的氧化部分可以比设置在所述开口内的氧化部分厚。所述半导体器件中所述氧化部分的宽度可以基本上与所述非氧化部分的宽度相同。所述半导体器件中所述氧化部分的宽度可以大于所述非氧化部分的宽度。所述半导体器件还可以包括填充图案，所述填充图案设置在所述开口内，从而所述导电图案设置在所述阻挡层图案和所述填充图案之间。所述半导体器件中所述导电图案可以具有圆筒形状。所述半导体器件中所述导电图案可以包括钨。所述半导体器件中所述阻挡层图案可以包括钛和氮化钛中的至少一种。所述半导体器件中所述阻挡层图案可以包括氮化物和氮氧化物中的至少一种。所述半导体器件中所述导电图案的所述氧化部分可以接触PRAM中的相变材料薄膜。所述半导体器件中所述阻挡层图案可以接触设置在所述阻挡层图案之下的P-N二极管。所述半导体器件中所述导电图案的所述氧化部分可以接触MRAM中的自由层图案。所述半导体器件中所述阻挡层图案可以电接触设置在所述阻挡层图案之下的MOS晶体管。所述半导体器件中，俯视图中所述氧化部分的横截面面积的尺寸小于俯视图中所述开口的横截面面积的尺寸。所述半导体器件中，俯视图中所述氧化部分的所述横截面面积的尺寸由所述阻挡层图案的所述横截面面积的尺寸决定。

根据本发明的另一方面，提供一种形成半导体器件的方法，该方法包括：在衬底上形成绝缘中间层；在所述绝缘中间层中形成开口，所述开口暴露所述衬底；在所述开口中形成阻挡层图案；在所述开口中所述阻挡层图案上形成导电图案；以及通过氧化所述导电图案生长所述导电图案，从而所述导电图案的一部分从所述开口伸出。所述方法中，生长所述导电图案可以包括在氧气氛下，在约400℃至约600℃的温度，进行RTA工艺约1分钟至约10分钟。所述方法中，生长所述导电图案可以包括通过施加约20W至约100W的功率，在氧气氛下，进行等离子体处理约1分钟至约10分钟。所述方法中，生长可以各向同性地或各向异性地进行。所述方法还可以包括在所述导电图案的所述氧化部分周围提供氮气氛。所述方法还可以包括在所述开口内形成填充图案，从而所述导电图案设置在所述填充图案和所述阻挡层图案之间。

附图说明

由以下结合附图的说明能更详细地理解本发明构思的示例性实施例，附图中：

图1是说明根据本发明构思的一示例性实施例的导电结构的横截面视图；

图2是说明图1的导电结构的透视图；

图3至5是说明形成图1的导电结构的方法的横截面视图；

图6是说明根据本发明构思的一示例性实施例的磁存储器件的横截面视图；

图7至10是说明制造图6的磁存储器件的方法的横截面视图；

图11是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图；

图12是说明制造图11的相变存储器件的方法的横截面视图；

图13是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图；

图14是说明制造图13的相变存储器件的方法的横截面视图；

图15是说明根据本发明构思的示例性实施例的相变存储器件的横截面视图；

图16是说明根据本发明构思的示例性实施例的导电结构的横截面视图；

图17是说明形成图16的导电结构的方法的横截面视图；

图18是说明根据本发明构思的示例性实施例的导电结构的横截面视图；

图19是说明图18的导电结构的透视图；

图20是说明图18的导电结构的俯视图；

图21和22是说明形成图18的导电结构的方法的横截面视图；

图23是说明根据本发明构思的示例性实施例的磁存储器件的横截面视图；

图24和25是说明制造图23的磁存储器件的方法的横截面视图；

图26是说明根据本发明构思的示例性实施例的相变存储器件的横截面视图；

图27是说明根据本发明构思的示例性实施例的导电结构的横截面视图；

图28是说明根据本发明构思的示例性实施例的导电结构的横截面视图；

图29是说明形成图28的导电结构的方法的横截面视图；

图30是说明根据本发明构思的示例性实施例的制造图28的导电结构的方法的横截面视图；

图31是说明根据本发明构思的示例性实施例的相变存储器件的横截面视图；

图32是说明根据本发明构思的示例性实施例的导电结构的横截面视图；

图33是说明制造图32的导电结构的方法的横截面视图；

图34是说明根据本发明构思的示例性实施例的磁存储器件的横截面视图；

图35是说明根据本发明构思的示例性实施例的磁存储器件的横截面视图；

图36是说明根据本发明构思的示例性实施例的相变存储器件的横截面视图；

图37是说明根据本发明构思的示例性实施例的导电结构的横截面视图；

图38是说明根据本发明构思的示例性实施例的相变存储器件的横截面视图；

图39至44是说明制造图38的相变存储器件的方法的横截面视图；

图45是说明根据本发明构思的示例性实施例的相变存储器件的横截面视图；

图46是说明制造图45的相变存储器件的方法的横截面视图；

图47是说明根据本发明构思的示例性实施例的相变存储器件的横截面视图；

图48至51是说明制造图47的相变存储器件的方法的横截面视图；

图52是说明根据本发明构思的示例性实施例的相变存储器件的透视图；

图53至58是说明制造图52的相变存储器件的方法的横截面视图；

图59是说明根据本发明构思的示例性实施例的相变存储器件的横截面视图；

图60至62是说明制造图59的相变存储器件的方法的横截面视图；

图63是说明根据本发明构思的示例性实施例的包括能够宽带通信的移动电话网络的通信系统的示意图；

图64是说明根据样本1至样本8的接触结构的横截面视图；

图65是说明根据比较样本11至比较样本18的接触结构的横截面视图；

图66是说明根据比较样本21至比较样本28的接触结构的横截面视图；

图67是示出根据样本和比较样本的接触结构的电阻的曲线图；以及

图68是说明根据比较样本9的相变存储器件的横截面视图。

具体实施方式

以下，参考附图更全面地说明本发明构思的示例性实施例。但是，本发明构思可以许多不同的形式实施，且不应当解释为限于本文所提及的示例性实施例。

可以理解的是，当一个元件或一个层被称作在另一元件或层“上”、“连接到”另一元件或层，或“联接到”另一元件或层时，其可以直接在该另一元件或层上，直接连接到该另一元件或层，或者直接联接到该另一元件或层，或者可以存在居间元件或层。

图1是说明根据本发明构思的示例性实施例的导电结构的横截面视图。图2是说明根据本发明构思的示例性实施例的导电结构的透视图。

参考图1和2，绝缘中间层(insulating interlayer)52设置在衬底50上。绝缘中间层52包括暴露部分衬底50的开口54。例如，开口54可暴露衬底50的导电区域。在一示例性实施例中，导电图案可位于衬底50上，从而开口54可暴露衬底50上的导电图案。

在一示例性实施例中，开口54可具有接触孔的形状。但是，开口54的结构可根据导电结构的配置变化。即，开口54可具有各种形状，从而开口54的结构可不限于图1所示的情形。例如，开口54可具有沟槽结构。

阻挡金属层图案56a形成在开口54的底部和侧壁上。阻挡金属层图案56a可具有圆筒形结构。阻挡金属层图案56a可包括金属和氮化物中的至少一种。例如，阻挡金属层图案56a可包括钛(Ti)和氮化钛(TiN_X)中的至少一种。阻挡金属层图案56a可具有单层结构或多层结构。例如，阻挡金属层图案56a可包括钛膜和氮化钛膜。

阻挡金属层图案56a可防止金属图案58b中的金属原子和/或金属离子向绝缘中间层52扩散。阻挡金属层图案56a增加了导电结构的接触面积，使得导电结构具有降低的接触电阻。

在一示例性实施例中，阻挡金属层图案56a可包括缓慢氧化或几乎不氧化的材料。

金属图案58b设置在阻挡金属层图案56a上。金属图案58b例如可包括钨(W)。金属图案58b可不完全填满开口54。阻挡金属层图案56a和金属图案58b可作为电连接到衬底50的导电区域的导电图案。

金属氧化物图案60形成在金属图案58b上。金属氧化物图案60例如可包括氧化钨(WO_X)。在一示例性实施例中，金属氧化物图案60可通过氧化金属图案58b的表面获得。金属氧化物图案60可自绝缘中间层52向上突出。在一示例性实施例中，金属氧化物图案60的突出部分的厚度(t)实质上大于金属氧化物图案60的填充开口54的部分的厚度。而且，金属氧化物图案60的宽度(w)实质上与金属图案58b的宽度相同。

在一示例性实施例中，金属氧化物图案60的电阻可以实质上高于金属图案58b的电阻。金属氧化物图案60的厚度(t)可通过控制金属图案58b被氧化而形成金属氧化物图案60的氧化工艺的条件来调节。因此，金属氧化物图案60的电阻也可被调节。

金属氧化物图案60的宽度(w)可实质上小于光刻工艺的临界尺寸(CD)。在一示例性实施例中，金属氧化物图案60的宽度(w)可随着阻挡金属层图案56b厚度(t)的增加而减小。例如，金属氧化物图案60的宽度(w)可小于约50nm。

当金属氧化物图案60具有高电阻时，金属氧化物图案60可作为加热电极，这是因为通过将电流施加到金属氧化物图案60可在金属氧化物图案60中产生焦耳加热效应。

在一示例性实施例中，金属氧化物图案60可用作接触插塞，该接触插塞具有高电阻和实质上小于光刻工艺的CD的宽度。

在一示例性实施例中，当金属氧化物图案60具有线形形状时，金属氧化物图案60可用作配线，该配线具有小于光刻工艺的CD的宽度。

图3至5是说明形成根据本发明构思的示例性实施例的导电结构的方法的横截面视图。

参考图3，绝缘中间层52形成在衬底50上。衬底50可包括半导体衬底、具有半导体层的衬底和金属氧化物衬底中的至少一种。绝缘中间层52可用例如氧化硅的氧化物形成。

部分蚀刻绝缘中间层52从而形成暴露部分衬底50的开口54。开口54可通过光刻工艺贯穿绝缘中间层52形成。衬底50的暴露部分可以包括导电区域。在一示例性实施例中，开口54可具有接触孔的形状。当开口54通过光刻工艺形成时，开口54的宽度实质上与光刻工艺的临界尺寸(CD)相同或实质上大于该临界尺寸。

阻挡金属层56形成在开口54的底部和侧壁以及绝缘中间层52上。阻挡金属层56可沿着开口54和绝缘中间层52的轮廓形成。阻挡金属层56可防止金属层58中包含的金属原子和/或金属离子向绝缘中间层52扩散。可用缓慢氧化或几乎不氧化的材料形成阻挡金属层56。例如，阻挡金属层56可包括钛、氮化钛、钽和氮化钽中的至少一种。这些材料可单独使用，或以其混合物的方式使用。阻挡金属层56可具有单层结构或多层结构。

阻挡金属层56可以不完全填满开口54。阻挡金属层56可保形地形成在开口54的底部和侧壁上。当阻挡金属层56形成在开口54的侧壁上时，开口54的宽度可以减小阻挡金属层56的厚度的两倍。因此，可通过控制阻挡金属层56的厚度来调节开口54的宽度。

金属层58形成在阻挡金属层56上，以完全填满开口54。金属层58可包括例如钨。在一示例性实施例中，金属层58的厚度或宽度可根据阻挡金属层56的厚度变化，因为开口54的宽度通过调整阻挡金属层56的厚度而改变。

参考图4，部分去除金属层58和阻挡金属层56直至暴露绝缘中间层52。例如，可通过化学机械抛光(CMP)工艺来部分去除金属层58和阻挡金属层56。因此，阻挡金属层图案56a和初始金属图案58a形成在开口54中。

在根据一示例性实施例的CMP工艺中，绝缘中间层52可以被研磨，从而初始金属图案58a和阻挡金属层图案56a可以从绝缘中间层52向上突出。例如，初始金属图案58a的突出部分和阻挡金属层图案56a的突出部分每个均可具有约10nm的高度。在这种情况下，可通过单独的CMP工艺获得具有突出部分的初始金属图案58a和阻挡金属层图案56a，而不使用额外的蚀刻或平坦化工艺。

在一示例性实施例中，可通过执行具有不同工艺条件的超过一个的CMP工艺来形成具有突出部分的初始金属图案58a和阻挡金属层图案56a。例如，可在第一CMP工艺的第一工艺条件下研磨金属层58和阻挡金属层56，然后可在第二CMP工艺的第二工艺条件下研磨绝缘中间层52。结果，初始金属图案58a和阻挡金属层图案56a可以具有从绝缘中间层52突出的部分。

参考图5，在氧气氛中热处理初始金属图案58a，从而金属图案58b和金属氧化物图案60形成在阻挡金属图案56a上。

当在氧气氛中热处理初始金属图案58a时，初始金属图案58a的表面与氧反应，于是初始金属图案58a的表面沿着开口54的侧壁热膨胀。结果，在将初始金属图案58a变成金属图案58b的同时，金属氧化物图案60产生在初始金属图案58a上。在一示例性实施例中，金属氧化物图案60的形状可根据初始金属图案58a的结构改变。

当初始金属图案58a的顶表面形成为高于绝缘中间层52的顶表面时，可自初始金属图案58a的上表面各向异性地生长金属氧化物图案60。于是，金属氧化物图案60的宽度可以实质上类似于初始金属图案58a的宽度。但是，当初始金属图案58a的顶表面实质上低于绝缘中间层52的顶表面时，可自初始金属图案58a的顶表面各向同性地生长金属氧化物图案60。在一示例性实施例中，金属氧化物图案60可宽于初始金属图案58a。

如图4所示，初始金属图案58a的顶表面略高于绝缘中间层52的顶表面，从而金属氧化物图案60可自初始金属图案58a的顶表面各向异性地生长。即，金属氧化物图案60可自初始金属图案58a竖直地形成，且金属氧化物图案60的宽度可实质上类似于初始金属图案58a的宽度。因此，金属氧化物图案60的宽度可实质上小于开口54的宽度。

同时，当金属氧化物图案60的宽度减小时，金属氧化物图案60可具有减小的表面粗糙度。例如，当金属氧化物图案60的宽度为约50nm时，金属氧化物图案60可以具有几十分之一

至约1

范围内的小的表面粗糙度。结果，可以防止由金属氧化物图案60的表面粗糙度造成的电故障。在一示例性实施例中，当开口54通过光刻工艺形成时，通过调节阻挡金属层图案56a的厚度，金属氧化物图案60可具有小于约50nm的宽度。

在一示例性实施例中，在使氧与初始金属图案58a的上表面反应的同时，金属氧化物图案60可形成在开口54的上部上。因此，金属氧化物图案60可从开口54突出。在形成金属氧化物图案60的同时，初始金属图案58a变成金属图案58b，金属图案58b的高度小于初始金属图案58a的高度。初始金属图案58a的高度(h)可以随金属氧化物图案60的厚度(t)增加而减小至高度(h’)。在一示例性实施例中，金属氧化物图案60的电阻可以实质上大于金属图案58b的电阻。

在一示例性实施例中，金属图案58b可通过热处理初始金属图案58a获得。可在初始金属图案58a附近执行热处理工艺。热处理工艺可包括等离子体处理和快速热退火(RTA)工艺中的至少一种。例如，金属氧化物图案60可通过执行等离子体处理或RTA工艺形成。可替换地，可依次实施等离子体处理和RTA工艺，从而形成金属图案58b。

金属图案58b和金属氧化物图案60可分别具有高度(h’)和厚度(t)，所述高度和厚度通过控制热处理工艺的条件来改变。而且，金属图案58b和金属氧化物图案60的宽度可通过控制阻挡金属层56的厚度来调节。因此，可以控制金属图案58a和金属氧化物图案60的电阻。

在一示例性实施例中，金属图案58b和金属氧化物图案60可通过RTA工艺形成。RTA工艺可在约400℃至约600℃的温度下，在氧气氛中实施约一分钟至约10分钟。可替换地，可通过等离子体处理获得金属图案58b和金属氧化物图案60。在一示例性实施例中，等离子体处理可通过施加约20W至约100W的功率，在氧气氛下执行约一分钟至约10分钟。

在一示例性实施例中，初始金属图案58a可用包含氧(O₂)气或臭氧(O₃)气的工艺气体来氧化。例如，可通过以约500sccm的流速提供氧气来氧化初始金属图案58a。但是，初始金属图案58a可通过各种气体和工艺条件来氧化，不限制上述气体和/或工艺条件。

在一示例性实施例中，在氧化初始金属图案58a的同时，阻挡金属层图案56a可以不被氧化。虽然阻挡金属层图案56a被略微氧化，但是阻挡金属层图案56a的氧化部分的厚度可以实质上小于金属氧化物图案60的厚度。例如，当阻挡金属层图案56a包括钛和氮化钛中的至少一种时，阻挡金属层图案56a可基本上不被氧化。

在形成金属氧化物图案60后，可以实施表面处理工艺。表面处理工艺可包括快速热氮化(RTN)工艺，其中金属氧化物图案60的表面经受氮气氛处理。而且，可对金属氧化物图案60的表面实施还原处理，从而减少金属氧化物图案60中的金属氧化物的量。金属氧化物图案60的电阻可通过表面处理工艺和/或还原工艺改变，从而导电结构的电阻能得以控制。

根据一示例性实施例，可获得金属氧化物图案60，无需金属氧化物的沉积或蚀刻沉积的金属氧化物。金属氧化物图案60的宽度可实质上小于光刻工艺的CD。用作接触插塞的金属图案58b和阻挡金属层图案56a可设置在金属氧化物图案60之下。于是，接触插塞的电阻可实质上小于金属氧化物图案60的电阻，然而接触插塞的宽度可实质上大于金属氧化物图案60的宽度。导电结构可决定电阻，这是因为金属氧化物图案60和金属图案58b的电阻可通过控制其厚度和宽度来调节。

图6是说明根据本发明构思的示例性实施例的磁存储器件的横截面视图。图6中所示的磁存储器件可包括根据本发明构思的示例性实施例的导电结构。例如，该磁器件可包括其构造实质上与参考图1描述的导电结构的构造相同的导电结构。

参考图6，金属氧化物半导体(MOS)晶体管设置在半导体衬底400上。该MOS晶体管可选择磁存储器件的至少一个单位单元(unit cell)。MOS晶体管可包括栅绝缘层402、栅电极404和杂质区域406。栅电极404可作为磁存储器件的字线。在一示例性实施例中，栅电极404可沿第一方向延伸。

电流可以沿着相对于自旋转移矩磁存储器件的两个方向提供进该自旋转移矩磁存储器件(spin transfer torque magnetic memory device)的磁隧道结(MTJ)结构中。因此，在磁存储器件中可采用MOS晶体管作为开关元件。

第一绝缘中间层408形成在半导体衬底400上，从而覆盖MOS晶体管。第一绝缘中间层408可包括诸如氧化硅的氧化物。接触插塞410穿过第一绝缘中间层408形成。接触插塞410电接触杂质区域406。

导电图案412设置在接触插塞410上。导电图案412可沿着第一方向延伸。导电图案412可具有线形形状。导电线412可包括诸如钨的金属。

第二绝缘中间层414形成在第一绝缘中间层408上，从而覆盖导电图案412。第二绝缘中间层414可包括诸如氧化硅的氧化物。开口415穿过第二绝缘中间层414形成。开口415部分暴露导电图案412。开口415具有接触孔的形状。在一示例性实施例中，可在磁存储器件的单元区中周期性地设置多个开口。在一示例性实施例中，一个开口可以对应于磁存储器件的一个单位单元。

第一阻挡金属层图案416形成在开口415的底部和侧壁上。金属图案418位于第一阻挡金属层图案416上。金属图案418可包括钨。金属图案418可部分填满开口415。

金属氧化物图案420设置在金属图案418上。金属氧化物图案420可从开口415突出。金属氧化物图案420可通过氧化金属图案418获得。当金属图案418包括钨时，金属氧化物图案420可包括氧化钨。

在一示例性实施例中，金属图案418的宽度实质上与金属氧化物图案420的宽度相同。例如，第一阻挡金属层图案416、金属图案418和金属氧化物图案420可以对应于参考图1描述的阻挡金属层图案56a、金属图案58b和金属氧化物图案60。

在导电结构中，金属图案418和第一阻挡金属层图案416用作磁存储器件的下电极接触。具有高电阻的金属氧化物图案420可起到用于加热磁存储器件的磁隧道结结构中的自由层图案的加热电极的作用。

第三绝缘中间层422形成在第二绝缘中间层414上。第三绝缘中间层422可填满相邻金属氧化物图案420之间的间隙。第三绝缘中间层422可包括具有致密结构和良好的阶梯覆盖的材料。例如，第三绝缘中间层422可包括氧化硅，该氧化硅通过例如HDP-CVD工艺或ALD工艺获得。因此，第三绝缘中间层422可沿金属氧化物图案420的轮廓保形地形成。

在一示例性实施例中，第三绝缘中间层422和金属氧化物图案420的上表面可位于基本上相同的平面上。第一阻挡金属层图案416的上表面被第三绝缘中间层422覆盖，从而可以不暴露第一阻挡金属层图案416。

磁隧道结结构设置在第三绝缘中间层422上。磁隧道结结构可具有三明治形多层结构，该结构在信号施加到磁隧道结结构上时，确保电子经过设置于两个铁磁层之间的非常薄的隧道氧化物层的遂穿。磁隧道结结构包括自由层图案426、隧道氧化物层图案428、以及被钉扎层图案430a、430b、430c和432。被钉扎层图案430a、430b、430c和432可包括自旋，该自旋具有与两个铁磁层中被钉扎的磁极化的磁化方向基本上相同的磁化方向。

在磁隧道结结构中，自由层图案426的底部的至少一部分可接触金属氧化物图案420的上表面。根据本发明构思的一示例性实施例，磁隧道结结构可包括自由层图案426、隧道氧化物层图案428、以及被钉扎层图案430a、430b、430c和432。

在一示例性实施例中，自由层图案426可包括诸如钴-铁-硼(Co-Fe-B)的金属化合物。

第二阻挡金属层图案424形成在第三绝缘中间层422和自由层图案426之间。第二阻挡金属层图案424可防止自由层图案426中包含的金属的异常生长。第二阻挡金属层图案424可包括金属和金属化合物中的至少一种。第二阻挡金属层图案424可包括例如钽、钛、氮化钽或氮化钛。

隧道氧化物层图案428可包括诸如氧化镁(MgO_X)的金属氧化物。被钉扎层图案430a、430b、430c和432可具有层叠结构，该结构包括第一被钉扎层图案430a、430b和430c、以及第二被钉扎层图案432。第一被钉扎层图案430a、430b和430c可直接接触隧道氧化物层图案428。

在一示例性实施例中，第一被钉扎层图案430a、430b和430c被分成下铁磁层图案430a、反铁磁耦合间隔物430b和上铁磁层图案430c。第一被钉扎层图案430a、430b和430c可具有合成反铁磁层结构。下铁磁层图案430a可包括钴-铁-硼(Co-Fe-B)，且上铁磁层图案430c可包括钴-铁(Co-Fe)。反铁磁耦合间隔物430b可包括例如钌(Ru)的金属。第二被钉扎层图案432可包括铂-锰(Pt-Mn)。

在磁隧道结结构中，自由层图案426的底部设置在金属氧化物图案420上。金属氧化物图案420可进一步用作用于加热自由层图案426的加热层图案。金属氧化物图案420的宽度实质上小于穿过第一绝缘中间层408形成的开口415的宽度，从而金属氧化物图案420可具有高电阻以更有效地加热自由层图案426。

当磁隧道结结构设置在具有差的粗糙度的层(例如具有粗糙表面的层)上时，磁隧道结结构会具有由尼尔耦合现象(Neel coupling phenomenon)导致的劣化特性。然而，根据示例性实施例的磁存储器件设置在具有优异粗糙度的金属氧化物图案420上，从而磁存储器件可确保良好的操作特性。

当自由层图案426具有高温时，自由层图案426在数据被储存在磁存储器件内时可具有降低的矫顽力。当自由层图案426具有高温时，通过降低其写电流或临界电流，自旋转移矩磁随机存取存储器(STT-MRAM)可具有减小的功耗。在一示例性实施例中，硬掩模图案可设置在磁隧道结结构上。

第四绝缘中间层434设置在第三绝缘中间层422上，从而填满相邻磁隧道结结构之间的间隙。第五绝缘中间层436设置在第四绝缘中间层434上。第四绝缘中间层434和第五绝缘中间层436可包括例如氧化物。

上电极438位于第五绝缘中间层436中。上电极438可穿过第五绝缘中间层436，且可与磁隧道结结构的最上部被钉扎层图案接触。上电极438可包括具有低电阻的材料，例如钨。

位线440形成在第五绝缘中间层436上。位线440可电连接至上电极438。位线440可沿着基本垂直于字线延伸的第一方向的第二方向延伸。

以下，说明将数据储存进根据示例性实施例的磁存储器件内的过程。

参考图6，字线信号施加到晶体管的栅电极404，且位线写信号同时施加到位线440。字线信号可对应于电压脉冲信号，该电压脉冲信号在预定周期期间具有实质上大于晶体管的阈值电压的字线电压。于是，在将该字线电压施加到晶体管上的同时，电连接到字线的晶体管导通。位线信号可以是电流脉冲信号，该电流脉冲信号在字线信号施加到晶体管的同时将电流施加到位线440。结果，写电流可流过磁隧道结结构和串联电连接到磁隧道结结构的晶体管。

写电流可包括第一写电流或第二写电流。第一写电流可从自由层图案426向第二被钉扎层图案432流动。第二写电流可从第二被钉扎层图案432向自由层图案426流动。在一示例性实施例中，第一写电流可沿Y轴的正向在磁隧道结结构中流动，而第二写电流可沿Y轴的负向流动。即，在第一写电流在磁隧道结结构中流动时，电子可沿Y轴的负向移动。在第二写电流在磁隧道结结构中流动时，电子可沿Y轴的正向移动。

当第一写电流流过磁隧道结结构时，电子可注入自由层图案426。电子可包括上旋电子和下旋电子。当第二被钉扎层图案432内固定的大部分磁极化具有上旋状态时，仅自由层图案426中注入的上旋电子可流过隧道氧化物层图案428，然后可到达第二被钉扎层图案432。自由层图案426中注入的下旋电子可在自由层图案426中累积。

注入进自由层图案426中的上旋电子和下旋电子的数量可与第一写电流的密度成比例。当第一写电流的密度增加时，自由层图案426可通过累积在自由层图案426内的下旋电子而具有相对于第二被钉扎层图案426的磁极化的反平行的多个多数磁极化，与自由层图案426的初始极化无关。结果，当第一写电流的密度大于第一临界电流密度时，磁隧道结结构可转变成具有最大电阻。随着第一写电流被提供给磁隧道结结构，金属氧化物图案420可加热自由层图案426，从而降低自由层图案426上形成的矫顽力和第一临界电流密度。因此，磁存储器件在降低第一写电流的同时可具有最小化的功耗。

在第二写电流流过磁隧道结结构时，穿过第二被钉扎层图案432的大多数电子可以具有象征与第二被钉扎层图案432的固定磁极化的磁化方向基本上相同的磁化方向的自旋。例如，在第二被钉扎层图案432中的多个多数磁极化具有上旋状态时，穿过第二被钉扎层图案432的多数电子可以具有上旋状态。例如，多数电子可以具有自旋，此自旋代表与合成反铁磁层结构中上铁磁层图案430a的方向基本上相同的方向。

上旋电子可以穿过隧道氧化物层图案428并可到达自由层图案426。到达自由层图案426的上旋电子的数量可与第二写电流的密度成比例。当第二写电流的密度增加时，自由层图案426可以具有相对于第二被钉扎层图案426的固定磁极化的基本上平行的多个磁极化，与自由层图案426的初始极化无关。这由注入自由层图案426的上旋电子导致。结果，当第二写电流的密度大于第二临界电流密度时，磁隧道结结构可转变为具有低电阻。随着第二写电流提供给磁隧道结结构，金属氧化物图案420可加热自由层图案426，从而减小自由层图案426上形成的矫顽力和第二临界电流密度。因此，在降低第二写电流的同时，磁存储器件具有最小化的功耗。

图7至10是说明制造根据本发明构思的示例性实施例的磁存储器件的方法的横截面视图。

参考图7，用于选择磁存储器件的所需单位单元的MOS晶体管形成在半导体衬底400上。

在形成MOS晶体管过程中，栅绝缘层402和栅电极层形成在半导体衬底400上。然后，蚀刻栅电极层，从而在栅绝缘层402上形成栅电极404。杂质区域406形成在半导体衬底400的邻近栅电极404的部分。栅电极404可用作磁存储器件的字线。栅电极404可具有沿第一方向延伸的线形形状。

第一绝缘中间层408形成在半导体衬底400上，从而覆盖MOS晶体管。接触插塞410穿过第一绝缘中间层408形成。接触插塞410接触杂质区域406。导电图案412形成在接触插塞410和第一绝缘中间层408上。导电图案412可通过接触插塞410电连接杂质区域406。接触插塞410和导电结构均可包括具有低电阻的金属。

在形成接触插塞410和导电图案412的过程中，可部分蚀刻第一绝缘中间层408，从而形成贯穿第一绝缘中间层408的接触孔。例如，可通过光刻工艺形成接触孔。导电层可形成在第一绝缘中间层408上，从而填满接触孔。导电层可被图案化，从而形成接触插塞410和导电图案412。在一示例性实施例中，接触插塞410可形成在接触孔中。导电图案412可通过在接触插塞410和第一绝缘中间层408上形成额外的导电层来形成在接触插塞410和第一绝缘中间层408上。随后额外的导电层可被图案化。在一示例性实施例中，接触插塞410和导电图案412可通过镶嵌工艺形成。

参考图8，第二绝缘中间层414形成在第一绝缘中间层408上，以覆盖导电图案412。部分蚀刻第二绝缘中间层414，从而形成至少部分暴露导电图案412的开口415。开口415可通过例如光刻工艺获得。开口415可具有接触孔的形状。

通过基本上与参考图3至5所述的工艺相同的工艺用导电结构填满开口415。导电结构可从开口415突出。导电结构包括第一阻挡金属层图案416、金属图案418和金属氧化物图案420。第一阻挡金属层图案416形成在开口415的底部和侧壁上，金属图案418形成在第一阻挡金属层图案416上。金属图案418部分填满开口415。金属氧化物图案420从开口415突出。金属图案418和金属氧化物图案420可分别包括钨和氧化钨。在一示例性实施例中，第一阻挡金属层图案416和金属图案418可用作磁存储器件的下电极，金属氧化物图案420可作为磁存储器件的加热电极。

参考图9，在第二绝缘中间层414上形成覆盖金属氧化物图案420的第三绝缘中间层422。随后，部分移除第三绝缘中间层422直至暴露金属氧化物图案420。第三绝缘中间层422可通过CMP工艺部分地移除。

可利用具有致密结构和良好阶梯覆盖的材料形成第三绝缘中间层422。例如，第三绝缘中间层422可通过例如HDP-CVD工艺或ALD工艺，用氧化硅来形成。因此，第三绝缘中间层422可沿导电结构的轮廓均匀地形成。当第三绝缘中间层422具有致密结构时，在执行用于部分移除第三绝缘中间层422的CMP工艺之后，第三绝缘中间层422和金属氧化物图案420可以具有一致的表面，而没有粗糙表面。

参考图10，用于磁隧道结结构的多个层顺序形成在第三绝缘中间层422和金属氧化物图案420上。在一示例性实施例中，第二阻挡金属层、自由层、隧道氧化物层、第一被钉扎层和第二被钉扎层可接连形成，以用于磁隧道结结构。第一被钉扎层可包括下铁磁层、反铁磁耦合间隔层、上铁磁层。第二阻挡金属层可防止自由层中包含的金属的异常生长。可用非晶态金属形成第二阻挡层。例如，第二阻挡层可包括钽、钛、氮化钽或氮化钛。自由层可包括钴-铁-硼，隧道氧化物层可包括氧化镁。至于第一被钉扎层，下铁磁层、上铁磁层和反铁磁耦合间隔层可分别包括钴-铁-硼、钴-铁和钌。第二被钉扎层可包括铂-锰。

用于磁隧道结结构的该多个层被顺序图案化，从而形成第二阻挡金属层图案424、自由层图案426、隧道氧化物层图案428、第一被钉扎层图案430a、430b和430c、以及第二被钉扎层图案432。即，磁隧道结结构包括第二阻挡金属层图案424、自由层图案426、隧道氧化物层图案428、第一被钉扎层图案430a、430b和430c、以及第二被钉扎层图案432。磁隧道结结构可接触金属氧化物图案420。磁隧道结结构可具有岛形。在一示例性实施例中，硬掩模图案可形成在磁隧道结结构上。硬掩模图案可用作用于形成磁隧道结结构的蚀刻掩模。

参考图6，第四绝缘中间层434形成在第三绝缘中间层422上，从而覆盖磁隧道结结构。第四绝缘中间层434可以充分填充相邻磁隧道结结构的间隙。第五绝缘中间层436形成在第四绝缘中间层434上。

通过部分蚀刻第五绝缘中间层436，穿过第五绝缘中间层436形成第二接触孔。该第二开口部分地暴露磁隧道结结构。即，第二被钉扎层图案432通过该第二开口暴露。

导电材料形成在第五绝缘中间层436上，从而填满第二开口，然后部分移除导电材料直至暴露第五绝缘中间层436。因此，上电极438形成在第二开口中。导电材料可包括钨，上电极438可通过CMP工艺形成。

导电层形成在第五绝缘中间层436和上电极438上。图案化导电层，从而形成位线440。位线440可以通过光刻工艺获得。

如上所述，通过简化的工艺，导电结构可具有包含氧化钨的金属氧化物图案420。金属氧化物图案420可以具有高电阻和小宽度，从而金属氧化物图案420可以用作磁存储器件的加热电极。当磁存储器件包括氧化钨金属氧化物图案420时，磁存储器件可确保低矫顽力。

图11是说明根据本发明构思的示例性实施例的相变存储器件的横截面视图。图11中所示的相变存储器件可包括导电结构，该导电结构的构造基本上与参考图1说明的导电结构的构造相同。

参考图11，制备包括隔离区域和有源区域的衬底490。杂质区域490a形成在衬底490的有源区域中。杂质区域490a可包括N型杂质，例如磷(P)或砷(As)。用于隔离元件的沟槽设置在衬底490的隔离区域中，隔离层图案492形成在沟槽中。

第一绝缘中间层494形成在衬底490上。第一开口496穿过第一绝缘中间层494形成，从而暴露杂质区域490a。P-N结二极管500设置在第一开口496中。P-N结二极管500可以基本上填满第一开口496。P-N结二极管500可与杂质区域490a电接触。

在一示例性实施例中，P-N结二极管500包括第一多晶硅层图案500a和第二多晶硅层图案500b。第一多晶硅层图案500a可掺以N型杂质，而P型杂质可掺入第二多晶硅层图案500b。金属硅化物图案可以设置在P-N结二极管500上，以降低P-N结二极管500与导电结构之间的界面电阻。

第二绝缘中间层504形成在第一绝缘中间层494和P-N结二极管500上。第二绝缘中间层504可以具有第二开口505，其部分暴露P-N结二极管500。第二开口505可以具有接触孔的形状。

导电结构位于第二开口505中。导电结构的构造可以基本上与参考图1所述的接触结构的构造相同。导电结构包括阻挡金属层图案506、金属图案508和金属氧化物图案510。金属图案508和金属氧化物图案510可分别包括例如钨和氧化钨。导电结构可以用作相变存储器件中的存储单元的下电极。导电结构的金属氧化物图案510可以加热相变材料层图案514，因为氧化钨金属氧化物图案510可以具有高电阻。例如，金属氧化物图案510的电阻高于金属图案508的电阻。例如，金属氧化物图案510的电阻高于金属图案508和阻挡金属层图案506的组合体的电阻。

第三绝缘中间层512形成在第二绝缘中间层504上。导电结构的金属氧化物图案510可以从第二绝缘中间层504突出，并可以埋入第三绝缘中间层512中。因此，第三绝缘中间层512可填充相邻金属氧化物图案510之间的间隙。

在一示例性实施例中，第三绝缘中间层512可以包括具有致密结构和良好阶梯覆盖的材料，从而第三绝缘中间层512可沿金属氧化物图案510的轮廓保形地形成在第二绝缘中间层504上，同时使相邻金属氧化物图案510充分绝缘。例如，第三绝缘中间层512可包括通过高密度等离子体化学气相沉积(HDP-CVD)工艺获得的氧化硅、或通过原子层沉积(ALD)工艺形成的氧化硅。第三绝缘中间层512的高度可以基本上与金属氧化物图案510的高度相同。在一示例性实施例中，第三绝缘中间层512和金属氧化物图案510的上表面可位于基本上相同的平面上。

相变结构514设置在导电结构的金属氧化物图案510上。当金属氧化物图案510的宽度实质上小于光刻工艺的临界尺寸时，相变结构514和导电结构之间的接触面积可减小。因此，通过焦耳加热机制，相转变反应可容易地在相变结构514中发生。

在一示例性实施例中，相变结构514可包括硫族化合物(chalcogenidecompound)，其晶体结构能在非晶态和晶态之间可逆地转变。当硫族化合物具有晶体结构时，硫族化合物可以具有高的光反射率和低的电阻。当硫族化合物具有非晶结构时，硫族化合物可具有低的光反射率和高的电阻。相变结构514可用包括锗(Ge)-锑(Sb)-碲(Te)合金的硫族化合物形成。

上电极516设置在相变材料层图案514上。上电极516可包括诸如氮化钛的金属氮化物。

第四绝缘中间层518形成在第三绝缘中间层512上，从而覆盖上电极516。即，上电极516和相变结构514可以埋在第四绝缘中间层518内。

接触孔设置在第四绝缘中间层518中。接触孔可以部分地暴露上电极516。上接触522形成在接触孔中，从而上接触522可以接触上电极516。上接触522可以包括例如钨的金属。

在根据一示例性实施例的相变存储器件中，导电结构可包括接触相变结构的金属氧化物图案。因为氧化钨金属氧化物图案可以具有高电阻和小宽度，所以相变结构可具有改善的焦耳加热效果，且相变存储器件可确保低的复位电流。在一示例性实施例中，相变存储器件可以具有区别明显的设置状态和复位状态，这是因为相变结构可以具有设置状态和复位状态的减小的电阻分布。

图12是说明制造根据本发明示例性实施例的相变存储器件的方法的横截面视图。

参考图12，杂质区域490a通过将杂质掺入衬底490的预定部分来形成在衬底490的预定部分。杂质区域490a可通过离子注入工艺形成。

用于隔离元件的沟槽通过部分蚀刻衬底490而形成在衬底490上。沟槽可沿第一方向延伸。隔离层形成在衬底490上，从而填满沟槽，然后部分移除隔离层从而在沟槽中形成隔离层图案492。隔离层图案492可包括例如氧化物。

第一绝缘中间层494形成在具有隔离层图案492的衬底490上。第一绝缘中间层494可包括例如氧化硅的氧化物。第一绝缘中间层494被部分蚀刻，从而形成第一开口496，第一开口496部分暴露杂质区域490a。

填充第一开口496的硅层形成在第一绝缘中间层494上。硅层被部分移除，直至暴露第一绝缘中间层494。于是，硅层图案形成在第一开口496中的杂质区域490a上。

P型杂质可掺入硅层图案的上部，而N型杂质可注入硅层图案的下部。于是，在第一开口496中，在杂质区域490a上形成P-N二极管500。P-N二极管500包括第一硅层图案500a和第二硅层图案500b。第一和第二硅层图案500a和500b可分别包括N型和P型杂质。

在一示例性实施例中，金属硅化物图案可额外形成在P-N二极管500上。

第二绝缘中间层504形成在P-N二极管500和第一绝缘中间层494上。第二绝缘中间层504可包括例如氧化硅的氧化物。部分蚀刻第二绝缘中间层504，从而形成暴露P-N二极管500的一部分的第二开口505。

导电结构形成在P-N二极管500上。导电结构可通过基本上与参考图3至5所述的工艺相同的工艺形成。导电结构填满第二开口505，且自第二开口505突出。

导电结构包括阻挡金属层图案506、金属图案508和金属氧化物图案510。阻挡金属层图案506形成在第二开口505的底部和侧壁上。金属图案508位于阻挡金属层图案506上。金属图案508可部分填充第二开口505。金属图案508可包括钨。金属氧化物图案510位于金属图案508上，从而完全填充第二开口505。金属氧化物图案510可包括氧化钨。金属氧化物图案510从第二开口505突出。金属氧化物图案510的宽度实质上小于第二开口505的宽度，因为金属氧化物图案510通过将阻挡金属层图案506置于金属氧化物图案510和第二开口505之间而形成在第二开口505中。

覆盖金属氧化物图案510的第三绝缘中间层512形成在第二绝缘中间层504上。第三绝缘中间层512可包括具有致密结构和良好阶梯覆盖的材料。例如，第三绝缘中间层512可包括通过HDP-CVD工艺或ALD工艺形成的氧化硅。部分去除第三绝缘中间层512直至暴露金属氧化物图案510。第三绝缘中间层512可通过CMP工艺和/或回蚀工艺而被部分去除。

参考图11，相变材料层形成在第三绝缘中间层512上。相变材料层可以包括硫族化合物，例如锗-锑-碲。

上电极层形成在相变材料层上。上电极层可包括金属氮化物，例如氮化钛。图案化上电极层和相变材料层，从而形成上电极516和相变结构514。上电极516和相变结构514可通过光刻工艺形成。

第四绝缘中间层518形成在第三绝缘中间层512上，从而覆盖上电极516和相变结构514。部分蚀刻第四绝缘中间层518，从而形成至少部分暴露上电极516的接触孔520。

沉积导电材料，从而填满接触孔520，从而上电极接触522形成在上电极516上。上电极接触522可包括例如钨、铝、钛、钽、铜或铂的金属。

根据示例性实施例，具有高电阻和小宽度的氧化钨金属氧化物图案510可通过简化的工艺获得。这样的金属氧化物图案510可充分用作用于加热相变结构514的电极。当相变存储器件包括金属氧化物图案510时，相变存储器件可具有减小的复位电流和减小的电阻分布，从而可容易地将数据储存入相变存储器件，且可容易地将数据自相变存储器件读出。

图13是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图。图13中说明的相变存储器件包括导电结构，该导电结构的构造基本上与参考图1说明的导电结构的构造相同。除了相变结构外，图13中的相变存储器件的配置可以基本上与参考图11说明的相变存储器件的配置相同。

参考图13，第一绝缘中间层494、P-N二极管500和第二绝缘中间层504设置在衬底490上。暴露P-N二极管500的第二开口505穿过第二绝缘中间层504形成。导电结构设置在第二开口505中。导电结构包括基本上与参考图11说明的相同的阻挡金属层图案506、金属图案508和金属氧化物图案510a。

第三绝缘中间层512设置在第二绝缘中间层504上。第三绝缘中间层512覆盖导电结构。第三绝缘中间层512可以包括具有致密结构和良好阶梯覆盖的材料。例如，第三绝缘中间层512可包括通过HDP-CVD工艺或ALD工艺获得的氧化硅。第三绝缘中间层512的上表面可以实质上高于金属氧化物图案510a的上表面。

暴露金属氧化物图案510a的第三开口515穿过第三绝缘中间层512形成。第三开口515的宽度可以基本上与金属氧化物图案510a的宽度相同。

相变结构514a形成在金属氧化物图案510a上，从而填满第三开口515。相变结构514a自第三开口515突出。在一示例性实施例中，相变结构514a可以具有在第三开口515中的下部宽度和在第三开口515之上的上部宽度。相变结构514a的下部宽度可以实质上小于其上部宽度。因为相变结构514a接触金属氧化物图案510a，所以相变结构514a的被金属氧化物图案510a加热的部分可被限制在第三开口515中。

上电极516位于相变结构514a上。覆盖上电极516和相变结构514a的第四绝缘中间层518形成在第三绝缘中间层512上。上电极接触522穿过第四绝缘中间层518形成。上电极接触522电连接至上电极516。

图14是说明制造根据本发明的示例性实施例的相变存储器件的方法的横截面视图。

参考图12，在衬底490上形成隔离层图案492、第一绝缘中间层494和P-N二极管500。第二绝缘中间层504形成在第一绝缘中间层494和P-N二极管500上。通过部分蚀刻第二绝缘中间层504，穿过第二绝缘中间层504形成第二开口505。第二开口505至少部分地暴露P-N二极管500。

通过与参考图3至5说明的工艺基本上相同的工艺，初始导电结构形成在P-N二极管500上。初始导电结构可填满第二开口505，并可以自第二开口505突出。初始导电结构包括阻挡金属层图案506、金属图案508和初始金属氧化物图案。

金属图案508和初始金属氧化物图案可分别用钨和氧化钨形成。阻挡金属层图案506形成在第二开口505的底部和侧壁上。金属图案508形成在阻挡金属层图案506上，从而部分填充第二开口505。初始金属氧化物图案可突出在第二开口505之上。初始金属氧化物图案的高度可以实质上大于后来形成的金属氧化物图案510a的高度。例如，初始金属氧化物图案的高度可以基本上与金属氧化物图案510a和相变结构514a的下部的高度之和相同。这时，与相变结构514a的上部相比，相变结构514a的下部可以具有更小的宽度。

第三绝缘中间层512形成在第二绝缘中间层504上，从而覆盖初始导电结构。第三绝缘中间层512可用具有致密结构和良好阶梯覆盖的材料形成。部分去除第三绝缘中间层512直至露出初始金属氧化物图案。第三绝缘中间层512可通过CMP工艺和/或回蚀工艺来被部分地去除。

参考图14，部分去除初始金属氧化物图案，从而在金属图案508上形成金属氧化物图案510a。这里，金属氧化物图案510a可突出在第三绝缘中间层512之上，从而在形成金属氧化物图案510a之后阻挡金属层图案506不被暴露。

当金属氧化物图案510a形成在金属图案508上时，第三开口515形成在金属氧化物图案510a上。即，初始金属氧化物图案的被去除的部分可以对应于第三开口515。于是，第三开口515位于第三绝缘中间层512中。第三开口515暴露金属氧化物图案510a。第三开口515的宽度可以基本上与金属氧化物图案510a的宽度相同。

参考图13，相变材料层形成在第三绝缘中间层512上，从而完全填满第三开口515。相变材料层可包括硫族化合物，例如锗-锑-碲的合金。上电极层形成在相变材料层上。上电极层可用如氮化钛的金属氮化物形成。

上电极层和相变材料层被图案化，从而相变结构514a和上电极516顺序形成在金属氧化物图案510a上。在一示例性实施例中，相变结构514a可以具有位于第三开口515中的金属氧化物图案510a上的下部。相变结构514a可以具有突出在第三开口515之上的上部。相变结构514a的下部的宽度可以小于相变结构514a的上部的宽度。

覆盖上电极516的第四绝缘中间层518形成在第三绝缘中间层512上。上电极接触522穿过第四绝缘中间层518形成。上电极接触522接触上电极516。

图15是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图。图15中说明的相变存储器件包括导电结构，该导电结构的构造基本上与参考图1说明的导电结构的构造相同。除了相变结构之外，图15中的相变存储器件可以具有与参考图13说明的相变存储器件的构造基本上相同的构造。

参考图15，导电结构位于穿过第二绝缘中间层504形成的第二开口505内。导电结构包括阻挡金属层图案506、金属图案508和金属氧化物图案510a。

第三绝缘中间层512a位于第二绝缘中间层504上。第三开口513穿过第三绝缘中间层512a形成。第三开口513至少部分暴露金属氧化物图案510a。第三开口513的宽度可以基本上与金属氧化物图案510a的宽度相同。

相变结构514b设置于第三开口513内金属氧化物图案510a上。相变结构514b位于第三开口513内，且不突出于第三开口513之上。即，相变结构514b可以具有基本上与第三开口513的深度相同的高度。

上电极516设置于相变结构514b和第三绝缘中间层512a上。覆盖上电极516和相变结构514b的第四绝缘中间层518形成在第三绝缘中间层512a上。上电极接触522穿过第四绝缘中间层518形成。上电极接触522可以电连接至上电极516。

图15中说明的相变存储器件可通过以下工艺制造。

通过参考图14说明的工艺，所得结构的构造基本上与图14中示出的构造相同。

参考图15，相变材料层形成在第三绝缘中间层512a上，从而完全填满第三开口513。部分去除相变材料层直至暴露第三绝缘中间层512a。因此，相变结构514b形成在第三开口513中。相变结构514b可通过例如CMP工艺形成。

上电极层形成在相变结构514b和第三绝缘中间层512a上。然后，图案化上电极层，从而在相变结构514b上形成上电极516。

第四绝缘中间层518形成在第三绝缘中间层512a上，从而覆盖上电极516和相变材料结构514b。上电极接触522穿过第四绝缘中间层518形成，从而电连接至上电极516。

图16是说明根据本发明构思的一示例性实施例的导电结构的横截面视图。

参考图16，在衬底50上设置绝缘中间层52。绝缘中间层52包括暴露部分衬底50的开口54。

隔墙62设置在开口54的侧壁上。隔墙62可包括诸如氮化硅的氮化物或诸如氮氧化硅的氮氧化物。隔墙62可防止金属图案59a中包含的金属原子和/或金属离子扩散进绝缘中间层52内。在一示例性实施例中，阻挡金属层可以不设置在开口54的侧壁上。在一示例性实施例中，阻挡金属层可设置在隔墙62和开口54中的衬底50上。

金属图案59a设置在开口54中。金属图案59a可部分填充开口54。金属开口59a可包括钨。金属氧化物图案60位于开口54中的金属图案59a上。金属氧化物图案60可包括氧化钨。金属氧化物图案60的宽度可以实质上窄于开口54的宽度。金属氧化物图案60可由金属图案59a导致。例如，可氧化金属图案59a，从而形成金属氧化物图案60。金属氧化物图案60可突出在开口54之上。

在一示例性实施例中，金属氧化物图案60的宽度可以实质上小于光刻工艺的CD。可通过调整位于开口54的侧壁上的隔墙62的厚度来控制金属氧化物图案60的宽度。

图17是说明形成根据本发明构思的一示例性实施例的导电结构的方法的横截面视图。

参考图17，具有开口54的绝缘中间层52形成在衬底50上。开口54暴露衬底50的预定部分，例如导电区域。

隔墙形成层形成在开口54的底部、开口54的侧壁和绝缘中间层52上。隔墙形成层可包括例如氮化物或氮氧化物。例如，隔墙形成层可包括氮化硅或氮氧化硅。各向异性蚀刻隔墙形成层，从而在开口54的侧壁上形成隔墙62。在隔墙62形成时，开口54的宽度可以减少隔墙62的厚度的两倍。

金属层59形成在隔墙62、衬底50和绝缘中间层52上，从而完全填满开口54。金属层59可包括例如钨。

参考图16和17，部分去除金属层59直至暴露绝缘中间层52，从而初始金属图案形成在开口54内。初始金属图案可以通过CMP工艺形成。在一示例性实施例中，初始金属图案的上表面可以实质上高于绝缘中间层52和隔墙62的上表面。例如，初始金属图案的上表面可在绝缘中间层52之上突出超过约10

的厚度。即，初始金属图案的上表面可自绝缘中间层52的上表面略微突出。

初始金属图案在包含氧的气氛下热处理，从而获得金属氧化物图案60。这时，在氧化初始金属图案的同时，金属层59转变为金属图案59a。初始金属图案可经受基本上与参考图5说明的工艺相同的工艺。

通过上述工艺，图16中说明的导电结构可形成在衬底50上。在一示例性实施例中，图16中说明的导电结构可应用在图6中的磁存储器件、图11中的相变存储器件或图13中的相变存储器件中。

图18是示出根据本发明构思的示例性实施例的导电结构的横截面视图。图19是示出根据本发明构思的示例性实施例的导电结构的透视图。图20是说明根据本发明构思的示例性实施例的导电结构的俯视图。

参考图18至20，绝缘中间层66设置在衬底64上。绝缘中间层66包括开口68，其暴露衬底64上的接触区域。可替换地，开口68可直接暴露衬底64的一部分。

在一示例性实施例中，开口68可具有各种形状，例如接触孔的形状或沟槽的形状。

阻挡金属层图案70a位于开口68的底部和侧壁上。阻挡金属层图案70a可沿开口68的轮廓保形地形成。阻挡金属层图案70a可包括例如钛、氮化钛、钽或氮化钽。这些材料可单独使用，或以其混合物的方式使用。

阻挡金属层图案70a可防止金属图案72b中包含的金属原子和/或金属离子的扩散。阻挡金属层图案70a可增加导电结构与导电区域或衬底之间的接触面积，从而可以降低导电结构的接触电阻。

金属图案72b设置在开口68中的阻挡金属层图案70a上。金属图案72b可具有圆筒形状，并可包括钨。金属图案72b的上部可以具有环形形状。在一示例性实施例中，金属图案72b具有圆筒管形状。金属图案72b的上表面可以实质上低于阻挡金属层图案70a的上表面。于是，金属图案72b可位于开口68的内部。

金属氧化物图案76形成在金属图案72b上。金属氧化物图案76的下部外表面可以接触阻挡金属层图案70a。金属氧化物图案76从金属图案72b的上表面向上延伸，从而金属氧化物图案76自绝缘中间层66突出。金属氧化物图案76可以包括例如氧化钨。金属氧化物图案76的电阻可以实质上大于金属图案72b的电阻。

在一示例性实施例中，金属氧化物图案76的上部可以具有环形形状，该环形形状基本上相同于金属图案72b的上部的形状。金属氧化物图案76的宽度可以基本上与金属图案72b的宽度相同。金属氧化物图案76可以自金属图案72b产生。当金属氧化物图案76的上部具有环形形状时，金属氧化物图案76的面积可以实质上小于圆柱或多边形柱结构的面积。金属氧化物图案76的宽度可以小于开口68的宽度。

掩埋层图案74a设置在金属图案72b上，从而完全填满开口68。于是，掩埋层图案74a的上表面和绝缘中间层66的上表面可以位于基本上相同的平面上。金属氧化物图案76的下部内表面可以接触掩埋层图案74a。

在示例性实施例中，掩埋层图案74a可包括氧化充分慢或几乎不氧化的材料。例如，掩埋层图案74a可包括钛、氮化钛、钽和氮化钽中的至少一种。这些材料可单独使用或以其混合物的方式使用。可替换地，掩埋层图案74a可包括绝缘材料，诸如氧化物、氮化物或氮氧化物。

在一示例性实施例中，阻挡金属层图案70a、金属图案72b和掩埋层图案74a可一起用作电连接至导电区域的导电图案。金属氧化物图案76可作为加热电极，因为金属氧化物图案76可以具有高电阻和小面积。

图21和22是说明形成根据本发明的示例性实施例的导电结构的方法的横截面视图。

参考图21，绝缘中间层66形成在其上形成有导电区域的衬底64上。部分蚀刻绝缘中间层66从而形成开口68，其部分暴露衬底64上的导电区域。开口68可通过光刻工艺形成。

阻挡金属层70形成在绝缘中间层66上、开口68的底部上和开口68的侧壁上。阻挡金属层70可沿着开口68和绝缘中间层66的轮廓均匀地形成。当阻挡金属层70形成在开口68上时，开口68的宽度可以减小阻挡金属层70的厚度的两倍。因此，可通过控制阻挡金属层70的厚度来调整开口68的宽度。结果，金属图案72a和金属氧化物图案76可以具有通过调整开口68的宽度控制的宽度。

金属层72形成在阻挡金属层70上。金属层72可包括例如钨。金属层72可沿着阻挡金属层70的轮廓保形地形成。金属层72的厚度可以基本上相当于金属图案72a的上部宽度。因此，金属图案72a的上部宽度可通过控制金属层72的厚度来调节。

掩埋层74形成在金属层72上，从而完全填满开口68。掩埋层74可以用非常缓慢地氧化或几乎不氧化的材料形成。在一示例性实施例中，掩埋层74可包括基本上与阻挡金属层70的材料相同的材料。在一示例性实施例中，掩埋层74可包括绝缘材料，诸如氧化物、氮化物、氮氧化物或有机材料。

参考图22，部分去除掩埋层74、金属层72和阻挡金属层70直至暴露绝缘中间层66。掩埋层74、金属层72和阻挡金属层70可以通过CMP工艺和/或回蚀工艺部分去除。因此，阻挡金属层图案70a、初始金属图案72a和掩埋层图案74a形成在开口68中。阻挡金属层图案70a和初始金属图案72a每个可具有圆筒形状。初始金属图案72a上的掩埋层图案74a可填满开口68。

在以CMP工艺部分移除掩埋层74、金属层72和阻挡金属层70的工艺中，绝缘中间层66可以以实质上大于金属层72的研磨速度的研磨速度来部分研磨。因此，初始金属层图案72a、阻挡金属层图案70a和掩埋层图案74a可突出在绝缘中间层66之上。例如，初始金属层图案72a、阻挡金属层图案70a和掩埋层图案74a的上表面可自绝缘中间层66的上表面略微突出超过约10的厚度。

如图18中所示，在包含氧的气氛下热处理初始金属层图案72a，从而金属氧化物图案76和金属图案72a形成在阻挡金属层图案70a上。金属氧化物图案76和金属图案72a可通过基本上与参考图5说明的工艺相同的工艺获得。

在一示例性实施例中，可部分氧化初始金属层图案72a，从而形成金属图案72b，金属图案72b的高度实质上低于初始金属层图案72a的高度。因此，金属图案72b可具有实质上低于绝缘中间层66的上表面的圆筒形状。金属氧化物图案76可具有从金属图案72b延伸的圆筒形状。这时，金属氧化物图案76的上部可以具有环形形状，且可突出在绝缘中间层66之上。在一示例性实施例中，金属氧化物图案76的高度可通过调节初始金属层图案72a的氧化程度来控制。

根据示例性实施例，可以在不执行钨的沉积和/或钨层的蚀刻的情况下获得具有圆筒形状的氧化钨图案。诸如钨图案的插塞或接触可提供在氧化钨图案之下。插塞或接触的电阻可以实质上小于氧化钨图案的电阻。因为钨图案和氧化钨图案每个可以具有容易调节的厚度和宽度，所以包括钨图案和氧化钨图案的导电结构可确保各种半导体存储器件所需的电阻。

图23是说明根据本发明构思的一示例性实施例的磁存储器件的横截面视图。图23中所示的磁存储器件包括导电结构，此导电结构的构造基本上与参考图18说明的导电结构的构造相同。在一示例性实施例中，图23中所示的磁存储器件的构造可基本上与参考图6说明的构造相同，除了导电结构之外。

参考图23，MOS晶体管设置在半导体衬底400上，且覆盖MOS晶体管的第一绝缘中间层408形成在半导体衬底400上，从而覆盖MOS晶体管。接触插塞410穿过第一绝缘中间层408形成。接触插塞410电接触MOS晶体管的杂质区域406。导电图案412设置在接触插塞410上。

覆盖导电图案412的第二绝缘中间层414形成在第一绝缘中间层408上。部分地暴露导电图案412的开口415穿过第二绝缘中间层414形成。开口415可具有接触孔的形状。

导电结构设置在开口415中。导电结构的构造可以基本上与参考图18说明的导电结构的构造相同。导电结构包括形成在开口415的底部和侧壁上的第一阻挡金属层图案610、位于第一阻挡金属层图案610上的金属图案612、设置在金属图案612上的掩埋层图案614、以及自金属图案612延伸的金属氧化物图案616。

金属图案612和金属氧化物图案616可分别包括例如钨和氧化钨。金属图案612可以具有圆筒形状，且掩埋层图案614可填满开口415。金属氧化物图案616可突出在开口415之上。金属氧化物图案616可通过氧化金属图案612形成。因此，在金属图案612包括钨时，金属氧化物图案616包括氧化钨。

至于导电结构，金属图案612和第一阻挡金属层图案610以及掩埋层图案614可一起作为磁存储器件上的下电极接触。具有较高电阻的金属氧化物图案616可用作用于加热磁存储器件的磁隧道结结构中的自由层图案的加热电极。

第三绝缘中间层618设置在第二绝缘中间层414上。第三绝缘中间层618可填充相邻金属氧化物图案616之间的间隙。第三绝缘中间层618可包括具有致密结构和良好阶梯覆盖的材料，例如通过HDP-CVD工艺或ALD工艺获得的氧化硅。第三绝缘中间层618和金属氧化物图案616的上表面可设置在基本上相同的平面上。第一阻挡金属层图案610的上表面以第三绝缘中间层618覆盖，从而第一阻挡金属层图案610可以不暴露在外。

磁隧道结结构位于第三绝缘中间层618上。磁隧道结结构的构造可以基本上与参考图6说明的磁隧道结结构的构造相同。磁隧道结结构的自由层图案426设置在金属氧化物图案616上。当金属氧化物图案616具有环形结构时，可以降低自由层图案426与金属氧化物图案616之间的接触面积。因此，借助金属氧化物图案616的自由层图案426的加热效率可以提高。金属氧化物图案616的上表面可具有减小的尺寸，从而金属氧化物图案616的上表面具有平滑的轮廓。

通过基本上与参考图6说明的工艺相同的工艺，在磁隧道结结构上提供第三绝缘中间层618、第四绝缘中间层434、第五绝缘中间层436、上电极438和位线440。

图24至25是说明制造根据本发明构思的示例性实施例的磁存储器件的方法的横截面视图。图23中的磁存储器件的构造可以基本上与参考图6说明的磁存储器件的构造相同，除了导电结构外。因此，图23中的磁存储器件可通过基本上与参考图7至10说明的工艺相同的工艺来制造，除了形成导电结构的工艺之外。

通过基本上与参考图7说明的工艺相同的工艺，在半导体衬底400上形成晶体管、第一绝缘中间层408、接触插塞410和导电图案412。

参考图24，覆盖导电图案412的第二绝缘中间层414形成在第一绝缘中间层408上。部分蚀刻第二绝缘中间层414，从而形成至少部分暴露导电图案412的开口415。

通过基本上与参考图21和22所述的工艺相同的工艺形成导电结构，从而填满开口415。导电结构可突出在开口415之上。导电结构包括具有圆筒形状的阻挡金属层图案610、具有圆筒形状的金属图案612、填充开口415的掩埋层图案614和自金属图案612向上延伸的金属氧化物图案616。金属图案612和金属氧化物图案616可分别包括例如钨和氧化钨。

参考图25，覆盖金属氧化物图案616的第三绝缘中间层618形成在第二绝缘中间层414上。第三绝缘中间层618可包括具有致密结构和良好阶梯覆盖的材料。例如，第三绝缘中间层618可通过HDP-CVD工艺或ALD工艺包括氧化硅。

部分去除第三绝缘中间层618直至暴露金属氧化物图案616。第三绝缘中间层618可通过CMP工艺部分去除。这时，阻挡金属层图案610不通过第三绝缘中间层618暴露。因为第三绝缘中间层618具有致密结构，所以在进行用于部分去除第三绝缘中间层618的CMP工艺之后，第三绝缘中间层618和金属氧化物图案616可以具有均匀的表面，而无粗糙表面。

如图23中所示，磁隧道结结构形成在第三绝缘中间层618和金属氧化物图案616上。覆盖磁隧道结结构的第四绝缘中间层434、第五绝缘中间层436、上电极438和位线440形成在第三绝缘中间层618上。用于形成第四绝缘中间层434、第五绝缘中间层436、上电极438和位线440的工艺可基本上与参考图10所述的工艺相同。

图26是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图。图26中所示的相变存储器件可包括导电结构，此导电结构的构造基本上与参考图1或图22说明的导电结构的构造相同。在一示例性实施例中，图26中的相变存储器件的构造可以基本上与参考图11所述的相变存储器件的构造相同，除了导电结构之外。

参考图26，第一绝缘中间层494、P-N二极管500和第二绝缘中间层504设置在衬底490上。第一绝缘中间层494包括第一开口，P-N二极管500位于该开口内。

第二开口505穿过第二绝缘中间层504形成。P-N二极管500通过第二开口505部分暴露。

阻挡金属层图案650、金属图案652、掩埋层图案654和金属氧化物图案656设置于第二开口505中。金属图案652和金属氧化物图案656可分别包括例如钨和氧化钨。阻挡金属层图案650、金属图案652、掩埋层图案654和金属氧化物图案656的结构可以基本上与参考图18所述的第一阻挡金属层图案70a、金属图案72b、掩埋层图案74a和金属氧化物图案67的结构相同。金属氧化物图案656可加热相变结构514。

第三绝缘中间层660形成在第二绝缘中间层504上。第三绝缘中间层660可填充相邻金属氧化物图案656之间的间隙。

相变结构514设置于金属氧化物图案656和第三绝缘中间层660上。相变结构514接触金属氧化物图案656。当金属氧化物图案656具有环形形状时，可减小金属氧化物图案656和相变结构514之间的接触面积。于是，通过焦耳加热机制，相转变可容易地在相变结构514中发生。

上电极516、第四绝缘中间层518和上电极接触522设置在相变结构514上。

根据示例性实施例，相变存储器件可确保提升的焦耳加热效率和降低的复位电流。相变存储器件的设置状态和复位状态的电阻分布可减小，从而在操作相变存储器件时，设置状态和复位状态可截然不同。

在制造图26中的相变存储器件的工艺中，通过基本上与参考图12所述的工艺相同的工艺，在衬底490上获得第一绝缘中间层494、P-N二极管500、第二绝缘中间层504和第二开口505。随后，可通过基本上与参考图21和22所述的工艺相同的工艺，形成填充第二开口505并突出在第二开口505之上的导电结构。

覆盖导电结构的金属氧化物图案656的第三绝缘中间层660形成在第二绝缘中间层504上，然后通过CMP工艺部分去除第三绝缘中间层660，从而暴露金属氧化物图案656。

通过基本上与参考图11所述的工艺相同的工艺，在金属氧化物图案656和第三绝缘中间层660上形成相变结构514、上电极516、第四绝缘中间层518和上电极接触522。

图27是说明根据本发明构思的一示例性实施例的导电结构的横截面视图。

参考图27，绝缘中间层66设置在衬底64上。绝缘中间层66包括暴露衬底64上的导电区域的开口68。

包括绝缘材料的隔墙80位于开口68的侧壁上。例如，隔墙80可包括氮化硅或氮氧化硅。在一示例性实施例中，阻挡金属层可不形成在开口68的侧壁上。在一示例性实施例中，阻挡金属层可设置在隔墙80和开口68中的衬底64上。

包含钨的具有圆筒形状的金属图案82设置在开口68中。金属图案82可沿开口68和衬底64的轮廓形成。掩埋层图案84设置在金属图案82上。掩埋层图案84填满开口68。包含氧化钨的金属氧化物图案86设置在金属图案82上。金属氧化物图案86自金属图案82延伸。金属图案82、掩埋层图案84和金属氧化物图案86的结构可以基本上与参考图18所述的金属图案72a、掩埋层图案74a和金属氧化物图案76的结构相同。

在形成图27中的导电结构的方法中，绝缘中间层66形成在衬底64上。部分蚀刻绝缘中间层66从而形成暴露衬底64的一部分的开口68。开口68可通过光刻工艺形成。在开口68的侧壁上设置隔墙80。

包含钨的金属层形成在隔墙80、衬底64和绝缘中间层66上。金属层可沿着开口68的轮廓保形地形成。

通过CMP工艺部分去除金属层和隔墙80直至暴露绝缘中间层66。于是，在开口68中形成初始金属图案。在包含氧的气氛下热处理初始金属图案，从而在开口68中形成金属图案82和包含氧化钨的金属氧化物图案86。结果，形成了导电结构，该导电结构的构造基本上与参考图27所述的导电结构的构造相同。

在一示例性实施例中，图27中所示的导电结构可应用在图6中的磁存储器件、图11中的相变存储器件或图13中的相变存储器件中。

图28是说明根据本发明构思的一示例性实施例的导电结构的横截面视图。

参考图28，第一绝缘中间层494和P-N二极管500设置在衬底490上。第一绝缘中间层494和P-N二极管500可与参考图11说明的基本相同。

包含钨的金属图案530a设置在第一绝缘中间层494中。金属图案530a电接触P-N二极管500。覆盖金属图案530a的第二绝缘中间层505形成在第一绝缘中间层494上。

包含氧化钨的金属氧化物图案536设置在金属图案530a上。金属氧化物图案536可以自金属图案530a延伸，并且可以具有圆筒形状。

绝缘层图案534形成在金属图案530a的内侧壁上。绝缘层图案534可以包括氧化物，例如氧化硅。可替换地，绝缘层图案534可具有多层结构，该多层结构包括氮化硅膜和氧化硅膜。

相变结构514设置在绝缘层图案534和第二绝缘中间层504上。相变结构514接触金属氧化物图案536。上电极516和上电极接触522设置在相变结构514上。

图29是说明制造根据本发明构思的一示例性实施例的相变存储器件的方法的横截面视图。

参考图29，通过基本上与参考图12所述的工艺相同的工艺，在衬底490上形成隔离层图案492、第一绝缘中间层494和P-N二极管500。

包含钨的初始金属图案530形成在P-N二极管500上，且覆盖初始金属图案530的第二绝缘中间层504形成在第一绝缘中间层494上。部分蚀刻第二绝缘中间层504，从而形成暴露初始金属图案530的一部分的第二开口505。

第一绝缘层形成在开口505的底部和侧壁上。第一绝缘层可包括例如氧化物、氮化物或氮氧化物。例如，第一绝缘层可包括氧化硅、氮化硅或氮氧化硅。通过各向异性蚀刻工艺部分地蚀刻第一绝缘层，从而在第二开口505的侧壁上形成内隔墙。

第二绝缘层形成在内隔墙位于其中的开口505内。第二绝缘层可包括例如氧化物、氮化物或氮氧化物。在一示例性实施例中，第二绝缘层可包括具有相对于第一绝缘层中的材料的蚀刻选择性的材料。例如，当第一绝缘层包括氮化硅时，第二绝缘层可包括氧化硅。

第二绝缘层被部分去除，直至暴露内隔墙和第二绝缘中间层504。第二绝缘层可通过CMP工艺和/或回蚀工艺部分去除。

去除内隔墙从而形成第二开口505，使得具有第三开口532的绝缘层图案534形成于第二开口505中。绝缘层图案534可具有圆柱形状。内隔墙可通过各向同性蚀刻工艺或各向异性蚀刻工艺蚀刻。当第二绝缘层用氧化硅形成时，绝缘层图案534可包括氧化硅。在一示例性实施例中，第三开口532的宽度可根据绝缘层图案534的厚度改变。

参考图28，通过氧化由第三开口532暴露的初始金属图案530，在第三开口532内形成包含氧化钨的金属氧化物图案536。金属氧化物图案536可填满第三开口532。同时，根据金属氧化物图案536的形成，金属图案530a由初始金属图案530形成。即，初始金属图案530部分地被该氧化消耗，从而初始金属图案530变成金属图案530a。

部分去除金属图案530a和金属氧化物图案536直至暴露第二绝缘中间层504。可通过例如CMP工艺部分去除金属图案530a和金属氧化物图案536。

相变结构514形成在金属氧化物图案536和第二绝缘中间层504上。上电极516和上电极接触522顺序形成在相变结构514上。

图30是说明制造根据本发明构思的一示例性实施例的导电结构的方法的横截面视图。

参考图30，通过基本上与参考图12所述的工艺相同的工艺，在衬底490上形成隔离层图案492、第一绝缘中间层494和P-N二极管500。

通过基本上与参考图29所述的工艺相同的工艺，形成包含钨的初始金属图案530、第二绝缘中间层504和第二开口505。初始金属图案530接触P-N二极管500，且第二绝缘中间层504覆盖初始金属图案530。第二开口505部分暴露初始金属图案530的上表面。

第一绝缘层形成在开口505的底部和侧壁上。第二绝缘层形成在第一绝缘层上，从而完全填满第二开口505。在一示例性实施例中，第二绝缘层可包括相对于第一绝缘层中的材料具有蚀刻选择性的材料。部分去除第一和第二绝缘层直至暴露第二绝缘中间层504。

部分蚀刻第一和第二绝缘层，从而形成具有第三开口532的绝缘层图案534。绝缘层图案534可通过各向异性蚀刻工艺形成。绝缘层图案534可具有圆柱形状。因为第一绝缘层部分地留存在第二开口505中，所以绝缘层图案534包括氧化硅和氮化硅。即，绝缘层图案534包括第一和第二绝缘层的剩余部分。

通过基本上与参考图28描述的工艺相同的工艺，在绝缘层图案534上顺序形成金属图案530a、包含氧化钨的金属氧化物图案536、相变结构514、上电极516和上电极接触522。

图31是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图。图31中的相变存储器件的构造可以基本上与参考图28所述的相变存储器件的构造相同，除了相变结构之外。

参考图31，相变存储器件的相变结构514a具有从包含氧化钨的金属氧化物图案536a的上部延伸的下部。于是，相变结构514a可以具有圆筒形状。相变结构514a伸入第二绝缘中间层504内。

制造图31中的相变存储器件的方法可以基本上与参考图29所述的方法相同。

在制造图31中的相变存储器件的方法中，氧化由第三开口532暴露的包含钨的初始金属图案，从而形成包含氧化钨的金属氧化物图案536a和金属图案530a。这时，金属氧化物图案536a部分填充第三开口532。金属氧化物图案536a和金属图案530a未被部分去除。

相变结构514a形成在金属氧化物图案536a和第二绝缘中间层504上，从而完全填满第三开口532，因为第三开口532被金属氧化物图案536a部分填充。

在示例性实施例中，图28中用作加热电极的导电结构可应用在图6中的磁存储器件中。即，图6中接触磁隧道结结构的导电结构可以用图28中所示的导电结构替代。

图32是说明根据本发明构思的一示例性实施例的导电结构的横截面视图。

参考图32和33，包含钨的金属图案92a设置在衬底90上。金属图案92a具有上部，该上部包含形成在其上的凹陷。即，通过控制后续热处理工艺的工艺条件，与初始金属图案92的上部的边缘相比，初始金属图案92的上部的中心可被更快地氧化。金属图案92a的凹陷可具有圆化的形状，例如拱形形状。于是，金属图案92a的上部的边缘可以实质上高于金属图案92a的上部的中心。

覆盖金属图案92a的绝缘中间层94形成在衬底90上。开口96设置为穿过绝缘中间层94。开口96暴露具有凹陷的金属图案92a的上部。

包含氧化钨的金属氧化物图案98设置在金属图案92a上。金属氧化物图案98可填满开口96。金属氧化物图案98可自金属图案92a产生。例如，金属氧化物图案98可通过氧化金属图案92a获得。

图33是说明制造根据本发明构思的一示例性实施例的导电结构的方法的横截面视图。

参考图33，包含钨的金属层形成在衬底90上，然后图案化金属层，从而在衬底90上形成初始金属图案92。绝缘中间层94形成在衬底90上，从而覆盖初始金属图案92。

部分蚀刻绝缘中间层94，从而形成至少部分暴露初始金属图案92的开口96。开口96可通过光刻工艺形成。

参考图32和33，在包含氧的气氛下热处理由开口96暴露的初始金属图案92，从而金属氧化物图案98和金属图案92a形成在衬底90上。金属氧化物图案98和金属图案92a分别包括例如氧化钨和钨。

在用于形成金属氧化物图案98和金属图案92a的热处理工艺中，初始金属图案92可与氧反应，从而在开口96中向上膨胀。于是，填充开口96的金属氧化物图案98可形成在金属图案92a上。同时，初始金属图案92的上部可被氧化，使得初始金属图案92可以变为金属图案92a。通过控制热处理工艺的工艺条件，与初始金属图案92的上部的边缘相比，初始金属图案92的上部的中心可被快速氧化。因此，金属图案92a可具有包含圆化形状凹陷的上部，而金属氧化物图案98可具有相应于金属图案92a的凹陷的凸起。

在一示例性实施例中，金属氧化物图案98和绝缘中间层94可通过平坦化工艺而被平坦化。例如，金属氧化物图案98和绝缘中间层94可经历CMP工艺。

图34是说明根据本发明构思的一示例性实施例的磁存储器件的横截面视图。图34中的磁存储器件包括导电图案和下电极接触，该导电图案和下电极接触的构造与参考图29所述的磁存储器件的导电图案和下电极接触的构造基本上相同。图34中的磁存储器件的构造可以基本上与参考图6所述的磁存储器件的构造相同，除了导电图案和下电极接触之外。

参考图34，导电结构设置在第一绝缘中间层408和接触插塞410上。导电结构的构造可以基本上与参考图30所述的导电结构的构造相同。

导电结构具有包含钨的金属图案450和包含氧化钨的金属氧化物图案454。金属图案450接触接触插塞410。金属图案450具有包含圆化凹陷的上部。金属图案450的上部的边缘可以实质上高于金属图案450的上部的中心。

覆盖金属图案450的第二绝缘中间层452设置在第一绝缘中间层408上。开口453穿过第二绝缘中间层452设置。开口453至少部分地暴露金属图案450的具有圆化凹陷的上部。

包含氧化钨的金属氧化物图案454设置在金属图案450上。金属氧化物图案454填满开口453。金属氧化物图案454可通过氧化金属图案450而自金属图案450产生。

金属氧化物图案454可作为用于加热磁存储器件的磁隧道结结构的加热电极。金属氧化物图案454可用作磁存储器件中的下电极接触。

因为图34中所示的磁存储器件的构造基本上与参考图6所述的磁存储器件的构造相同，除了导电图案和下电极接触之外，所以图34中所示的磁存储器件可通过基本上与参考图7至10所述的工艺相同的工艺来制造，除了形成导电图案和下电极接触的工艺之外。导电图案450和下电极接触可通过基本上与参考图32所述的工艺相同的工艺来形成。

图35是说明根据本发明构思的一示例性实施例的磁存储器件的横截面视图。图35中的磁存储器的构造可以基本上与参考图6所述的磁存储器件的构造相同，除了导电图案和下电极接触之外。图35中的磁存储器件包括导电图案和下电极接触，该导电图案和下电极接触的构造基本上与参考图28所述的导电结构的构造相同，除了金属氧化物图案的侧壁上的隔墙之外。

参考图35，隔墙455设置在穿过第二绝缘中间层452形成的开口453的侧壁上。隔墙455可减小开口453的宽度，于是与参考图34所述的导电结构相比，包含氧化钨的金属氧化物图案456可以具有被更多地减小的上宽度。

制造图35中的磁存储器件的工艺可以基本上与参考图34所述的磁存储器件的工艺相同。在一示例性实施例中，在穿过第二绝缘中间层452形成开口453之后，在开口453的侧壁上形成隔墙455。隔墙455可包括例如氧化物、氮化物或氮氧化物。例如，隔墙455可包括氧化硅、氮化硅或氮氧化硅。

图36是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图。

参考图36，第一绝缘中间层494和P-N二极管500设置在衬底490上。包含钨的金属图案502a位于第一绝缘中间层494上。金属图案502a接触P-N二极管500。金属图案502a可具有包括圆化凹陷的上部。在一示例性实施例中，圆化凹陷可在后续氧化工艺期间形成。

覆盖金属图案502a的第二绝缘中间层550设置在第一绝缘中间层494上。开口553穿过第二绝缘中间层550形成。开口553至少部分暴露金属图案502a。隔墙552提供在开口553的侧壁上。隔墙552可包括绝缘材料。当隔墙552位于开口553中时，开口553可以具有减小的宽度。

包含氧化钨的金属氧化物图案554设置在具有隔墙552的开口553中的金属图案502a上。金属氧化物图案554可通过部分氧化金属图案502a而从金属图案502a产生。金属氧化物图案554的上表面可以实质上低于开口553的上端。即，金属氧化物图案554可以部分地占据开口553。金属氧化物图案554可用作相变存储器件中的下电极接触。

相变结构556设置在金属氧化物图案554上。相变结构556填满开口553并伸入开口553内。相变结构556可以具有在开口553中的下部和突出于开口553之上的上部。相变结构556的下部的宽度可以实质上小于其上部的宽度。

上电极516、第二绝缘中间层518a和上电极接触552提供在相变结构556上。

图37是说明根据本发明构思的一示例性实施例的导电结构的横截面视图。图37中的导电结构的构造可以基本上与参考图28所述的导电结构的构造相同，除了包含氧化钨的金属氧化物图案98a部分填充开口96之外。

制造图37中的导电结构的工艺可以基本上与参考图29所述的工艺相同。在一示例性实施例中，通过控制针对初始金属图案实施的氧化工艺的工艺条件，金属氧化物图案98a部分填充开口98。

图38是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图。

参考图38，第一绝缘中间层10和P-N二极管11设置在衬底8上。包含金属的导电图案12a设置在P-N二极管11和第一绝缘中间层10上。导电图案12a可以包括具有低电阻的金属。例如，导电图案12a可包括钨。

覆盖导电图案12a的第二绝缘中间层图案14形成在第一绝缘中间层10上。第一开口16穿过第二绝缘中间层图案14形成。开口16至少部分地暴露导电图案12a。第二绝缘中间层图案14可以包括氧化物或氮化物。例如，第二绝缘中间层图案14可包括氧化硅或氮化硅。

在一示例性实施例中，导电图案12a具有上部，该上部包括形成在其上的凹陷。导电图案12a的上部的边缘实质上高于导电图案12a的上部的中心。在一示例性实施例中，通过控制热处理工艺的工艺条件，与初始金属图案的上部的边缘相比，初始金属图案的上部的中心可被更快地氧化。

下电极接触18设置在第一开口16中。下电极接触18可包括自导电图案12a产生的金属氧化物。下电极接触18可填充第一开口16。

在一示例性实施例中，可通过氧化导电图案12a获得下电极接触18。例如，自导电图案12a产生的金属氧化物可在第一开口16中向上生长，从而在第一开口16中形成下电极接触18。导电图案12a可在其上具有圆化凹陷，且下电极接触18可具有相应于导电图案12a的圆化凹陷的圆化凸起。当下电极接触18包括圆化凸起且导电图案12a具有圆化凹陷时，下电极接触18的上表面可以更加远离导电图案12a的上表面。因此，通过减少散热，相变结构22a和下电极接触18之间产生的热可被更多地约束。即，相变结构22a可具有提升的焦耳加热效率。

在一示例性实施例中，导电图案12a可包括钨，于是下电极接触18可包括氧化钨。

隔墙20设置在第一开口16的侧壁上。隔墙20接触下电极接触18。第一开口16可以具有因隔墙20的形成而减小的宽度。于是，下电极接触18和相变结构22a之间的接触面积也可以减小。隔墙20可包括例如氮化硅的氮化物或例如氮氧化硅的氮氧化物。

相变结构22a设置在下电极接触18上，从而完全填充第一开口16。在一示例性实施例中，下电极接触18和相变结构22a之间的接触面积可以减小以下的量，该量对应于下电极接触18上设置的隔墙20的接触面积。相变结构22a可包括硫族化合物，该硫族化合物的结构在晶态与非晶态之间转变。当硫族化合物处于晶态时，硫族化合物具有较高的反射率和较低的电阻。当硫族化合物处于非晶态时，硫族化合物具有低反射率和大电阻。在一示例性实施例中，硫族化合物可包括锗-锑-碲合金。填充第一开口16的相变结构22a可以突出在第二绝缘中间层图案14之上。在一示例性实施例中，相变结构22a的上部的宽度可以大于其下部的宽度。

上电极24设置在相变结构22a上。上电极24可包括诸如氮化钛的金属氮化物。上电极24的宽度可以基本上与相变结构22a的上部的宽度相同。

第三绝缘中间层图案26设置在第二绝缘中间层图案14上。第三绝缘中间层图案26覆盖上电极24和相变结构22a。第二开口28穿过第三绝缘中间层图案26形成。第二开口28至少部分暴露上电极24。

上电极接触30设置在第二开口28中。上电极接触30可包括诸如钨的金属。

根据示例性实施例，相变存储器件可具有下电极接触，该下电极接触包含自包括金属的导电图案产生的金属氧化物。在一示例性实施例中，下电极接触可以具有大电阻。因为相变存储器件包括金属氧化物下电极接触，所以相变存储器件可通过提高焦耳加热效率来确保小的复位电流。相变存储器件可以具有截然不同的设置状态和复位状态，这是因为相变结构在设置状态和复位状态之间具有微小的电阻分布。在一示例性实施例中，设置有相变结构的开口可以具有降低的纵横比，这是因为下电极接触设置在开口中相变结构之下。因此，在相变结构中不会产生空隙或裂缝，从而防止相变存储器件的操作故障。

图39至44是说明制造根据本发明的一示例性实施例的相变存储器件的方法的横截面视图。

参考图39，在衬底8上形成隔离层图案和杂质区域8a。第一绝缘中间层10形成在衬底8上，从而覆盖隔离层图案和杂质区域8a。第一绝缘中间层10可用例如氧化硅的氧化物形成。

P-N二极管11穿过第一绝缘中间层10形成。P-N二极管11可以电接触杂质区域8a。初始导电图案12形成在P-N二极管11和第一绝缘中间层10上。初始导电图案12接触P-N二极管11。初始导电图案12可包括金属。

在一示例性实施例中，初始导电图案12可包括具有低电阻的材料，该材料的氧化物具有导电性，且该材料的氧化物在氧化该材料时向上伸展。例如，初始导电图案12可包括诸如钨的金属。

第二绝缘中间层形成在第一绝缘中间层10上，从而覆盖初始导电图案12。第二绝缘中间层可包括例如氧化硅的氧化物或者诸如氮化硅的氮化物。

部分蚀刻第二绝缘中间层，从而形成部分暴露初始导电图案12的第一开口16。第一开口16可具有接触孔的形状。为了形成第一开口16，具有第一开口16的第二绝缘中间层图案14提供在第一绝缘中间层10上。

参考图40，在氧气氛下热处理初始导电图案12的经由第一开口16暴露的部分，从而在初始导电图案12上形成下电极接触18。例如，氧可与初始导电图案12反应，且初始导电图案12的反应部分会向第一开口16热膨胀，由此形成下电极接触18。下电极接触18可部分占据第一开口16。

在示例性实施例中，下电极接触18可包括产生自初始导电图案12中包括的金属的金属氧化物。包含金属氧化物的下电极接触18可以具有实质上大于初始导电图案12的电阻的电阻。

当在氧气氛下热处理初始导电图案12的同时，初始导电图案12的暴露部分额外地与氧反应，从而下电极接触18可以沿初始导电图案12的上部横向延伸。于是，初始导电图案12变成具有形成在其上的凹陷的导电图案12a。在一示例性实施例中，凹陷可以具有倾斜侧壁。下电极接触18可以具有位于导电图案12a的凹陷中的横向扩大的下部。例如，下电极18可以具有截顶箭头形状。

如上所述，根据热处理工艺，导电图案12a具有凹陷，下电极接触18具有扩大的下部。因此，导电图案12a和下电极18之间的接触面积可以增加。

在示例性实施例中，热处理工艺可包括等离子体处理或RTA工艺。例如，导电图案12a和下电极18可通过等离子体处理或RTA工艺形成。可替换地，导电图案12a和下电极18可通过顺序执行等离子体处理和RTA工艺获得。

根据一示例性实施例，可通过控制热处理工艺的条件来改变下电极接触18的厚度。例如，下电极18可以具有自导电图案12a的上表面测量的约200

至约600

的范围内的厚度。

在一示例性实施例中，导电图案12a可包括钨。在一示例性实施例中，下电极接触18可包括氧化钨。钨可在氧气氛下氧化，氧化钨可快速膨胀。氧化钨的电阻可实质上大于钨的电阻，且氧化钨相对于湿蚀刻工艺中的蚀刻溶液还可具有抗蚀性。为了确保导电图案12a和/或下电极接触18的适当的电阻和耐蚀刻性，导电图案12a和下电极接触18可分别包括钨和氧化钨。

在示例性实施例中，热处理工艺可包括在含氧气氛下，在约400℃至约600℃的温度下，执行约一分钟至约10分钟的RTA工艺。可替换地，热处理工艺可包括通过施加约20W至约100W的功率，在含氧气氛下，实施约一分钟至约10分钟的等离子体处理。

在一示例性实施例中，第一开口16中的下电极接触18可在没有层的任何沉积和层的蚀刻的情况下具有高电阻。于是，下电极18可通过简化的工艺获得。

参考图41，隔墙形成层形成在第二绝缘中间层14、第一开口16的侧壁和下电极接触18上。隔墙形成层可包括诸如氮化硅的氮化物。隔墙形成层可减小第一开口16的宽度。于是，通过调节隔墙形成层的厚度，第一开口16可以具有减小至预定值的宽度。

部分蚀刻隔墙形成层，从而在第一开口16的侧壁上形成隔墙。隔墙20可通过各向异性蚀刻工艺获得。隔墙20的宽度可以基本上与隔墙形成层的宽度相同。

参考图42，相变材料层22形成在下电极接触18和隔墙20上，从而填满第一开口16。相变材料层22可用例如锗-锑-碲合金的硫族化合物形成。

由于隔墙20，下电极接触18和相变材料层22之间的接触面积减小。因此，相变材料层22的其中因焦耳加热效应而发生相转变的部分可以具有减小的面积，从而减小相变存储器件中的复位电流。设置了相变材料层22的第一开口16可以具有减小的纵横比，这是因为第一开口16中提供了下电极接触18。因此，相变材料层22可容易地形成在第一开口16中，而不会在相变材料层22中产生空隙或裂缝。

参考图43，上电极层形成在相变材料层22上。上电极层可包括金属氮化物。例如，上电极层可包括氮化钛。

图案化上电极层和相变材料层22，从而形成相变结构22a和上电极24。相变结构22a形成在下电极接触18和第一绝缘中间层14上，且上电极设置在相变结构22a上。这时，相变结构22a的下部位于第一开口16中，且相变结构22a的上部从第二绝缘中间层图案14突出。

参考图44，第三绝缘中间层形成在第二绝缘中间层图案14上，从而覆盖上电极24和相变结构22a。部分蚀刻第三绝缘中间层，从而形成部分暴露上电极24的第二开口28。因此，第三绝缘中间层变为具有第二开口28的第三绝缘中间层图案26。第二开口28可具有例如接触孔的形状。

导电材料沉积在第二开口28中，从而在第二开口28中形成上电极接触30。上电极接触30可包括金属。例如，上电极接触30可包括钨。结果，提供了具有包含金属氧化物的下电极接触18的相变存储器件。

图45是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图。图45中的相变存储器件的构造可以基本上与参考图38所述的相变存储器件的构造相同，除了第一开口的侧壁上没有提供隔墙之外。

参考图45，下电极接触18设置在穿过衬底8上的第二绝缘中间层图案14形成的第一开口16中。下电极接触18部分填充第一开口16并包括金属氧化物。

相变结构22a设置在下电极接触18上。相变结构22a可完全填充第一开口16。相变结构22a的上表面可以实质上高于第二绝缘中间层图案14的上表面。上电极24位于相变结构22a上。

第三绝缘中间层图案26设置在第二绝缘中间层图案14上，从而上电极24和相变结构22a由第三绝缘中间层图案26覆盖。

第二开口28穿过第三绝缘中间层图案26形成。第二开口28部分暴露上电极24。上电极接触30设置在第二开口28中。

图45中的相变存储器件在相变结构22a的侧壁上不包括任何隔墙，从而相变结构22a和下电极接触18之间的接触面积可基本上与第一开口16的宽度相同。于是，图45中的相变存储器件可通过简化的工艺制造，同时确保所需特性。

图46是说明制造根据本发明构思的一示例性实施例的相变存储器件的方法的横截面视图。

在制造图45中的相变存储器件的方法中，具有与参考图40所述的构造基本相同的构造的所得结构可通过基本上与参考图39和40所述的工艺相同的工艺来提供。

参考图46，相变材料层22形成在第二绝缘中间层图案14上，从而填满第一开口16，下电极接触18形成在第一开口16中。这时，第一开口16的侧壁上未形成隔墙。

随后，图45中的相变存储器件可通过基本上与参考图43和44所述的工艺相同的工艺获得。

图47是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图。图47中的相变存储器件可以具有单位单元设置成阵列结构的构造。

参考图47，第一绝缘中间层图案102设置在定义有隔离区域100a和有源区域的衬底100上。第一开口104穿过第一绝缘中间层图案102形成。第一开口104可设置在衬底100的形成了相变存储器件的单位单元的部分处。第一开口104可重复布置在衬底100上。每个第一开口104都可具有接触孔的形状。第一开口104暴露衬底100的预定部分。

分别在第一开口104中设置P-N二极管106。在一示例性实施例中，垂直P-N二极管106可位于第一开口104中。每个垂直P-N二极管106可包括例如多晶硅。P-N二极管106可部分填充第一开口104。例如，P-N二极管106可填充第一开口104的下部。

金属硅化物图案108设置在P-N二极管106上。金属硅化物图案108减小了P-N二极管106和导电图案110a之间的接触电阻。每个金属硅化物图案108可包括例如硅化钴、硅化钛、硅化镍或硅化钨。

导电图案110a设置在金属硅化物图案108上。每个导电图案110a可包括具有小电阻的金属。这时，导电图案110a的上表面可以实质上低于第一开口106的上端。导电图案110a可以具有包括圆化凹陷的上部。即，导电图案110a的上部的端部可高于导电图案110a的上部的中心。在一示例性实施例中，每个导电图案110a可包括钨。

第二绝缘中间层图案112提供在第一绝缘中间层图案102和导电图案110a上。第二绝缘中间层图案112可包括诸如氧化硅的氧化物。第二开口114穿过第二绝缘中间层图案112形成。第二开口114分别部分暴露导电图案110a。每个第二开口114可以具有接触孔的形状。在一示例性实施例中，第二开口114的宽度可以实质上小于导电图案110a的宽度。

下电极接触116设置在第二开口114中在导电图案110a上。每个下电极接触116可以包括由导电图案110a生成的金属氧化物。下电极接触116可部分填充第二开口114。例如，下电极接触116可填充第二开口114的下部。

下电极接触116可通过氧化导电图案110a形成。例如，自导电图案110a生成的金属氧化物可在第二开口114中向上生长，从而在第二开口114中形成包含金属氧化物的下电极接触116。导电图案110a可以具有形成在其上的圆化凹陷，下电极接触116可以具有相应于导电图案110a的圆化凹陷的圆化凸起。在一示例性实施例中，每个导电图案110a可包括钨，于是每个下电极接触116可包括氧化钨。

隔墙118设置在第二开口114的侧壁上。隔墙118接触下电极接触116。第二开口114的宽度可以通过隔墙118的形成而减小。每个隔墙118可包括氮化物或氮氧化物。例如，每个隔墙118可包括氮化硅或氮氧化硅。

相变结构120设置在下电极接触116上，从而完全填充第二开口114。相变结构120可包括硫族化合物。填充第二开口114的相变结构120的上表面与第二绝缘中间层图案112的上表面可以设置在基本上相同的平面上。于是，相变结构120可不突出在第二绝缘中间层图案112之上。

上电极122分别设置在相变结构120上。每个上电极122可以包括例如氮化钛的金属氮化物。上电极122的宽度可以实质上大于相变结构120的宽度。

第三绝缘中间层图案124设置在第二绝缘中间层图案112上。第三绝缘中间层图案124覆盖上电极122和相变结构120。第三开口126穿过第三绝缘中间层图案124形成。第三开口126部分暴露上电极122。上电极接触128分别设置在第三开口126中。每个上电极接触128可包括诸如钨的金属。

图48至51是说明制造根据本发明构思的一示例性实施例的相变存储器件的方法的横截面视图。图47中所示的相变存储器件可具有一构造，其中第一和第二开口提供在衬底的形成相变存储器件的单位单元的部分中。

参考图48，对衬底100施行浅沟槽隔离工艺，从而定义了衬底100的隔离区域100a和有源区域。氧化物层形成在具有隔离区域100a和有源区域的衬底100上。部分蚀刻氧化物层从而形成第一开口104，同时将氧化物层转变为第一绝缘中间层图案102。第一开口104可形成在衬底100的形成单位单元的部分处。

P-N二极管106形成在第一绝缘中间层图案102的第一开口104中。每个P-N二极管106可包括多晶硅，并可具有垂直结构。

在P-N二极管106的形成中，多晶硅层可以形成在第一开口104中，然后可部分蚀刻多晶硅层。可原位或非原位地将杂质掺入多晶硅层内。因此，P-N二极管106形成在第一开口104中。在一示例性实施例中，N型杂质可以掺入第一开口104中的多晶硅层的下部，P型杂质可注入第一开口104中的多晶硅层的上部。

金属硅化物图案108形成在P-N二极管106上。通过在P-N二极管106上形成金属层并热处理金属层和P-N二极管106，可在P-N二极管106上形成金属硅化物图案108。于是，金属硅化物图案108可以根据金属层中的金属与P-N二极管106中的硅之间的反应获得。每个金属硅化物图案108可包括硅化钴、硅化钛、硅化钨、硅化镍等等。

初始导电图案110形成在金属硅化物图案108上。初始导电图案110可填满第一开口104。每个初始导电图案110可用金属形成。例如，每个初始导电图案110可用钨形成。

在初始导电图案110的形成中，金属层可形成在金属硅化物图案108和第一绝缘中间层图案102上，从而填满第一开口104，然后可通过CMP工艺部分去除金属层，直至暴露第一绝缘中间层图案102。于是，初始导电图案110可形成在金属硅化物图案108上。

参考图49，包含氧化物的第二绝缘中间层形成在第一绝缘中间层图案102上，从而覆盖初始导电图案110。第二绝缘中间层可利用氧化硅形成。

部分蚀刻第二绝缘中间层，从而形成部分暴露初始导电图案110的第二开口114，同时将第二绝缘中间层转变为第二绝缘中间层图案112。第二开口114可通过光刻工艺形成。在一示例性实施例中，第二开口114的宽度可以实质上小于初始导电图案110的宽度。于是，第二开口114可以部分暴露初始导电图案110。

参考图50，在包含氧的气氛下热处理由第二开口114暴露的初始导电图案110，从而下电极接触116形成在初始导电图案110上。下电极接触116可以部分填充第二开口114。

在下电极接触116的形成中，初始导电图案110的上部可以与氧反应，于是金属氧化物可以在第二开口114中向上生长。因此，包含金属氧化物的下电极接触116可由初始导电图案110生成。这时，初始导电图案110转变为导电图案110a。下电极接触116的电阻可以实质上大于导电图案110a的电阻。当初始导电图案110包括钨时，下电极接触116包括氧化钨。

在热处理初始导电图案110之后，导电图案110a可具有包括圆化凹陷的上部，而下电极接触116可具有包括凸起的下部，该凸起相应于导电图案110a的圆化凹陷。导电图案110a和下电极接触116可通过与参考图36所述的工艺基本上相同或基本上相似的工艺获得。

参考图51，隔墙118形成在第二开口114的侧壁上。相变材料层形成在下电极接触116上，从而完全填满第二开口114。相变材料层可用硫族化合物形成，例如锗-锑-碲的合金。

部分去除相变材料层，直至暴露第二绝缘中间层图案112，从而相变结构120形成在第二开口114中。相变结构120的上表面和第二绝缘中间层图案112的上表面可以位于基本上相同的平面。

如图47所示，上电极层形成在相变结构120和第二绝缘中间层图案112上。图案化上电极层从而在相变结构120上形成上电极122。

第三绝缘中间层形成在第二绝缘中间层图案112上，从而覆盖上电极122。部分蚀刻第三绝缘中间层，从而形成部分暴露上电极122的第三开口126。于是，第三绝缘中间层转变为具有第三开口126的第三绝缘中间层图案124。每个第三开口126可以具有例如接触孔的形状。

导电材料沉积在第三开口126中，从而在第三开口126中在上电极122上形成上电极接触128。每个上电极接触128可用金属形成。例如，每个上电极接触128可用钨形成。

图52是说明根据本发明构思的第二十一实施例的相变存储器件的透视图。图52中的相变存储器件的构造可以与参考图47所述的相变存储器件的构造基本上相同或基本上相似，除了包含下电极接触和相变结构的虚线形状(dashed shape)的垂直层叠结构、以及第一绝缘中间层图案之外。

参考图52，包括下电极接触116和相变结构120的垂直层叠结构可以具有矩形上表面，且可以在衬底100之上重复排列成虚线形状。因此，可以以衬底100的相当小的面积提供许多垂直层叠结构。

第一绝缘中间层图案162可围绕下电极接触116和相变结构120。第一绝缘中间层图案162可包括诸如氮化硅的氮化物。

在一示例性实施例中，在下电极接触116和第二开口160的侧壁上可以不提供任何隔墙，如图52所示，这是因为第二开口160可以具有足够小的宽度。在另一示例性实施例中，可在下电极接触116和第二开口160的侧壁上额外设置隔墙。

图53至58是说明制造图52中的相变存储器件的方法的横截面视图。

参考图53，通过与参考图51所述的工艺基本上相同的工艺，可在衬底100上获得其构造与参考图52所述的构造基本上相同或基本上相似的合成结构。

第一绝缘层形成在初始导电图案110和第一绝缘中间层图案102上。第一绝缘层可用诸如氮化硅的氮化物形成。

部分蚀刻第一绝缘层从而形成暴露初始导电图案110的第一沟槽150。每个第一沟槽150可沿第一方向延伸。因此，具有第一沟槽150的第一绝缘层图案152形成在第一绝缘中间层图案102上。

第二绝缘层形成在第一沟槽150中的初始导电图案110上。第二绝缘层可用相对于第一绝缘层图案152具有相对较高的蚀刻选择性的材料形成。例如，第二绝缘层可用诸如氧化硅的氧化物形成。

部分去除第二绝缘层直至暴露第一绝缘层图案152。第二绝缘层可通过CMP工艺和/或回蚀工艺被部分地去除。因此，第二绝缘层图案154形成在第一绝缘层图案152之间。每个第二绝缘层图案154可沿基本上垂直于第一方向的第二方向延伸。

掩模图案形成在第一和第二绝缘层图案152和154上。掩模图案可在基本上垂直于第一方向的第二方向上延伸。每个掩模图案可具有线形形状。而且，掩模图案可在第一和第二绝缘层图案152和154上被规则地重复。

将掩模图案用作蚀刻掩模，部分蚀刻第一和第二绝缘层图案152和154，直至暴露第一绝缘中间层图案102。根据部分地蚀刻第一和第二绝缘层图案152和154，第二沟槽156形成在第一绝缘中间层图案102上。这时，没有暴露初始导电图案110。每个第一和第二绝缘层图案152和154可具有圆柱或多边形柱形状。

参考图55，第三绝缘层形成在第一和第二绝缘层图案152和154上。第三绝缘层可用诸如氮化硅的氮化物形成。部分去除第三绝缘层直至暴露第一和第二绝缘层图案152和154，从而第三绝缘层图案158形成在第三沟槽156中。

在形成第三绝缘层图案158之后，包含基本上相同的材料的第一和第三绝缘层图案152和158可围绕第二绝缘层图案154，第二绝缘层图案154包含与第一和第三绝缘层图案152和158的材料不同的材料。

参考图56，从第一绝缘中间层图案102选择性去除第二绝缘层图案154，从而第二开口160形成于第一和第三绝缘层图案152和158之间。第二开口160部分暴露初始导电图案110。结果，第二绝缘中间层图案162被提供在第一绝缘中间层图案102上。第二绝缘中间层图案162包括第一绝缘层图案152、第三绝缘层图案158和第二开口160。每个第二开口160可具有接触孔的形状。而且，第二开口160可沿第一和第二方向两者延伸。

在示例性实施例中，第二绝缘层图案154可通过湿蚀刻工艺或干蚀刻工艺去除。为了防止由干蚀刻工艺中的等离子体导致的对相邻的第一和第三绝缘层图案152和158的蚀刻损伤，第二绝缘层图案154可通过湿蚀刻工艺方便地蚀刻。

根据一示例性实施例，第二开口160的宽度可以实质上小于通过光刻工艺形成的常规接触孔的宽度。在平面上，第二开口160可以按虚线结构布置。

参考图57，通过氧化工艺部分氧化初始导电图案110，从而由初始导电图案110生成的金属氧化物在第二开口160中向上生长。于是，下电极接触116形成在第二开口160中。在氧化工艺中，初始导电图案110变成具有包含圆化凹陷的上部的导电图案110a，且下电极接触116可以具有包含凸起的下部，该凸起相应于导电图案110a的凹陷。导电图案110和下电极接触116可通过与参考图40所述的工艺基本上相同或基本上类似的工艺获得。

参考图58，相变材料层形成在下电极接触116上，从而填满第二开口160，然后部分去除相变材料层直至暴露第二绝缘中间层图案162。因此，填充第二开口160的相变结构120形成在下电极接触116上。

在一示例性实施例中，第二开口160可以具有较小的宽度，从而可以不在第二开口160的侧壁上形成任何隔墙。但是，可以在第二开口160的侧壁上额外提供隔墙，从而调整第二开口160的宽度。

参考图52，上电极122形成在相变结构120上。具有第三开口的第三绝缘中间层图案124形成在第二绝缘中间层图案162上，从而覆盖上电极122。然后，在第三开口中在上电极122上形成上电极接触128。因此，具有高集成度的相变存储器件可得以制造。

图59是说明根据本发明构思的一示例性实施例的相变存储器件的横截面视图。

参考图59，第一绝缘中间层192和P-N二极管194设置在衬底190上。第二绝缘中间层图案202形成在第一绝缘中间层192上。第二绝缘中间层图案202包括暴露P-N二极管194的第一开口204。第二绝缘中间层图案202可包括诸如氮化硅的氮化物或者诸如氧化硅的氧化物。

第一下电极接触206a设置在P-N二极管194上，从而部分填充第一开口204。第一下电极接触206a可包括金属。第二下电极接触208a位于第一下电极接触206a上，从而完全填充第一开口204。第二下电极接触208a可包括由第一下电极接触206a中的金属生成的金属氧化物。在一示例性实施例中，第一和第二下电极接触206a和208a可分别包括钨和氧化钨。

相变结构210形成在第二下电极接触208a和第二绝缘中间层图案202上。上电极212设置在相变结构202上。上电极212可包括例如金属氮化物。

覆盖上电极212的第三绝缘中间层图案214设置在第二绝缘中间层图案202上。第二开口穿过第三绝缘中间层图案214设置。第二开口至少部分地暴露上电极212。上电极接触216设置在上电极212上第二开口中。

根据示例性实施例，相变存储器件可以具有改善的操作特性，因为接触相变结构的第二下电极接触具有大电阻。

图60至62是说明制造根据本发明构思的一示例性实施例的相变存储器件的方法的横截面视图。

参考图60，在衬底190上形成第一绝缘中间层192和P-N二极管194。穿过第一绝缘中间层192在衬底190上形成P-N二极管194。第二绝缘中间层形成在第一绝缘中间层192上，然后部分去除第二绝缘中间层。于是，包括第一开口204的第二绝缘中间层图案202形成在第一绝缘中间层192上。第一开口204暴露P-N二极管194。

第一金属层形成在P-N二极管194和第二绝缘中间层图案202上，从而部分填充第一开口204。第一金属层可用钨形成。通过部分去除第一金属层，在第一开口204中形成初始下电极接触206。初始下电极接触206的上表面可以实质上低于第一开口204的上端。可替换地，初始下电极接触206的上表面和第一开口204的上端可位于基本上相同的平面上。

参考图61，在包含氧的气氛下热处理初始下电极接触206，从而在将初始下电极接触206转变为第一下电极接触206a的同时，在第一下电极接触206a上形成初始第二下电极接触208。初始第二下电极接触208包括由初始下电极接触206中的金属生成的金属氧化物。

在一示例性实施例中，第一下电极接触206a的上表面可以实质上低于第一开口204的上端，因为初始下电极接触206被氧化以形成初始第二下电极接触208。因为针对初始下电极接触206执行的氧化工艺，初始第二下电极接触208可突出在第一开口204之上。即，初始下电极接触206的上表面基本上与第一开口204的上端相同，或者实质上低于第一开口204的上端，从而通过从初始下电极接触206各向同性生长金属氧化物，初始第二下电极接触208可从第一开口204突出。

参考图62，部分去除初始第二下电极接触208直至暴露第二绝缘中间层图案202，从而填充第一开口204的第二下电极接触208a形成在第一下电极接触206a上。

参考图59，相变材料层和上电极层形成在第二绝缘中间层图案202上，从而覆盖第二下电极接触208a。图案化相变材料层和上电极层从而在第二下电极接触208a和第二绝缘中间层图案202上形成相变结构210和上电极212。

具有第二开口的第三绝缘中间层图案214形成在第二绝缘中间层图案202上，从而覆盖上电极212。第二开口部分暴露上电极212。上电极接触216形成在上电极212上，从而填充第二开口。

图63是说明根据本发明构思的示例性实施例的宽带通讯系统的示意图，该系统包括能够宽带通讯的移动通信电话网络。

参考图63，宽带通讯系统250包括传感器模块252、全球定位系统(GPS)254和移动通信电话256。宽带通讯系统250可与数据服务器258和网络基站260通讯。移动通信电话256可以需要快的通讯速度和数据的高可靠性，因为移动通信电话256可从数据服务器258和网络基站260接收大量数据/将大量数据传送给数据服务器258和网络基站260。

移动通信电话256可包括至少一个根据示例性实施例的电阻存储器件。电阻存储器件可包括上述磁存储器件和/或相变存储器件。因为根据示例性实施例的电阻存储器件可确保低驱动电流、快响应速度和数据的高可靠性，所以电阻存储器件可应用于移动通信电话256中。

根据示例性实施例的电阻存储器件可应用于各种电气和电子设备中，例如通用串行总线(USB)存储器、MP3播放器、数码照相机或存储卡。

接触结构的电阻的测量

因为具有高电阻的下电极接触，根据本发明构思的示例性实施例的电阻存储器件可确保高的焦耳加热效率。制造以下样本和比较样本，从而比较它们的下电极接触结构的电阻。

样本1至样本8

图64是说明根据样本1至样本8的接触结构的横截面视图。

参考图64，具有开口的绝缘中间层图案302形成在衬底300上。接触插塞308形成在开口中。接触插塞308具有钨图案304和形成在钨图案304上的氧化钨图案306。氧化钨图案308通过以RTA工艺处理钨图案304来获得。

样本1至样本8的接触插塞308具有不同直径。以下的表1示出根据样本1至样本8的接触插塞308的直径。样本1至样本8的接触插塞308的构造基本上与电阻存储器件的上述导电结构的构造相同。

比较样本11至比较样本18

图65是说明根据比较样本11至比较样本18的接触结构的横截面视图。

参考图65，具有开口的绝缘中间层图案302形成在衬底300上。接触插塞312形成在开口中。接触插塞312具有钨图案304和形成在钨图案304上的氮化钨图案310。

比较样本11至比较样本18的接触插塞312具有不同直径。以下的表1示出根据比较样本11至比较样本18的接触插塞312的直径。

比较样本21至比较样本28

图66是说明根据比较样本21至比较样本28的接触结构的横截面视图。

参考图66，具有开口的绝缘中间层图案302形成在衬底300上。包含钨的接触插塞314形成在开口中。比较样本21至比较样本28的接触插塞314具有不同直径。以下的表1示出根据比较样本21至比较样本28的接触插塞314的直径。

表1

直径
				130nm	样本1	比较样本11	比较样本21
140nm	样本2	比较样本12	比较样本22
				150nm	样本3	比较样本13	比较样本23
160nm	样本4	比较样本14	比较样本24

170nm	样本5	比较样本15	比较样本25
				180nm	样本6	比较样本16	比较样本26
190nm	样本7	比较样本17	比较样本27
				200nm	样本8	比较样本18	比较样本28

图67是示出根据样本和比较样本的接触结构的电阻的曲线图。在图67中，线320表示根据样本1至8的接触结构的电阻，线322表示根据比较样本11至18的接触结构的电阻，线324表示根据比较样本21至28的接触结构的电阻。

如图67中所示，在测量根据样本和比较样本的具有相同直径的接触结构的电阻之后，样本1至8的接触结构的电阻大于根据比较样本11至18和21至28的接触结构的电阻。例如，根据样本1的具有130nm直径的接触结构具有约1480Ω的相对较大电阻，而根据比较样本11和21的具有130nm直径的接触结构分别具有1380Ω和1310Ω的电阻。

如上所述，本发明构思的电阻存储器件的接触结构包括钨图案和氧化钨图案，从而接触结构可以具有提高的电阻。电阻存储器件可确保提高的特性，这是因为接触结构提高了电阻存储器件的焦耳加热效率。

电阻存储器件的电特性的测定

样本9

通过参考图45和46所述的工艺制造相变存储器件。样本9的相变存储器件具有垂直构造，该构造基本上与参考图39所述的构造相同。根据样本9的相变存储器件的导电图案用钨形成。通过以RTA工艺热处理导电图案，在第一开口内在导电图案上形成下电极接触。该下电极接触包括氧化钨。上电极用氮化钛形成，且上电极接触用钨形成。

比较样本9

为了比较根据样本9的相变存储器件的特性，制造另一相变存储器件。

图68是说明根据比较样本9的相变存储器件的横截面视图。

参考图68，比较样本9的相变存储器件包括导电图案12a、相变结构52a、上电极24和上电极接触30。相变存储器件进一步包括第一绝缘中间层图案14和第二绝缘中间层图案26。在比较样本9的相变存储器件中，相变结构52a设置在没有下电极接触的导电图案12a上。于是，导电图案12a用作下电极。比较样本9的相变存储器件包括设置在形成有相变结构52a的开口的侧壁上的隔墙50a。

根据样本9和比较样本9，制造多个相变存储器件。测量处于设置状态和复位状态的相变存储器件的电阻，还测量处于复位状态的相变存储器件的电流。以下的表2示出相变存储器件的设置电阻、复位电阻和复位电流。

表2

如表2所示，样本9的相变存储器件的设置电阻小于根据比较样本9的相变存储器件的设置电阻，且样本9的相变存储器件的电阻分布也小于根据比较样本9的相变存储器件的电阻分布。样本9的相变存储器件的复位电阻大于根据比较样本9的相变存储器件的复位电阻。在根据比较样本9的相变存储器件中，相变结构在开口中具有非常大的深度，从而在相变结构中频繁产生空隙或裂缝，由此导致相变存储器件的操作故障，并劣化相变存储器件的电学特性。

根据本发明构思的相变存储器件可以具有小的电阻分布，还可在设置状态和复位状态之间具有大的电阻差异，从而容易地识别储存的数据。因此，本发明构思的相变存储器件可确保所需的操作特性。

根据本发明构思，包含确保优异加热效率的导电结构的电阻存储器件可通过简化的工艺容易地制造。因此，本发明构思的电阻存储器件可被用作要求高集成度和高性能的存储器件。

虽然此处已经参考附图说明了本发明的示例性实施例，但是可以理解，本发明不应当限于那些确切的实施例，且在不脱离本发明的范围和精神的情况下，本领域技术人员可对上述实施例进行各种其他变化和改进。所有这些变化和改进都落入由所附权利要求定义的本发明的范围中。

本申请要求2009年11月17日提交的韩国专利申请第2009-0110694号和2010年5月25日提交的美国专利申请第12/787056号的优先权，其全部内容参考结合于此。

Claims

1.一种半导体器件，包括：

设置在衬底上的层间绝缘层，该层间绝缘层包括暴露所述衬底上的导电部分的开口；

设置在所述开口内的阻挡层图案；以及

设置在所述阻挡层图案上的导电图案，所述导电图案具有从所述开口伸出的氧化部分和位于所述开口内的非氧化部分，

其中所述导电图案的宽度由所述阻挡层图案的厚度决定。

2.根据权利要求1所述的半导体器件，其中所述导电图案的宽度小于所述开口的宽度。

3.根据权利要求1所述的半导体器件，其中从所述开口伸出的所述氧化部分比设置在所述开口内的氧化部分厚。

4.根据权利要求1所述的半导体器件，其中所述氧化部分的宽度基本上与所述非氧化部分的宽度相同。

5.根据权利要求1所述的半导体器件，其中所述氧化部分的宽度大于所述非氧化部分的宽度。

6.根据权利要求1所述的半导体器件，还包括填充图案，所述填充图案设置在所述开口内，从而所述导电图案设置在所述阻挡层图案和所述填充图案之间。

7.根据权利要求6所述的半导体器件，其中所述导电图案具有圆筒形状。

8.根据权利要求1所述的半导体器件，其中所述导电图案包括钨。

9.根据权利要求1所述的半导体器件，其中所述阻挡层图案包括钛或氮化钛中的至少一种。

10.根据权利要求1所述的半导体器件，其中所述阻挡层图案包括氮化物或氮氧化物中的至少一种。

11.根据权利要求1所述的半导体器件，其中所述导电图案的所述氧化部分接触PRAM中的相变材料薄膜。

12.根据权利要求11所述的半导体器件，其中所述阻挡层图案接触设置在所述阻挡层图案之下的P-N二极管。

13.根据权利要求1所述的半导体器件，其中所述导电图案的所述氧化部分接触MRAM中的自由层图案。

14.根据权利要求13所述的半导体器件，其中所述阻挡层图案电接触设置在所述阻挡层图案之下的MOS晶体管。

15.根据权利要求1所述的半导体器件，其中俯视图中所述氧化部分的横截面面积的尺寸小于俯视图中所述开口的横截面面积的尺寸。

16.根据权利要求15所述的半导体器件，其中俯视图中所述氧化部分的所述横截面面积的尺寸由所述阻挡层图案的所述横截面面积的尺寸决定。

17.一种形成半导体器件的方法，该方法包括：

在衬底上形成层间绝缘层；

在所述层间绝缘层中形成开口，所述开口暴露所述衬底；

在所述开口中形成阻挡层图案；

在所述开口中所述阻挡层图案上形成导电图案；以及

通过氧化所述导电图案生长所述导电图案，从而所述导电图案的一部分从所述开口伸出。

18.根据权利要求17所述的方法，其中生长所述导电图案包括在氧气氛下，在约400℃至约600℃的温度，进行RTA工艺约1分钟至约10分钟。

19.根据权利要求17所述的方法，其中生长所述导电图案包括通过施加约20W至约100W的功率，在氧气氛下，进行等离子体处理约1分钟至约10分钟。

20.根据权利要求17所述的方法，其中生长各向同性地或各向异性地进行。

21.根据权利要求17所述的方法，还包括在所述导电图案的所述氧化部分周围提供氮气氛。

22.根据权利要求17所述的方法，还包括在所述开口内形成填充图案，从而所述导电图案设置在所述填充图案和所述阻挡层图案之间。

23.一种半导体器件，包括：

衬底；

设置在所述衬底上的具有开口的绝缘层；

设置在所述衬底上的金属图案；以及

设置在所述金属图案上且在所述开口内的金属氧化物图案，

其中所述金属氧化物图案的横截面面积小于所述金属图案的横截面面积。

24.根据权利要求23所述的半导体器件，其中所述金属图案包括钨。

25.根据权利要求23所述的半导体器件，其中所述金属图案的接触所述金属氧化物图案的部分是凹陷的，且所述凹陷的部分容纳所述金属氧化物图案的凸起部分。

26.根据权利要求23所述的半导体器件，其中隔墙设置在所述金属氧化物图案和所述绝缘层之间。

27.根据权利要求23所述的半导体器件，其中所述金属图案设置在P-N结上。

28.根据权利要求23所述的半导体器件，其中所述金属图案电连接至MOS晶体管。

29.根据权利要求23所述的半导体器件，其中所述金属氧化物图案接触MRAM的自由层图案。

30.根据权利要求23所述的半导体器件，其中所述金属氧化物图案接触PRAM的相变材料薄膜。

31.根据权利要求30所述的半导体器件，其中隔墙设置在所述相变材料薄膜和所述绝缘层之间。

32.根据权利要求30所述的半导体器件，其中所述相变材料薄膜的顶部的宽度比所述相变材料薄膜的底部的宽度宽。

33.一种形成半导体器件的方法，该方法包括：

在衬底上形成金属图案；

在所述金属图案上形成绝缘层；

形成穿过所述绝缘层的开口，所述开口暴露所述金属图案的一部分；以及

氧化所述金属图案的暴露的部分从而在所述开口内形成金属氧化物图案。

34.根据权利要求33所述的方法，其中所述金属氧化物图案接触MRAM的自由层。

35.根据权利要求34所述的方法，其中所述金属图案电接触所述MRAM的MOS晶体管。

36.根据权利要求33所述的方法，其中所述金属氧化物图案接触PRAM的相变薄膜。

37.根据权利要求36所述的方法，其中所述金属图案接触所述PRAM的P-N二极管。

38.根据权利要求33所述的方法，其中所述金属氧化物图案的宽度小于所述金属图案的宽度。

39.一种半导体器件，包括：

设置在衬底上的第一绝缘层；

设置在所述第一绝缘层上的第二绝缘层，所述第二绝缘层包括开口；

设置在所述第二绝缘层上的第三绝缘层；

设置在所述第三绝缘层上的第四绝缘层；

设置在所述第四绝缘层中的存储器型储存器件；以及

用于加热所述存储器型储存器件的导电图案，所述导电图案包括金属图案和金属氧化物图案，

其中，所述金属图案设置在所述第二绝缘层的所述开口内，所述金属氧化物图案设置在所述第三绝缘层中，且所述导电图案的宽度小于所述开口的宽度。

40.根据权利要求39所述的半导体器件，还包括设置在所述第一绝缘层中的MOS晶体管、以及设置在所述第四绝缘层中的MRAM的自由层图案。

41.根据权利要求39所述的半导体器件，还包括设置在所述第一绝缘层中的P-N二极管、以及设置在所述第四绝缘层中的相变薄膜。

42.根据权利要求39所述的半导体器件，其中所述金属氧化物图案的顶表面与所述第三绝缘层的顶表面设置在相同平面上。

43.根据权利要求39所述的半导体器件，还包括设置在所述金属图案和所述第三绝缘层之间的金属阻挡图案。

44.根据权利要求43所述的半导体器件，其中所述金属阻挡图案的顶表面与所述第二绝缘层的顶表面设置在相同平面上。

45.根据权利要求39所述的半导体器件，其中所述第三绝缘层的顶表面被设置为高于所述金属图案的顶表面。

46.根据权利要求43所述的半导体器件，其中所述金属图案的顶表面被设置为低于所述金属阻挡图案的顶表面。