CN101305466A - 半导体结构、尤其具有均一高度加热体的相变存储器件 - Google Patents

半导体结构、尤其具有均一高度加热体的相变存储器件 Download PDF

Info

Publication number
CN101305466A
CN101305466A CNA2006800417314A CN200680041731A CN101305466A CN 101305466 A CN101305466 A CN 101305466A CN A2006800417314 A CNA2006800417314 A CN A2006800417314A CN 200680041731 A CN200680041731 A CN 200680041731A CN 101305466 A CN101305466 A CN 101305466A
Authority
CN
China
Prior art keywords
layer
insulator
etching stopping
semiconductor structure
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800417314A
Other languages
English (en)
Inventor
I·卡波夫
Y·金
M·金
S·P·蒂加普拉姆
J·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN101305466A publication Critical patent/CN101305466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种由多个具有在自身的加热体(26)上方延伸的硫属化物存储区(28)的相变存储器件形成的相变存储器。该加热体(26)全部具有较均一的高度。该高度均一是通过在绝缘体中的孔内部形成加热体实现的，该绝缘体包括蚀刻停止层(18)和牺牲层(24)。该牺牲层是通过例如化学机械平面化的蚀刻工艺除去的。由于蚀刻停止层可用可重复的方式形成，并且对晶片上的所有器件是共同的，所以在加热体高度上实现了相当大的均一性。加热体高度均一会导致编程存储特性中更好的均一性。

Description

半导体结构、尤其具有均一高度加热体的相变存储器件
技术领域
本发明通常涉及相变存储器，更具体地涉及具有更均匀加热体(heater)的相变存储器件及其制造工艺。
背景技术
相变存储器件使用相变材料，即，可在普通非晶和普通结晶状态之间电转换的材料，作为电存储应用。一种类型的存储元件利用这样的相变材料，其可以在普通非晶结构状态和普通结晶局部有序状态之间，或在完全非晶和完全结晶状态之间的整个范围内不同的可检测的局部有序状态之间电转换。相变材料的状态也是非易失的，其中当处于表示电阻值的结晶、半结晶、非晶或半非晶任一状态时，相或物理状态和与之相关的电阻值被保持，直到通过另一编程事件改变。该状态是不受断电影响的。
在实际中这种类型的存储器存在一个问题，考虑到目前的制造工艺，在同一个晶片内和从一个晶片到另一个晶片，加热层的高度是变化的，由此会导致编程电流变化很大。
这是不利的，由于存储单元的编程物理状态和由此导致的其电气特性都取决于编程电流的值。尤其是在多电平存储器的情况下，编程电流的变化可确定存储数据错误，并由此导致读出错误。
发明内容
由此，本发明的目标是解决上面指出的问题。
根据本发明，提供一种半导体结构和中间半导体结构的制造工艺，如权利要求1和10中分别定义的。
附图说明
为了理解本发明，参考附图，现在描述优选实施例，纯粹作为非限制性实例，其中：
图1-7是根据本发明的一个实施例，在相变存储器的后制造阶段的放大截面图；和
图8是包括图7的存储器的系统的描述。
具体实施方式
参考图1，晶片包括体10，例如，包括在半导体衬底上的层间介电层。该层间介电层，例如，是氧化物。底地址线12形成在层间介电层10内。在一个实施例中，底地址线12是根据常规技术制备的由铜形成的行线。
然后，在底地址线12上形成叠层。在图1的实施例中，叠层包括第一材料的第一介电层14、第二材料的第二介电层16、第一材料的第三介电层18和第二材料的牺牲介电层24。例如，第一材料是氮化物，第二材料是氧化物。然后，图案化孔20并蚀刻到叠层14、16、18、24。
接下来，如图2所示，通过沉积间隔物材料形成侧壁间隔物22，并随后进行各向异性蚀刻。该间隔物材料例如是氮化物。形成的孔20具有例如40到80纳米的亚光刻宽度尺寸。此外，侧壁间隔物22具有斜肩部36。
转到图3，在孔20内沉积加热材料26。加热材料26可以是任何高电阻率的金属，例如钛硅氮化物(titanium siliconnitride)。由此，用加热材料26填充孔20并覆盖叠层14、16、18、24。
接下来，在图4中，实施化学机械平面化(CMP)，以形成平坦的表面。平面化通过加热材料26和牺牲介电层24，并停止在第三介电层18上，第三介电层18在这里为氮化物。由此，可以理解，对于化学机械平面化或其它蚀刻工艺，第三介电层18用作蚀刻停止。
在该化学机械平面化中，可使用许多类型的浆料，例如，其在氧化物和氮化物之间具有高抛光选择性。用作化学机械蚀刻停止的第三介电层18由此提供了在任何给定的晶片内和从晶片到晶片加热体高度的高可重复性。
化学机械平面化还除去了侧壁间隔物22的肩部36(图3)，得到了图4中示出的平坦结构。然后，沉积硫属化物层(chalcogenide)28，随后沉积最终用来形成相变存储单元的顶电极的导电层30。
转到图6，图案化并蚀刻硫属化物层28和导电层30，以形成岛或条(stripe)，由此形成存储元件或相变存储器件。
图7，在包含层30和28的叠层上形成包封(encapsulation)层36。包封层36保护硫属化物层28的侧壁。在一个实施例中，层36是由低温氮化物形成的。然后，在包封层36上形成绝缘体34，并且蚀刻绝缘体34和包封层36以形成孔。然后将上地址线32沉积并形成在绝缘体34和包封层36中的孔内。上地址线32形成为，例如，列线，并且通常相对于底地址线12横向排列。
在图7的相变存储器件中，由于所有在给定的晶片上制成的相变存储器件都有第三介电层18，所以所有器件具有完全相同或至少基本相同高度的加热体26。也就是说，使用同样的第三介电层18作为许多不同器件的蚀刻停止介电层，会导致相同的加热体高度。
加热体高度相同的一个优点是所有的相变存储器件接收基本相同的编程电流。结果，当将相变存储器件编程到特定的状态时，其将具有与相同状态下其它器件的特性相匹配的特性，对于由许多这种器件组成的整个存储阵列给出了更大的一致性。
许多不同的布置可使用许多存储器阵列器件都有的蚀刻停止层，以确定相同的加热体26高度。例如，不使用四个交替层14、16、18和24，可仅提供两层，其下层由一种材料，例如，氮化物形成，且具有期望的最终加热体高度的高度。
硫属化物层28可以是，通过施加电流在更加结晶态和更加非晶态之间改变存储材料的相，从而能够被编程为至少两种存储状态其中之一的相变可编程存储材料；其中处于基本非晶态的存储材料的电阻大于处于基本结晶态的存储材料的电阻。
编程硫属化物层28以改变存储材料的状态或相，可通过向电极或地址线12和32施加电压电位来实现，由此产生了硫属化物层28两端的电压电位。响应施加的电压电位，电流流过硫属化物层28，并导致给硫属化物层28加热。
该加热可改变硫属化物的状态或相。改变硫属化物层18的相或状态改变了存储材料的电气特性，例如，存储材料的电阻可通过改变存储材料的相而改变。
在“复位”(reset)状态，存储材料可处于非晶或半非晶状态，并且在“设定”(set)态中，存储材料可处于结晶或半结晶状态。非晶或半非晶状态中存储材料的电阻大于结晶或半结晶状态中存储材料的电阻。要意识到，“复位”和“设定”分别关联非晶和结晶状态是一种规定，并且可采用至少一种相反的规定。
利用电流，存储材料可加热到相对高的温度，以非晶化和“复位”该存储材料(例如，将存储材料编程为逻辑“0”值)。将一定量的存储材料加热到相对低的结晶温度，可结晶和“设定”存储材料(例如，将存储材料编程为逻辑“1”值)。可实现存储材料的不同电阻，以通过改变流过该一定量存储材料的电流的量和持续时间来存储信息。
转到图8，描述根据本发明实施例的系统500的一部分。系统500可用于无线器件，例如，个人数字助理(PDA)、具有无线能力的膝上型或便携式计算机、网络书写板(web tablet)、无线电话、寻呼机、即时通讯装置(instant messaging device)、数字音乐播放器、数字相机(digital camera)或其它适合无线发送和/或接收信息的装置。系统500可用于下面的任一系统：无线局域网(WLAN)系统、无线个人区域网络(WPAN)系统、蜂窝网络，虽然本发明的范围并不限于这个方面。
系统500包括控制器510、输入/输出(I/O)器件520(例如，键盘、显示器)、存储器530和经由总线550彼此耦合的无线接口540。系统500通过电池580供电。应该注意，本发明的范围不限于具有这些构件中任一个或全部的实施例。
控制器510包括，例如，一个或多个微处理器、数字信号处理器、微控制器等。存储器530可用来存储发送到系统500或由系统500发送的消息。存储器530也可任选地用于存储在系统500操作期间由控制器510执行的指令，并且可用来存储用户数据。存储器530包括具有由这里论述的相变器件形成的存储阵列的相变存储器。
I/O器件520可被用户使用来产生消息。系统500使用无线接口540以通过射频(RF)信号向无线通讯网络发送和从无线通讯网络接收消息。无线接口540的实例包括天线或无线收发器(transceiver)，但本发明的范围并不限于这方面。静态随机存取存储器(SRAM)560也耦合到总线550。
最后，很清楚，对这里描述和示出的相变存储器件和工艺可进行许多变化和修改，所有都包括在如附加权利要求定义的本发明的范围内。

Claims (15)

1.一种制造相变存储器件的方法，包括步骤：
形成包括蚀刻停止层(18)的绝缘体(14、16、18、24)；
在所述的绝缘体中形成孔；
在所述的孔中沉积加热体(26)；和
平面化所述的加热体到所述的蚀刻停止层(18)。
2.根据权利要求1的方法，其中形成绝缘体(14、16、18、24)的步骤包括形成所述的蚀刻停止层(18)和形成覆盖在所述蚀刻停止层上的牺牲层(24)，平面化步骤包括除去所述的牺牲层(24)。
3.根据权利要求1或2的方法，包括形成氧化物的所述牺牲层(24)并形成氮化物的所述蚀刻停止层(18)。
4.根据权利要求1-3中任一项的方法，包括形成第一和第二材料的交替层(14、16、18、24)的所述绝缘体。
5.根据权利要求1-3中任一项的方法，包括以所希望的加热体高度形成所述的蚀刻停止层(18)。
6.根据权利要求1-5中任一项的方法，包括在所述的孔中形成侧壁间隔物(22)。
7.根据权利要求6的方法，包括形成具有肩部(36)的所述侧壁间隔物并在所述的平面化步骤期间除去所述的肩部。
8.根据权利要求1-7中任一项的方法，包括在所述的加热体(26)上形成硫属化物层(28)。
9.根据权利要求8的方法，包括形成与所述加热体(26)接触的平面结构的所述硫属化物层(28)。
10.一种中间半导体结构，包括：
包括蚀刻停止层(18)和覆盖在所述蚀刻停止层上的牺牲层(24)的绝缘体(14、16、18、24)；
形成在所述绝缘体和所述牺牲层中的孔；和
形成在所述孔中的加热体材料(26)。
11.根据权利要求10的半导体结构，其中所述的加热体材料(26)在所述的孔和所述的绝缘体(14、16、18、24)上延伸。
12.根据权利要求10或11的半导体结构，其中所述绝缘体(14、16、18、24)包括第一和第二材料的交替层。
13.根据权利要求12的半导体结构，其中所述的第一材料是氧化物，所述的第二材料是氮化物。
14.根据权利要求10-13中任一项的半导体结构，其中所述的蚀刻停止层(18)包括氮化物。
15.根据权利要求10-14中任一项的半导体结构，包括在所述孔中的侧壁间隔物(22)。
CNA2006800417314A 2005-09-14 2006-09-13 半导体结构、尤其具有均一高度加热体的相变存储器件 Pending CN101305466A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05108414A EP1764837B1 (en) 2005-09-14 2005-09-14 Method of manufacturing a phase change memory device having a uniform heater height
EP05108414.3 2005-09-14

Publications (1)

Publication Number Publication Date
CN101305466A true CN101305466A (zh) 2008-11-12

Family

ID=35788753

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800417314A Pending CN101305466A (zh) 2005-09-14 2006-09-13 半导体结构、尤其具有均一高度加热体的相变存储器件

Country Status (7)

Country Link
US (1) US8026173B2 (zh)
EP (1) EP1764837B1 (zh)
JP (1) JP2009508346A (zh)
KR (1) KR20080053374A (zh)
CN (1) CN101305466A (zh)
DE (1) DE602005015853D1 (zh)
WO (1) WO2007031536A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609632A (zh) * 2015-12-24 2016-05-25 宁波时代全芯科技有限公司 相变化记忆体及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2017906B1 (en) * 2007-07-17 2011-03-23 STMicroelectronics Srl Process for manufacturing a copper compatible chalcogenide phase change memory element and corresponding phase change memory element
US8106924B2 (en) 2008-07-31 2012-01-31 Stmicroelectronics S.R.L. Method and system for video rendering, computer program product therefor
US8077504B2 (en) * 2009-04-09 2011-12-13 Qualcomm Incorporated Shallow trench type quadri-cell of phase-change random access memory (PRAM)
US8243506B2 (en) * 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods
US9287498B2 (en) 2011-09-14 2016-03-15 Intel Corporation Dielectric thin film on electrodes for resistance change memory devices
CN112864310B (zh) * 2019-11-26 2023-09-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335120B1 (ko) * 1999-08-25 2002-05-04 박종섭 반도체 소자의 금속 배선 형성 방법
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
WO2004003977A2 (en) * 2002-06-27 2004-01-08 Advanced Micro Devices, Inc. Method of defining the dimensions of circuit elements by using spacer deposition techniques
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
KR100541046B1 (ko) * 2003-05-27 2006-01-11 삼성전자주식회사 희생마스크막을 사용하여 자기정렬 콘택 구조체를형성하는 방법
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US20050029504A1 (en) * 2003-08-04 2005-02-10 Karpov Ilya V. Reducing parasitic conductive paths in phase change memories
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609632A (zh) * 2015-12-24 2016-05-25 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105609632B (zh) * 2015-12-24 2019-03-05 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法

Also Published As

Publication number Publication date
US8026173B2 (en) 2011-09-27
EP1764837B1 (en) 2009-08-05
US20090020743A1 (en) 2009-01-22
WO2007031536A1 (en) 2007-03-22
DE602005015853D1 (de) 2009-09-17
KR20080053374A (ko) 2008-06-12
JP2009508346A (ja) 2009-02-26
EP1764837A1 (en) 2007-03-21

Similar Documents

Publication Publication Date Title
EP1729355B1 (en) Self-aligned process for manufacturing phase change memory cells
CN102870246B (zh) 碳/隧穿-势垒/碳二极管
US7566646B2 (en) Three dimensional programmable device and method for fabricating the same
US9246093B2 (en) Phase change memory cell with self-aligned vertical heater and low resistivity interface
US8637342B2 (en) Phase change memory with threshold switch select device
CN101142695B (zh) 相变存储器及其制造方法
CN101442103B (zh) 用于多比特存储的相变存储设备
KR101486984B1 (ko) 가변 저항 메모리 소자 및 그 형성방법
CN101305466A (zh) 半导体结构、尤其具有均一高度加热体的相变存储器件
US20180114813A1 (en) Double patterning method to form sub-lithographic pillars
US20080108176A1 (en) Phase change memory and fabricating method thereof
US7531378B2 (en) Forming an intermediate electrode between an ovonic threshold switch and a chalcogenide memory element
EP1654735A1 (en) Multilayered phase change memory
US20070292985A1 (en) Phase change memory with nanofiber heater
US20060098524A1 (en) Forming planarized semiconductor structures
US8067260B1 (en) Fabricating sub-lithographic contacts
US8536013B2 (en) Forming phase change memory cells
US9203024B2 (en) Copper compatible chalcogenide phase change memory with adjustable threshold voltage
EP1710850B1 (en) Lateral phase change memory
KR20130127119A (ko) 저항체를 이용한 저항형 비휘발성 메모리 소자 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081112