CN101142695B - 相变存储器及其制造方法 - Google Patents

相变存储器及其制造方法 Download PDF

Info

Publication number
CN101142695B
CN101142695B CN200580048280.2A CN200580048280A CN101142695B CN 101142695 B CN101142695 B CN 101142695B CN 200580048280 A CN200580048280 A CN 200580048280A CN 101142695 B CN101142695 B CN 101142695B
Authority
CN
China
Prior art keywords
dielectric
dielectric layer
chalcogenide material
material layer
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580048280.2A
Other languages
English (en)
Other versions
CN101142695A (zh
Inventor
I·V·卡波夫
C·C·郭
Y·金
G·阿特伍德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN101142695A publication Critical patent/CN101142695A/zh
Application granted granted Critical
Publication of CN101142695B publication Critical patent/CN101142695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

硫族化物选择器件(24，120)和硫族化物存储元件(40，130)都在电介质(18，22)内的通路内形成。结果，硫族化物有效地陷入在通路内并且不需要胶合层或粘合层。而且，避免了脱层问题。在与存储元件(40，130)相同的通路(31)内形成喷枪材料(30)。在一个实施例中，喷枪材料由于存在侧壁隔离物(28)而做得更薄；在另一个实施例中，不使用侧壁隔离物。用于形成存储元件(130)的硫族化物(40)和喷枪材料(30)之间相对小的接触面积是通过在电介质(34)中提供针孔开口来实现的，电介质(34)分开了硫族化物和喷枪材料。

Description

相变存储器及其制造方法
技术领域
本发明总的涉及相变存储器。
背景技术
相变存储器件使用相变材料，即可以在一般非晶态和一般晶态之间电切换的材料，用于电子存储器应用。一种类型的存储元件使用相变材料，该相变材料可在一般非晶态的结构状态和一般晶态局部有序之间或者在全部频谱上局部有序的不同可检测状态之间电切换，所述全部频谱是在完全非晶态和完全晶态之间。相变材料的状态也是非易失性的，其中当设置为表示电阻值的晶态、半晶态、非晶态或半非晶态时，该值被保持直到由另一个编程事件改变，因为该值表示材料的相位或物理状态(例如晶态或非晶态)。该状态不受移除电源的影响。
图1示出相变存储器100的方案。存储器100包括n×n个存储单元111-119的阵列，每个存储单元包括选择器件120和存储元件130。存储器100具有任意数量的存储单元。
存储元件130包括相变材料，因此存储器100可被称为相变存储器。相变材料是具有电属性(例如电阻、电容等)的材料，该材料可通过施加诸如热、光、电压或电流的能量而变化。相变材料的例子可包括硫族化物材料。
硫族化物合金可在存储元件中或在电子开关中使用。硫族化物材料是包括至少一个来自周期表的列VI的元素的材料或包括一个或多个硫族化物元素，例如任何的碲、硫、或硒元素。
存储器100包括列线141-143和行线151-153，用于在写或读操作期间选择阵列的特殊存储单元。列线141-143和行线151-153还可被称为地址线，因为这些线可用于在编程或读取期间寻址存储单元111-119。列线141-143还可被称为位线，并且行线151-153还可被称为字线。
存储元件130可连接到行线151-153并经由选择器件120耦合到列线141-143。尽管一个选择器件120被描述，但是也可以使用更多的选择器件。因此，当选择特殊的存储单元(例如存储单元115)时，将电压施加到与存储单元115关联的列线(例如142)和行线(例如152)，以便在其两端施加电压。
串联连接的选择器件120用于在编程或读取存储单元130期间访问存储单元130。选择器件是由硫族化物合金形成的双向半导体阈值开关，硫族化物合金不展现非晶态到晶态的相变并且导电性发生快速的电场初始变化，只要吸持电压存在导电性才保持。选择器件120作为“断开”或“接通”的开关操作，这取决于在存储单元两端施加的电压量，并且更特别地取决于经过选择器件的电流是否超过了其阈值电流或电压，接着将器件触发到接通状态。断开状态是基本上不导电状态，并且接通状态是基本上导电状态，其电阻要小于断开状态。在接通状态下，选择器件两端的电压等于其吸持电压VH加上I×Ron，其中Ron是来自VH的动态电阻。
例如，选择器件120具有阈值电压，并且如果在选择器件120两端施加小于选择器件120的阈值电压的电压，则至少一个选择器件120保持“断开”或者处于相对高的有阻力状态，使得几乎没有或没有电流穿过存储单元并且从选择行到选择列的大部分电压降是在选择器件两端。可替换地，如果在选择器件120两端施加大于选择器件120的阈值电压的电压，则选择器件120“接通”，即在相对低的有阻力状态下操作，使得电流穿过存储单元。换句话说，如果在选择器件120两端施加小于预定电压，例如阈值电压，则选择器件120处于基本上不导电状态。如果在选择器件120两端施加大于预定电压的电压，则选择器件120处于基本上导电状态。选择器件120还可被称为访问器件、隔离器件或开关。
每个选择器件120包括开关材料，比如硫族化物合金，并可称作为双向半导体阈值开关，或简单地称为双向半导体开关。选择器件120的开关材料是设置在两个电极之间基本上为非晶态的材料，两个电极可通过施加预定电流或电压而在更高的电阻“断开”状态(例如大于大约10MΩ)和相对更低电阻“接通”状态(例如大约与VH串联的1000欧姆)之间重复和反向地切换。每个选择器件120是两端器件，其具有与处于非晶态的相变存储元件类似的电流-电压(I-V)特性。但是，与相变存储元件不同，选择器件120的开关材料不改变相位。即是，选择器件120的开关材料不是可编程材料，因此选择器件120不是能够存储信息的存储器件。例如，选择器件120的开关材料可保持为永久非晶态并且I-V特性可在整个工作寿命中保持相同。在图2中示出选择器件120的I-V特性的代表例子。
转到图2，在低电压或的电场模式下，即在选择器件120两端施加的电压小于阈值电压(标记为VTH)的情况下，选择器件120是“断开”或不导电的，并展示相对高的电阻，例如大于大约10兆欧姆。选择器件120保持在断开状态，直到施加足够的电压，例如VTH，或施加足够的电流，例如ITH，其将选择器件120切换为导电的、相对较低电阻的接通状态。在选择器件120两端施加大于大约VTH的电压之后，选择器件120两端的电压降到(“迅速跳回”)吸持电压，标记为VH。迅速跳回是指选择器件的VTH和VH之间的电压差。
在接通状态下，选择器件120两端的电压保持接近为VH的吸持电压，因为穿过选择器件120的电流增加。选择器件120保持接通直到经过选择器件120的电流降到标记为IH吸持电流之下。在该值之下，选择器件120断开并返回到相对高电阻的、不导电的断开状态，直到VTH和ITH再次被超过。
虽然用于制造上述类型的存储单元的工艺是已知的，但是它们容易被改进。
发明内容
因此，本发明的目的是提供可在全镶嵌(all-damascene)工艺流程中制造的可扩展OUM/OTS存储单元。
根据本发明，提供了一种制造相变存储器的方法，包括：形成用于选择器件的第一硫族化物材料层；和形成用于存储元件的第二硫族化物材料层，该第二硫族化物材料层可操作地耦合到所述第一硫族化物材料层，形成延伸经过第一介电层的第一通路，所述第一硫族化物材料层在所述第一通路中形成并被限制在所述第一通路中；形成延伸经过第二介电层的第二通路，所述第二硫族化物材料层在所述第二通路中形成并被限制在所述第二通路中；并且在所述第一介电层之上形成所述第二介电层。根据本发明，提供了一种相变存储器，包括：第一介电层；用于选择器件的第一硫族化物材料层；第二介电层；用于存储元件的第二硫族化物材料层，该第二硫族化物材料层可操作地耦合到所述第一硫族化物材料层；所述第一硫族化物材料层被布置在延伸经过所述第一介电层的第一通路中并被限制在所述第一通路中；所述第二硫族化物材料层被布置在延伸经过第二介电层的第二通路中并被限制在所述第二通路中，其中所述第二介电层在所述第一介电层之上。
根据本发明，提供了一种系统，包括：处理器；与所述处理器耦合的静态随机访问存储器；和与所述处理器耦合的根据本发明的相变存储器。
附图说明
为了更好地理解本发明，现在参考附图来描述其优选实施例，仅仅是作为非限制例子，其中：
图1是说明相变存储器的方案的示意图；
图2是说明访问器件的电流-电压特性的图表；
图3-14是本发明的一个实施例的制造后续阶段的放大横截图；
图15-17是根据本发明的另一个实施例的制造后续阶段处的放大横截图；和
图18是本发明的一个实施例的系统图。
具体实施方式
参考图3，在衬底10上形成相变存储单元，比如单元111-119(图1)。在衬底上存在层间电介质12。包括场效应晶体管的半导体集成电路在衬底10中和其上形成。在层间电介质12上是电介质14，比如氧化物。在电介质14之内形成的是电极20，比如行线151-153(图1)。
在电极20上的是包括由氧化物层18覆盖的氮化物层16的镶嵌结构。
如图4所示，在氧化物层18和氮化物层16中形成开关材料24，并且开关材料24形成相变存储器选择器件120(图1)。因为开关材料24在通路或沟道内形成，可避免与周围层粘合有关的问题。即是，叠加层21(如下所解释的)充分地固定到围绕开关材料24的层，作为底层14、20，有效地将开关材料24陷入其中。
在开关材料24上形成氮化物层21和另一个氧化物层22。只是为了说明目的，所示的该氧化物层22比这里的其它氧化物层厚，并且可以在厚度方面与所描绘的其它氧化物层相同、类似或比其小。
参考图5，在氧化物层22和氮化物层21中形成沟道26，并且在其中形成侧壁隔离物28。在一个实施例中，侧壁隔离物28由氮化物形成。氮化物各向异性地被蚀刻以便根据已知的隔离物创建工艺来创建隔离物28。作为两个例子，使用干燥或潮湿的蚀刻化学性质来形成沟道26。
接着，参考图6，沉积了加热器喷枪材料30。在一个实施例中，喷枪材料30是氮化钛硅(titanium silicon nitride)。材料30是这样的材料，当电流穿过材料30时该材料对于加热随后施加的叠加相变材料是有效的。因此它有利地具有高或更高的电阻。
参考图7，喷枪材料30被平整。接着如图8所示，使用干燥或等离子工艺或可替换地使用潮湿蚀刻技术来深腐蚀或深浸渍喷枪材料。结果，创建了间隙或深腐蚀区域32。
接着，参考图9，首先用薄的介电层34和厚的隔离物层36来覆盖区域32。优选地，层36和34由不同的材料形成。例如，层36可由氮化物形成且层34可由氧化物形成。
接下来参考图10，执行隔离物蚀刻以在空腔32内形成侧壁隔离物36。侧壁隔离物36接着可作为用于蚀刻居间介电层34的掩模。结果，将隔离物36用作为掩模而形成经过介电层34的小的或针孔孔径38(图11)。
接着如图12所示，相对于层22和34，使用对隔离物36材料选择的蚀刻来移除隔离物36。因此，还所期望的是，由与层34和22不同的材料形成隔离物36，使得层36选择性地被蚀刻掉。
接下来，如图13所示，沉积硫化物的存储器材料40以形成相变存储元件130(图1)。此后，如图14所示，存储器材料40被平整。在其上形成介电层42和44。穿过这些层形成开口，并且在介电层44和42中形成上电极48。电极48可对应于图1中的列线141-143。在一个实施例中，层44可以是氧化物，且层42可以是氮化物。
由此，所有镶嵌工艺可实现现对较小的临界尺寸，而不需要使用硬的掩模。因为选择器件120被布置在作为加热器的喷枪材料30附近，因此不需要在两者之间有附加的电极。但是，在一些情况下，提供这种电极。此外，在本发明的一些实施例中，所得存储器材料40和由此形成的存储元件130与由喷枪材料30形成的加热器自我对准。此外，因为存储器材料40和开关材料24都在沟道或通路内被捕获，所以不需要胶合层或粘合层。
根据本发明的另一个实施例，图4中所示的结构由氮化物层46覆盖并且接着被蚀刻以便在如图15所示的氧化物层22和氮化物层46、21中形成孔径31。接着，用喷枪材料30a，比如氮化钛硅来填充孔径31。注意到，与图5-14所示的结构相比，初始地，首先不提供隔离物。由此，更加容易沉积喷枪材料30a，因为可以得到更宽的开口。
接下来，如图16所示，通过等离子或潮湿蚀刻工艺来深腐蚀或深浸渍喷枪材料30a，作为两个例子。在深腐蚀或深浸渍之前平整喷枪材料30a。接着通过沉积并且各向异性地深腐蚀隔离物层，在孔径31中形成侧壁隔离物28a，以形成图16所示的结构。
接下来，如图17所示，沉积和平整存储器材料40a。此后，形成氧化物层44，并且与图14所描述的步骤类似，将上面的导体48布置得与存储器材料40a相接触。
在图1-17中，存储器材料40、40a是相变的、可编程的材料，其能够通过施加电流以在基本上晶态和基本上非晶体态之间改变其相位而被编程为至少两个存储状态之一，其中存储器材料40、40a在基本上非晶态下的电阻大于存储器材料40、40a在基本上晶态下的电阻。
将存储器材料40、40a编程为改变其状态或相位是通过施加电压到导体20和48来完成的，由此生成在选择器件120和存储元件130两端形成电压。当该电压大于选择器件120和存储元件130的阈值电压时，响应于所施加的电压，电流就流经存储器材料40、40a，并且可导致存储器材料40、40a的加热。
该加热可改变存储器材料40、40a的存储状态或相位，并因此可改变其电特性，比如电阻。存储器材料40、40a还可被称为可编程电阻材料。
在“复位”状态下，存储器材料40、40a是非晶体或半非晶态，并且在“置位”状态下，存储器材料40、40a是晶态或半晶态。存储器材料40、40a在非晶体或半非晶态下的电阻大于存储器材料40、40a在晶态或半晶态下的电阻。应当理解，复位和置位与非晶体和晶态的联系分别是约定，并且可采用至少一个相反约定。
通过使用电流，存储器材料40、40a被加热到相对更高的温度以便非晶态化并且“复位”存储器材料40、40a(例如将存储器材料40、40a编程到逻辑“0”值)。加热存储器材料40、40a的体积到相对较低的晶态化温度可晶态化并“置位”存储器材料40、40a(例如将存储器材料40、40a编程到逻辑“1”值)。存储器材料40、40a的各种电阻可通过改变经过存储器材料40、40a体积的电流量和持续时间而被实现以存储信息。
尽管本发明的范围不限于该方面，喷枪材料30、30a可以是钛(Ti)、氮化钛(TiN)、钛钨(TiW)、碳(C)、碳化硅(SiC)、氮化钛铝(TiAlN)、氮化钛硅(TiSiN)、多晶硅、氮化钽(TaN)、这些薄膜的组合、或与存储器材料40、4a兼容的其它适当的导体或高阻导线。
尽管本发明的范围不限制于该方面，在一个例子中，开关材料24的成分可以包括大概14％的Si浓度、大概39％的Te浓度、大概37％的As浓度、大概9％的Ge浓度和大概1％的In浓度。在另一个例子中，开关材料24的成分可包括大概14％的Si浓度、大概39％的Te浓度、大概37％的As浓度、大概9％的Ge浓度和大概1％的P浓度。在这些例子中，百分比是总共100％的组成元素原子的原子百分比。
在另一个实施例中，开关材料24的成分可包括原子百分比分别是10％、21％、2％、15％、50％和2％的砷(As)、碲(Te)、硫(S)、锗(Ge)、硒(Se)和锑(Sb)的合金。
尽管本发明的范围不限于该方面，在其它实施例中，开关材料24可包括Si、Te、As、Ge、硫(S)和硒(Se)。例如，开关材料24的成分可包括大概5％的Si浓度、大概34％的Te浓度、大概28％的As浓度、大概11％的Ge浓度、大概21％的S浓度和大概1％的Se浓度。
导体20、48是具有范围从大概
Figure GA20174336200580048280201D00071
到大概
Figure GA20174336200580048280201D00072
的厚度的薄膜材料。在一个实施例中，导体20、48的厚度的范围可以从大概
Figure GA20174336200580048280201D00073
到大概
Figure GA20174336200580048280201D00074
在另一个实施例中，导体20、48的厚度的范围大概为
Figure GA20174336200580048280201D00075
适当的材料可包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、碳(C)、碳化硅(SiC)、氮化钛铝(TiAlN)、氮化钛硅(TiSiN)、多晶硅、氮化钽(TaN)的薄膜、这些薄膜的组合、或与存储器材料40、4a兼容的其它适当的导体或高阻导线。
转向图18，描述了根据本发明的一个实施例的系统500的一部分。系统500可在无线设备中使用，比如个人数字助理(PDA)、具有无线功能的膝上型或便携式计算机、web书写板、无线电话、寻呼机、即时消息设备、数字音乐播放器、数码相机、或可适于无线发送和/或接收信息的其它设备。系统500可在任何下列系统中使用：无线局域网(WLAN)系统、无线个人域网(WPAN)系统或蜂窝网络，尽管本发明的范围不限于该方面。
系统500包括控制器510、输入/输出(I/O)设备520(例如键盘、显示器)、存储器530、无线接口540、和静态随机访问存储器(SRAM)560和经由总线550彼此耦合。在一个实施例中，电池580向系统500供电。
控制器510例如包括一个或多个微处理器、数字信号处理器、微控制器，等等。存储器530可用于存储发送到系统500或由其发送的消息。存储器530还可选地用于在系统500操作期间存储由控制器510执行的指令，并且可用于存储用户数据。存储器530包括如图1所示的交叉点存储器100。
I/O设备520用于生成消息。系统500使用无线接口540来利用射频(RF)信号发送消息到无线通信网络并从无线通信网络接收消息。无线接口540的例子包括天线、或无线收发机。
最后，清楚的是，可以对这里所描述和说明的相变存储器件和方法做各种变型和修改，所有这些都落在由所附权利要求限定的本发明的范围内。

Claims (19)

1.一种制造相变存储器的方法，包括：
形成用于选择器件(120)的第一硫族化物材料层(24)；和
形成用于存储元件(130)的第二硫族化物材料层(40；40a)，该第二硫族化物材料层可操作地耦合到所述第一硫族化物材料层(24)，
形成延伸经过第一介电层(18)的第一通路，所述第一硫族化物材料层(24)在所述第一通路中形成并被限制在所述第一通路中；
形成延伸经过第二介电层(22)的第二通路(26；31)，所述第二硫族化物材料层(40；40a)在所述第二通路中形成并被限制在所述第二通路中；并且
在所述第一介电层(18)之上形成所述第二介电层(22)。
2.权利要求1的方法，包括在所述选择器件(120)之上并且在所述存储元件(130)之下形成加热器(30；30a)，所述加热器(30；30a)在所述第二通路(26；31)中形成并被限制在所述第二通路中。
3.权利要求1-2任意一项的方法，包括在所述第二介电层(22)中的所述第二通路(31)中形成第一隔离物(28；28a)。
4.权利要求2的方法，包括在所述第二介电层(22)中的所述第二通路(26)的侧壁形成第一隔离物(28)，所述第一隔离物(28)在其中限定了开口，并在由所述第一隔离物限定的所述开口中形成所述加热器(30)。
5.权利要求4的方法，包括在所述加热器(30)上形成电介质(34)。
6.权利要求5的方法，包括在所述电介质(34)上形成第二隔离物(36)。
7.权利要求6的方法，包括通过将所述第二隔离物(36)作为掩模来形成经过所述电介质(34)的孔径(38)。
8.权利要求7的方法，包括在所述电介质(34)上移除所述第二隔离物(36)。
9.权利要求7或8的方法，包括在所述电介质(34)中的所述孔径(38)中形成所述存储元件(130)的所述第二硫族化物材料层(40)以便接触所述加热器(30)。
10.一种相变存储器，包括：
第一介电层(18)；
用于选择器件(120)的第一硫族化物材料层(24)；
第二介电层(22)；
用于存储元件(130)的第二硫族化物材料层(40；40a)，该第二硫族化物材料层可操作地耦合到所述第一硫族化物材料层(24)；
所述第一硫族化物材料层(24)被布置在延伸经过所述第一介电层(18)的第一通路中并被限制在所述第一通路中；
所述第二硫族化物材料层(40；40a)被布置在延伸经过第二介电层(22)的第二通路(26；31)中并被限制在所述第二通路中，
其中所述第二介电层(22)在所述第一介电层(18)之上。
11.权利要求10的相变存储器，包括在所述选择器件(120)之上并在所述存储元件(130)之下的加热器(30；30a)，所述加热器(30；30a)被布置在所述第二通路(26；31)中并被限制在所述第二通路中。
12.权利要求11的相变存储器，包括在所述第二介电层(22)中的所述第二通路(26；31)中的第一隔离物(28；28a)。
13.权利要求12的相变存储器，其中所述加热器(30)在所述第二介电层(22)中的所述第二通路(26)中的所述第一隔离物(28)内。
14.权利要求11-13任意一项的相变存储器，包括在所述加热器(30)上的电介质(34)。
15.权利要求14的相变存储器，包括经过所述电介质(34)的孔径(38)。
16.权利要求15的相变存储器，其中所述第二硫族化物材料层(40)在与所述加热器(30)接触的所述电介质(34)中的所述孔径(38)中。
17.权利要求10的相变存储器，包括在所述第二介电层(22)中的所述第二通路(31)中形成的加热器(30；30a)。
18.一种系统，包括：
处理器(510)；
与所述处理器耦合的静态随机访问存储器(560)；和
与所述处理器(510)耦合的相变存储器(530)，所述相变存储器依据的是权利要求10-17的任意一项。
19.权利要求18的系统，还包括：
与所述处理器(510)耦合的接口(540)，所述接口(540)是无线接口。
CN200580048280.2A 2004-12-30 2005-12-19 相变存储器及其制造方法 Active CN101142695B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04107071A EP1677372B1 (en) 2004-12-30 2004-12-30 Phase change memory and manufacturing method thereof
EP04107071.5 2004-12-30
PCT/EP2005/056921 WO2006069933A1 (en) 2004-12-30 2005-12-19 Phase change memory and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN101142695A CN101142695A (zh) 2008-03-12
CN101142695B true CN101142695B (zh) 2010-12-08

Family

ID=34930199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580048280.2A Active CN101142695B (zh) 2004-12-30 2005-12-19 相变存储器及其制造方法

Country Status (5)

Country Link
US (1) US7709822B2 (zh)
EP (1) EP1677372B1 (zh)
CN (1) CN101142695B (zh)
DE (1) DE602004013816D1 (zh)
WO (1) WO2006069933A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812334B2 (en) 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US9178141B2 (en) 2006-04-04 2015-11-03 Micron Technology, Inc. Memory elements using self-aligned phase change material layers and methods of manufacturing same
JP4267013B2 (ja) * 2006-09-12 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
DE602007013386D1 (de) * 2007-07-17 2011-05-05 St Microelectronics Srl Verfahren zur Herstellung eines kupferkompatiblen Phasenwechselspeicherelements und entsprechendes Phasenwechselspeicherelement
US9203024B2 (en) * 2007-07-25 2015-12-01 Intel Corporation Copper compatible chalcogenide phase change memory with adjustable threshold voltage
JP4929228B2 (ja) * 2008-01-23 2012-05-09 韓國電子通信研究院 相変化メモリー素子及びその製造方法
CN102315386B (zh) * 2010-07-06 2013-10-30 中芯国际集成电路制造(上海)有限公司 相变存储器存储单元的制作方法
US8243506B2 (en) * 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods
US8574954B2 (en) * 2010-08-31 2013-11-05 Micron Technology, Inc. Phase change memory structures and methods
US8685783B2 (en) * 2010-10-27 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory cell
CN102468429B (zh) * 2010-11-05 2014-02-12 中芯国际集成电路制造(北京)有限公司 相变随机存储器的制造方法
CN102468428A (zh) * 2010-11-05 2012-05-23 中芯国际集成电路制造(上海)有限公司 相变随机存储器的制造方法
CN103151458B (zh) * 2013-03-22 2015-04-29 厦门博佳琴电子科技有限公司 一种嵌入式相变化存储器阵列及制造方法
US9153777B2 (en) * 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
KR20150007520A (ko) * 2013-07-11 2015-01-21 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
CN104900806B (zh) * 2015-06-04 2018-06-05 江苏时代全芯存储科技有限公司 相变化记忆体元件的制造方法
CN105098071B (zh) * 2015-07-08 2018-01-05 江苏时代全芯存储科技有限公司 制造相变化记忆体的方法
US10424619B2 (en) 2016-01-13 2019-09-24 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same
KR102446863B1 (ko) 2016-02-22 2022-09-23 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102530067B1 (ko) * 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
KR102295524B1 (ko) 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
US11910731B2 (en) 2021-02-10 2024-02-20 International Business Machines Corporation Embedded heater in a phase change memory material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD251225A1 (de) * 1986-07-18 1987-11-04 Karl Marx Stadt Tech Hochschul Entkoppelte anordnung amorpher speicherelemente
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
EP1475840A1 (en) * 2003-05-07 2004-11-10 STMicroelectronics S.r.l. Process for manufacturing a memory device having selector transistors for storage elements and memory device fabricated thereby

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6744088B1 (en) * 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7135696B2 (en) * 2004-09-24 2006-11-14 Intel Corporation Phase change memory with damascene memory element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD251225A1 (de) * 1986-07-18 1987-11-04 Karl Marx Stadt Tech Hochschul Entkoppelte anordnung amorpher speicherelemente
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
EP1475840A1 (en) * 2003-05-07 2004-11-10 STMicroelectronics S.r.l. Process for manufacturing a memory device having selector transistors for storage elements and memory device fabricated thereby

Also Published As

Publication number Publication date
EP1677372B1 (en) 2008-05-14
US7709822B2 (en) 2010-05-04
US20080029752A1 (en) 2008-02-07
WO2006069933A1 (en) 2006-07-06
CN101142695A (zh) 2008-03-12
DE602004013816D1 (de) 2008-06-26
EP1677372A1 (en) 2006-07-05

Similar Documents

Publication Publication Date Title
CN101142695B (zh) 相变存储器及其制造方法
US10522757B2 (en) Dual resistive-material regions for phase change memory devices
US7910904B2 (en) Multi-level phase change memory
CN100458974C (zh) 存储器器件及其制造方法
US7282730B2 (en) Forming a carbon layer between phase change layers of a phase change memory
TWI283407B (en) Accessing phase change memories
US8278641B2 (en) Fabricating current-confining structures in phase change memory switch cells
KR101486984B1 (ko) 가변 저항 메모리 소자 및 그 형성방법
US8188454B2 (en) Forming a phase change memory with an ovonic threshold switch
US7531378B2 (en) Forming an intermediate electrode between an ovonic threshold switch and a chalcogenide memory element
EP1654735A1 (en) Multilayered phase change memory
EP1677357A1 (en) Phase change memory device having an adhesion layer and manufacturing process thereof
US8476612B2 (en) Method for forming a lateral phase change memory element
US7655938B2 (en) Phase change memory with U-shaped chalcogenide cell
US7105408B2 (en) Phase change memory with a select device having a breakdown layer
WO2006110518A2 (en) Heating phase change material

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant