CN102315386B - 相变存储器存储单元的制作方法 - Google Patents

相变存储器存储单元的制作方法 Download PDF

Info

Publication number
CN102315386B
CN102315386B CN 201010228335 CN201010228335A CN102315386B CN 102315386 B CN102315386 B CN 102315386B CN 201010228335 CN201010228335 CN 201010228335 CN 201010228335 A CN201010228335 A CN 201010228335A CN 102315386 B CN102315386 B CN 102315386B
Authority
CN
China
Prior art keywords
phase
layer
change
dielectric constant
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010228335
Other languages
English (en)
Other versions
CN102315386A (zh
Inventor
周真
向阳辉
冯永刚
任万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010228335 priority Critical patent/CN102315386B/zh
Publication of CN102315386A publication Critical patent/CN102315386A/zh
Application granted granted Critical
Publication of CN102315386B publication Critical patent/CN102315386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种相变存储器存储单元的制作方法，该方法包括：在第一绝缘层中形成底电极后，依次沉积氮化硅层和低介电常数材料层；图案化低介电常数材料层与氮化硅层，形成孔洞，所述孔洞出露底电极的接触面，在所述孔洞内沉积第一相变材料；采用等离子轰击方法预清理所述第一相变材料至出露所述底电极接触面后，沉积第二相变材料填充孔洞；抛光所沉积的第二相变材料至孔洞表面，形成相变层；在相变层上形成顶电极，所述顶电极形成于第二绝缘层中。本发明提供的方法避免了预清理过程出现的局部放电现象，且使得最终制作的相变存储器存储单元不会损坏。

Description

相变存储器存储单元的制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种相变存储器存储单元的制作方法。
背景技术
目前，相变存储器(Phase-Change RAM，PC RAM)由于具有非易失性、循环寿命长、元件尺寸小、功耗低、可多级存储、高效读取、抗辐照、耐高低温、抗振动、抗电子干扰和制造工艺简单等优点，被认为最有可能取代目前的闪存(Flash)、动态随机存取存储器(DRAM)和静态存储器(SRAM)而成为未来半导体存储器主流产品。
PC RAM存储单元包括相变层，以及与相变层接触的底电极和顶电极。PC RAM存储单元的相变层，是相变存储器最核心的区域，用于相变材料发生相变，实现存储功能。目前相变层有多种合金材料，一般为硫族化物，而锗锑碲(GST，GeSbTe)合金是公认的研究最多的最为成熟的相变材料。
图1为现有技术相变存储器存储单元的制作方法流程图，结合图2a～图2f所示的相变存储器存储单元的制作方法剖面结构示意图，进行详细说明：
步骤101、如图2a所示，提供一底电极101，该底电极101可以为掺杂的多晶硅、掺杂的非晶硅或者金属钨的硅化物等；
在该步骤中，底电极101形成于绝缘层102中，绝缘层102可以采用氧化物构成，也可以为低介电常数材料层105，例如含有硅、氧、碳和氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)或者掺有氟离子的硅玻璃，也可以称为氟化玻璃(Fluorin Silicon Glass，FSG)等；
步骤102、如图2b所示，在底电极101和绝缘层102表面依次沉积氮化硅层103和低介电常数材料层104；
在本步骤中，沉积的低介电常数材料层104的材料为：含有硅、氧、碳、氢元素的类似Oxide的BD或者掺有氟离子的硅玻璃，也可以称为FSG等；
在本步骤中，氮化硅层103作为刻蚀终止层，比较薄，从几埃到二十埃左右，而低介电常数材料层104的厚度与后续所形成的相变层厚度相同；
步骤103、如图2c所示，按照相变层图形，图案化低介电常数材料层104，在底电极101的接触面形成后续要填充相变材料的孔洞；
在本步骤中，图案化低介电常数材料层104的过程为：在低介电常数材料层104上涂布光刻胶层后，按照相变层图形对光刻胶层进行曝光和显影，形成具有相变层图形的光刻胶层，最后以具有相变层图形的光刻胶层为掩膜，刻蚀低介电常数材料层104和氮化硅层103，所述孔洞出露底电极的接触面；
步骤104、采用等离子体轰击的方法301预清理底电极101的接触面，如图2d所示；
在本步骤中，为了降低功耗及提高操作相变存储器存储单元的电流密度，需要减小相变层和底电极101之间的接触面积，因此，相变材料被填充到横截面积很小的孔洞内；为了使得相变层和底电极101之间具有良好的接触，需要采用惰性气体等离子体，比如氩气等离子体轰击对底电极101的接触面预清理；
步骤105、如图2e所示，沉积相变材料并抛光后，形成相变层105；
沉积的相变材料可以为化学元素周期表中的IVB、VB、VIB族中任一元素或任一元素的化合物；
步骤106、如图2f所示，在相变层105上形成顶电极106，该顶电极106形成于绝缘层107中；
在本步骤中，形成顶电极106的过程为：在相变层105及低介电常数材料层104表面依次沉积第二氮化硅层和第二低介电常数材料层，采用顶电极106图形，图案化第二低介电常数材料层和第二氮化硅层，然后沉积顶电极材料并抛光至第二低介电常数材料层后，形成顶电极106，第二低介电常数材料层就是绝缘层107。
这样，就形成了相变存储器存储单元。在采用图1所述的方案形成相变存储器存储单元的过程中，包括采用等离子体轰击的方法预清理底电极101接触面的步骤，在预清理过程中，会造成图案化低介电常数材料层104表面的局部放电现象，该现象会导致最终所制作的相变存储器存储单元损坏，甚至失效。为了防止上述问题，可以采用两种方法：第一种方法，跳过预清理步骤，直接沉积形成相变层，但是由于底电极和相变层之间的接触面积很小，再加上沉积相变材料得到相变层之前的各个工艺步骤都会让底电极的接触面发生沾污，从而大大增加了底电极与相变层接触不良的概率，进而大大降低了最终所制作的相变存储器的良率；第二种方法，在预清理过程中，降低等离子体轰击的射频功率及时间，从而减少低介电常数材料层表面的局部放电现象的发生，但是这并没有完全避免局部放电现象的发生。
发明内容
有鉴于此，本发明提供一种相变存储器存储单元的制作方法，该方法能够避免预清理过程出现的局部放电现象，且使得最终制作的相变存储器存储单元不会损坏。
为达到上述目的，本发明实施的技术方案具体是这样实现的：
一种相变存储器存储单元的制作方法，该方法包括：
在第一绝缘层中形成底电极后，依次沉积氮化硅层和低介电常数材料层；
图案化低介电常数材料层与氮化硅层，形成孔洞，所述孔洞出露底电极的接触面，在所述孔洞内沉积第一相变材料；
采用等离子轰击方法预清理所述第一相变材料至出露所述底电极接触面后，沉积第二相变材料填充孔洞；
抛光所沉积的第二相变材料至孔洞表面，形成相变层；
在相变层上形成顶电极，所述顶电极形成于第二绝缘层中。
所述沉积第一相变材料在低介电常数材料层表面上的厚度为1000埃～10埃。
所述等离子为氩气等离子体，所述预清理所采用的工作压力范围为10帕斯卡～0.01帕斯卡。
所述沉积第一相变材料采用物理气相沉积方法、化学气相沉积方法或原子层沉积方法。
所述沉积第一相变材料为化学元素周期表中的IVB、VB、VIB族中任一元素或任一元素的化合物。
所述第一相变材料和第二相变材料相同或不同。
由上述技术方案可见，本发明提供的方法在采用等离子体轰击的方法预清理底电极101接触面之前，先沉积一层相变材料作为清理底电极101接触面的牺牲层。由于要制作相变层的孔洞深宽比很大且该孔洞的横截面积比较小，在沉积一层相变材料时底电极101的接触面沉积速率远远小于低介电常数材料层104的表面沉积速率，因此，底电极101接触面沉积的相变材料比低介电常数材料层104表面沉积的相变材料薄很多。这样，在采用等离子体轰击的方法预清理底电极101接触面的过程时，底电极101的接触面沉积的相变材料被轰击干净且清理底电极101时，在低介电常数材料层104的表面的相变材料还存在着保护低介电常数材料层104表面，避免了低介电常数材料层104表面的局部放电现象。因此，本发明提供的方法避免了预清理过程出现的局部放电现象，且使得最终制作的相变存储器存储单元不会损坏。
附图说明
图1为现有技术相变存储器存储单元的制作方法流程图；
图2a～图2f为现有技术的相变存储器存储单元的制作方法剖面结构示意图；
图3为本发明提供的相变存储器存储单元的制作方法流程图；
图4a～图4g为本发明提供的相变存储器存储单元的制作方法剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
本发明在制作相变存储器存储单元时，为了避免预清理过程出现的局部放电现象，且使得最终制作的相变存储器存储单元不会损坏，利用气相沉积方法受要形成相变层的孔洞影响比较明显，而等离子体轰击的方法受要形成相变层的孔洞影响小的特性，采用了如下方法：
在采用等离子体轰击的方法预清理底电极101接触面之前，先沉积一层相变材料作为清理底电极101的牺牲层和保护层。由于要制作相变层的孔洞深宽比很大且该孔洞的横截面积比较小，在沉积一层相变材料时底电极101的接触面沉积速率远远小于低介电常数材料层104的表面沉积速率，因此，底电极101接触面沉积的相变材料比低介电常数材料层104表面沉积的相变材料薄得多。这样，在采用等离子体轰击的方法预清理底电极101接触面的过程时，底电极101的接触面沉积的相变材料被轰击干净且清理底电极101时，而低介电常数材料层104的表面的相变材料还存在着保护低介电常数材料层104表面，避免了低介电常数材料层104表面的局部放电现象。
以下举具体例子说明本发明提供的方法。
图3为本发明提供的相变存储器存储单元的制作方法流程图，结合图4a～图4g为本发明提供的相变存储器存储单元的制作方法剖面结构示意图，进行详细说明：
步骤301、如图4a所示，提供一底电极101，该底电极101可以为掺杂的多晶硅、掺杂的非晶硅或者金属钨的硅化物等；
在该步骤中，底电极101形成于绝缘层102中，绝缘层102可以采用氧化物构成，也可以为低介电常数材料层105，例如含有硅、氧、碳和氢元素的类似Oxide的BD或者掺有氟离子的硅玻璃，也可以称为FSG等；
步骤302、如图4b所示，在底电极101和绝缘层102表面依次沉积氮化硅层103和低介电常数材料层104；
在本步骤中，沉积的低介电常数材料层104的材料为：含有硅、氧、碳、氢元素的类似Oxide的BD或者掺有氟离子的硅玻璃，也可以称为FSG等；
在本步骤中，氮化硅层103作为刻蚀终止层，比较薄，从几埃到二十埃左右，而低介电常数材料层104的厚度与后续所形成的相变层厚度相同；
步骤303、如图4c所示，按照相变层图形，图案化低介电常数材料层104和氮化硅层103，在底电极表面形成用于制作相变层的孔洞，出露底电极101的接触面；
在本步骤中，图案化低介电常数材料层104的过程为：在低介电常数材料层104上涂布光刻胶层后，按照相变层图形对光刻胶层进行曝光和显影，形成具有相变层图形的光刻胶层，最后以具有相变层图形的光刻胶层为掩膜，刻蚀低介电常数材料层104和氮化硅层103，形成孔洞，出露底电极101的接触面；
步骤304、如图4d所示，在低介电常数材料层104表面及底电极101接触面沉积相变材料201；
在本步骤中，沉积的相变材料可以为化学元素周期表中的IVB、VB、VIB族中任一元素或任一元素的化合物；
在本步骤中，沉积相变材料的厚度，即在低介电常数材料层104表面上的厚度为1000埃～10埃，由于孔洞的影响，所以底电极101接触面沉积相变材料的厚度远远小于在低介电常数材料层104表面上沉积的厚度；
沉积相变材料采用的方法为气相沉积方法，比如物理气相沉积方法、化学气相沉积方法或原子层沉积方法等；
步骤305、如图4e所示，采用等离子体轰击的方法301预清理底电极101的接触面；
在本步骤中，为了降低功耗及提高操作相变存储器存储单元的电流密度，需要减小相变层和底电极101之间的接触面积，因此，相变材料被填充到横截面积很小的孔洞内；为了使得相变层和底电极101之间具有良好的接触，需要采用惰性气体等离子体，比如氩气等离子体轰击对底电极101的接触面预清理；
在预清理过程中，底电极101接触面上的相变材料被首先轰击干净，接着就会轰击底电极101接触面，而由于低介电常数材料层104表面的相变材料比较厚，所以整个预清理过程中都不会被刻蚀掉，而沉积的该层相变材料为高阻态，不会引起局部放电现象，保护了低介电常数材料层104表面不受电荷的影响；
在该步骤中，预清理过程所采用的工作压力范围为10帕斯卡～0.01帕斯卡；
在该步骤中，沉积的相变材料可以为化学元素周期表中的IVB、VB、VIB族中任一元素或任一元素的化合物；
步骤306、如图4f所示，沉积相变材料并抛光后，形成相变层105；
在本步骤中，沉积的相变材料可以为化学元素周期表中的IVB、VB、VIB族中任一元素或任一元素的化合物，沉积的相变材料可以与步骤304沉积的相变材料相同或不同，这里不再限定；
在本步骤中，沉积的相变材料可以与步骤304沉积的相变材料相同或不同，在抛光过程时，在低介电常数材料层104表面，且在步骤305未被等离子体轰击掉，留下的相变材料会被抛光掉，不影响后续相变层105的形成；
步骤307、如图4g所示，在相变层105上形成顶电极106，该顶电极106形成于绝缘层107中；
在本步骤中，形成顶电极106的过程为：在相变层105及低介电常数材料层104表面依次沉积第二氮化硅层和第二低介电常数材料层，采用顶电极106图形，图案化第二低介电常数材料层和第二氮化硅层，然后沉积顶电极材料并抛光至第二低介电常数材料层后，形成顶电极106，第二低介电常数材料层就是绝缘层107。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种相变存储器存储单元的制作方法，该方法包括：
在第一绝缘层中形成底电极后，依次沉积氮化硅层和低介电常数材料层；
图案化低介电常数材料层与氮化硅层，形成孔洞，所述孔洞出露底电极的接触面，在所述孔洞内沉积第一相变材料，在所述底电极的接触面上沉积的第一相变材料厚度小于在低介电常数材料层的表面沉积的第一相变材料厚度；
采用等离子轰击方法预清理所述第一相变材料至出露所述底电极接触面后，所述底电极的接触面沉积的第一相变材料被轰击干净，低介电常数材料层沉积的第一相变材料保留，用于保护低介电常数材料层表面，沉积第二相变材料填充孔洞；
抛光所沉积的第二相变材料至孔洞表面，形成相变层；
在相变层上形成顶电极，所述顶电极形成于第二绝缘层中。
2.如权利要求1所述的方法，其特征在于，所述沉积第一相变材料在低介电常数材料层表面上的厚度为1000埃～10埃。
3.如权利要求1所述的方法，其特征在于，所述等离子为氩气等离子体，所述预清理所采用的工作压力范围为10帕斯卡～0.01帕斯卡。
4.如权利要求1所述的方法，其特征在于，所述沉积第一相变材料采用物理气相沉积方法、化学气相沉积方法或原子层沉积方法。
5.如权利要求1所述的方法，其特征在于，所述沉积第一相变材料为化学元素周期表中的IVB、VB、VIB族中任一元素或任一元素的化合物。
6.如权利要求1～5任一权利要求所述的方法，其特征在于，所述第一相变材料和第二相变材料相同或不同。
CN 201010228335 2010-07-06 2010-07-06 相变存储器存储单元的制作方法 Active CN102315386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010228335 CN102315386B (zh) 2010-07-06 2010-07-06 相变存储器存储单元的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010228335 CN102315386B (zh) 2010-07-06 2010-07-06 相变存储器存储单元的制作方法

Publications (2)

Publication Number Publication Date
CN102315386A CN102315386A (zh) 2012-01-11
CN102315386B true CN102315386B (zh) 2013-10-30

Family

ID=45428339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010228335 Active CN102315386B (zh) 2010-07-06 2010-07-06 相变存储器存储单元的制作方法

Country Status (1)

Country Link
CN (1) CN102315386B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425711A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 相变存储器的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142695A (zh) * 2004-12-30 2008-03-12 意法半导体股份有限公司 相变存储器及其制造方法
CN101207066A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN101383255A (zh) * 2007-09-03 2009-03-11 三星Sdi株式会社 保护层、其制备方法及包括该保护层的等离子体显示板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480619B (en) * 2001-04-17 2002-03-21 United Microelectronics Corp Cleaning method for dual damascene manufacture process
US7879645B2 (en) * 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142695A (zh) * 2004-12-30 2008-03-12 意法半导体股份有限公司 相变存储器及其制造方法
CN101207066A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN101383255A (zh) * 2007-09-03 2009-03-11 三星Sdi株式会社 保护层、其制备方法及包括该保护层的等离子体显示板

Also Published As

Publication number Publication date
CN102315386A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
US7473597B2 (en) Method of forming via structures and method of fabricating phase change memory devices incorporating such via structures
US7888240B2 (en) Method of forming phase change memory devices in a pulsed DC deposition chamber
CN101257087B (zh) 具有填充侧壁存储元件的相变化存储单元及其制造方法
US11367832B2 (en) Method of making magnetoresistive random access memory device
US11588106B2 (en) Method to effectively suppress heat dissipation in PCRAM devices
US8916414B2 (en) Method for making memory cell by melting phase change material in confined space
CN100578753C (zh) 存储器元件及其制造方法
CN103066198A (zh) 一种新型的磁隧穿结器件及其制造方法
CN102810633A (zh) 相变随机存取存储器件及其制造方法
US9793476B2 (en) Apparatus and method for treating a substrate
CN102315385B (zh) 相变存储器存储单元的制作方法
US20090206317A1 (en) Phase change memory device and method for manufacturing the same
US20060099743A1 (en) Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
CN102315386B (zh) 相变存储器存储单元的制作方法
CN102299106B (zh) 相变存储器存储单元的制作方法
KR20100029952A (ko) 금속성 캡핑층을 구비한 상변화 메모리 소자 및 그 제조 방법
US7569430B2 (en) Phase changeable structure and method of forming the same
KR101077158B1 (ko) 상변화 메모리 장치의 제조 방법
US20210376237A1 (en) Method of manufacturing phase change memory and phase change memory
CN101894806A (zh) 电阻存储器及其制作方法
CN105322090A (zh) 一种存储器及其制作方法
CN102487120B (zh) 相变存储器的形成方法
CN111952440A (zh) Mram器件的制造方法
CN107305924B (zh) 相变存储器的制备方法
CN105720191B (zh) 相变存储器及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121203

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121203

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant