CN102487120B - 相变存储器的形成方法 - Google Patents

相变存储器的形成方法 Download PDF

Info

Publication number
CN102487120B
CN102487120B CN201010573140.XA CN201010573140A CN102487120B CN 102487120 B CN102487120 B CN 102487120B CN 201010573140 A CN201010573140 A CN 201010573140A CN 102487120 B CN102487120 B CN 102487120B
Authority
CN
China
Prior art keywords
embolism
layer
opening
phase
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010573140.XA
Other languages
English (en)
Other versions
CN102487120A (zh
Inventor
蒋莉
黎铭琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201010573140.XA priority Critical patent/CN102487120B/zh
Publication of CN102487120A publication Critical patent/CN102487120A/zh
Application granted granted Critical
Publication of CN102487120B publication Critical patent/CN102487120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种相变存储器的形成方法,包括:提供基底,所述基底上形成有介质层,在所述介质层中形成栓塞结构,所述栓塞结构包括第一栓塞和第二栓塞,所述第一栓塞与所述介质层的表面齐平,所述第二栓塞被所述介质层覆盖;在所述介质层和第一栓塞的表面形成阻挡层;在所述第二栓塞的上方刻蚀形成第一开口,所述第一开口的底部露出所述第二栓塞;在所述第一开口中填满相变材料并平坦化,形成相变材料层,所述相变材料层的表面与所述阻挡层的表面齐平。本发明能避免相变材料和介质层的损失,提高器件的性能。

Description

相变存储器的形成方法
技术领域
本发明涉及半导体制造领域,特别涉及一种相变存储器的形成方法。
背景技术
闪速存储器(flash memory)是当前非易失性存储器(non-volatile memory)的主流产品,但是目前对存储器的容量需求越来越大,闪速存储器由于在32nm以下的尺寸时存在诸多问题,因此其集成度无法满足容量的需求。
相变存储器(PCRAM,Phase Change Random Access Memory)是一种新型的非易失性存储器,其主要原理是通过对相变材料施加电流,使其在非晶状态与结晶状态之间进行转换,由于相变材料在上述两种状态时的电阻不同,从而实现了存储状态“0”和“1”的改变。典型的电流相变存储器中使用的相变材料一般是硫族化合物,如锗-锑-碲合金(GeSbTe,简写为GST),其特性介于金属和氧化物之间,由于GST在非晶和结晶状态的电阻率相差加大,约相差三个数量级,使得较容易识别和确定当前存储器的状态,即容易区别状态“0”和“1”。
图1至图6示出了现有技术的一种PCRAM的形成方法。
步骤(1),参阅图1,提供基底(图中未示出),所述基底上形成有介质层101,在所述介质层101中形成栓塞结构,所述栓塞结构包括第一栓塞102a和第二栓塞102b,所述第一栓塞102a与所述介质层101的表面齐平,所述第二栓塞102b被所述介质层101覆盖。构成所述第一栓塞102a和第二栓塞102b的材料为金属,一般为钨。
步骤(2),参阅图2,在所述第二栓塞102b的上方刻蚀形成开口103,所述开口103的底部露出所述第二栓塞102b。
步骤(3),参阅图3,在所述开口103填满相变材料并进行平坦化,使得填充的相变材料的表面与所述介质层101的表面齐平,形成相变材料层104,所述相变材料层104一般为GST。所述平坦化的方法一般为化学机械抛光(CMP,Chemical Mechanical Polish)。
步骤(4),参阅图4,经过所述平坦化后,先后在介质层101表面沉积氮化硅层106和氧化层107。
步骤(5),参阅图5,刻蚀所述氮化硅层106和氧化层107,在所述第一栓塞102a和第二栓塞102b的上方分别形成开口108’和开口108,所述开口108’的底部露出所述第一栓塞102a,所述开口108的底部露出所述第二栓塞102b。
步骤(6),参阅图6,通过电镀填满图5所示的所述开口108’以及开口108,之后进行平坦化形成金属层109,所述金属层109的表面与所述氧化层107的表面齐平,所述金属层109的材料一般为铜(Cu)。
但是,按照上述方法形成的相变存储器,其相变材料(一般为GST)会发生较大的损失从而影响器件的性能,更严重的是,最终形成的结构中有些区域甚至都不存在相变材料层104(GST栓塞)从而导致器件完全失效。此外,进行步骤(3)的时候还会对介质层造成一定损伤,同样影响器件的性能。
关于相变材料的化学机械抛光可参考申请号为US20070178700A1的美国专利,该专利公开了一种用于相变合金的化学机械抛光的组合物及方法。
发明内容
本发明解决的问题是现有技术中产生的相变材料和介质层的损失,从而影响了相变存储器件的性能。
为解决上述问题,本发明提供一种相变存储器的形成方法,包括:
提供基底,所述基底上形成有介质层,在所述介质层中形成栓塞结构,所述栓塞结构包括第一栓塞和第二栓塞,所述第一栓塞与所述介质层的表面齐平,所述第二栓塞被所述介质层覆盖;
在所述介质层和第一栓塞的表面形成阻挡层;
在所述第二栓塞的上方刻蚀形成第一开口,所述第一开口的底部露出所述第二栓塞;
在所述第一开口中填满相变材料并平坦化,形成相变材料层,所述相变材料层的表面与所述阻挡层的表面齐平。
可选的,还包括:形成金属层,覆盖所述相变材料层和第一栓塞。
可选的,所述形成金属层包括:
在所述阻挡层和相变材料层的表面形成氧化层;
刻蚀所述氧化层,在所述第一栓塞的上方形成第二开口,在所述第二栓塞的上方形成第三开口;所述第三开口的底部暴露出所述第二栓塞;
沉积抗反射层并在所述抗反射层的表面涂布光刻胶,所述抗反射层填满所述第二开口和第三开口并覆盖所述氧化层的表面;
光刻形成光刻胶图形,所述光刻胶图形覆盖所述第二栓塞;
以所述光刻胶图形为掩膜对所述抗反射层和阻挡层进行刻蚀,形成第四开口,暴露出所述第一栓塞;
去除所述光刻胶图形及其覆盖的所述抗反射层,暴露出所述第三开口;
填满所述第三开口和第四开口并平坦化形成金属层。
可选的,所述抗反射层为无机底层抗反射层,所述沉积抗反射层包括:以等离子体增强化学气相沉积的方式沉积硅氮氧化物或硅氮化物层形成所述无机底层抗反射层。
可选的,所述光刻胶图形覆盖所述第三开口。
可选的,所述金属层的材料为铜或铝。
可选的,所述阻挡层的材料为氮化硅,所述在所述介质层和第一栓塞的表面形成阻挡层包括:以低压化学气相沉积的方式形成氮化硅层,覆盖所述介质层和第一栓塞。
可选的,所述相变材料层的材料为硫族化合物或掺氮硫族化合物。
可选的,所述相变材料层的材料为锗-锑-碲合金或掺氮锗-锑-碲合金。
可选的,所述第一栓塞和第二栓塞的材料为钨或铜。
可选的,所述平坦化为化学机械抛光。
与现有技术相比,本发明具有以下优点:
在所述介质层中形成所述栓塞结构后,通过先沉积阻挡层阻挡了所述介质层和第一栓塞,使得化学机械抛光形成所述相变材料层的过程中所述相变材料和第一栓塞的表面不处于同一水平面(两者垂直高度不同),从而避免相变材料以及介质层的损失,提高了器件的性能。
通过形成所述抗反射层先对所述相变材料层进行保护,从而避免了刻蚀氮化硅层的时候对相变材料产生的损失,进一步提高了器件的性能。
附图说明
图1至图6是现有技术的相变存储器的形成方法的剖面结构示意图;
图7至图9是现有技术的相变存储器的形成方法中产生的技术问题的剖面结构示意图;
图10是本发明提供的相变存储器的形成方法的第一实施例的流程示意图;
图11至图13是本发明提供的相变存储器的形成方法的第一实施例的剖面结构示意图;
图14是本发明提供的相变存储器的形成方法的第二实施例的流程示意图;
图15至图21是本发明提供的相变存储器的形成方法的第二实施例的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
如背景技术中所述的现有技术的相变存储器的形成方法,发明人经过研究发现:步骤(3)中,在所述CMP的过程,一方面,由于所述相变材料层104和第一栓塞102a的表面处于同一水平面(两者垂直高度相同)而且共同接触抛光液(电解质溶液),而构成所述相变材料层104和第一栓塞102a的材料具有不同特性,从而使得在CMP的过程中发生电化腐蚀(galvaniccorrosion)。所述电化腐蚀通常指不纯的金属(或合金)接触到电解质溶液所发生的原电池反应,比较活泼的金属原子失去电子而被氧化所引起的腐蚀。因此,参阅图7,所述CMP过程中发生的电化腐蚀而使所述相变材料层104(一般为GST)发生损失,从而形成开口105。另一方面,由于所述介质层101的材料一般为氧化硅,其硬度较差,在所述CMP过程中会由于过抛光而产生损失。由于上述两方面因素的影响,使相变存储器件的性能降低。
参阅图8和图9,在步骤(5)中,对所述氮化硅层106进行刻蚀的时候,由于采用的刻蚀气体(一般为氟碳化合物化学气体,例如CF4、CHF3等)对氮化硅以及GST具有相近的刻蚀选择比,因此容易产生过刻蚀使GST发生损失,形成开口110,由于图5所示的相变材料层104被部分刻蚀掉了,于是形成如图8所示的相变材料层104’,再经过步骤(6)所形成的结构如图9所示。
综上所述,在进行步骤(3)和步骤(5)的时候,都会使相变材料(一般为GST)产生较大的损失从而影响器件的性能,更严重的是,最终形成的结构中有些区域甚至都不存在相变材料层,从而导致器件完全失效。此外,进行步骤(3)的时候还会对介质层造成一定损伤,同样影响器件的性能。针对上述技术问题,下面以实施例对本发明提供的相变存储器的形成方法作详细说明。
图10是本发明提供的相变存储器的形成方法的第一实施例的流程示意图。如图10所示,本发明提供的相变存储器的形成方法包括:
步骤S101,提供基底,所述基底上形成有介质层,在所述介质层中形成栓塞结构,所述栓塞结构包括第一栓塞和第二栓塞,所述第一栓塞与所述介质层的表面齐平,所述第二栓塞被所述介质层覆盖。
步骤S102,在所述介质层和第一栓塞的表面形成阻挡层。
步骤S103,在所述第二栓塞的上方刻蚀形成第一开口,所述第一开口的底部露出所述第二栓塞。
步骤S104,在所述开口中填满相变材料并平坦化,形成相变材料层,所述相变材料层的表面与所述氮化硅层齐平。
图11至图13是本发明提供的相变存储器的形成方法的第一实施例的剖面结构示意图。下面结合图10以及图11至图13对本发明的第一实施例进行详细说明。
参阅图11,执行步骤S101,提供基底(图中未示出),所述基底上形成有介质层201,在所述介质层201中形成栓塞结构,所述栓塞结构包括第一栓塞202a和第二栓塞202b,所述第一栓塞202a与所述介质层201的表面齐平,所述第二栓塞202b被所述介质层201覆盖。所述栓塞结构依靠现有技术中常用方式形成,例如,在介质层201形成通孔,然后以金属材料填充形成所述栓塞结构,所述金属材料一般为钨(W)或铜(Cu),即所述第一栓塞202a和第二栓塞202b为钨栓塞。所述第二栓塞202b可以为相变存储器的底电极,也可以作为底电极与后续将形成的相变材料层之间的接触栓塞。
所述基底的材质可以是单晶硅、多晶硅、非晶硅中的一种,也可以是硅锗化合物,还可以是绝缘体上硅(SOI,Silicon On Insulator)结构或硅上外延层结构。在所述基底中形成有半导体器件以及互连结构(图中未示出)。所述介质层201在本实施例中具体为第一层层间介质,充当后续将形成的第一层金属层(metal 1)和所述基底之间的介质材料,所述介质层201的材料一般为氧化硅。在其他实施例中,所述介质层也可以充当各金属层之间的介质材料。
仍然参阅图11,形成所述栓塞结构后,执行步骤S102,在所述介质层201和第一栓塞202a的表面形成阻挡层206。具体地,本实施例中,所述阻挡层206的材料优选为氮化硅,可以常用的低压化学气相沉积(LPCVD)的方式形成氮化硅层,覆盖所述介质层201和第一栓塞202a。
参阅图12,执行步骤S103,在所述第二栓塞202b的上方刻蚀形成第一开口203,所述第一开口203的底部露出所述第二栓塞202b。具体地,所述开口203以干法刻蚀形成,一般采用氟基化学气体,例如CF4,由于CF4既可以用于对氮化硅的刻蚀,也可以用于对氧化硅的刻蚀,因此,可采用CF4先后对所述阻挡层206(氮化硅层)以及介质层201进行刻蚀,直至暴露出所述第二栓塞202b,形成所述第一开口203。所述第一开口203的宽度大于所述第二栓塞202b的宽度。
参阅图13,执行步骤S104,在所述第一开口203中填满相变材料并平坦化,形成相变材料层204,所述相变材料层204的表面与所述阻挡层206的表面齐平。具体地,在所述介质层201的所述第一开口203中填充相变材料,使用化学机械抛光进行平坦化,使填充的相变材料的表面与所述介质层201的表面齐平,形成相变材料层204。所述相变材料为硫族化合物或掺氮硫族化合物,本实施例中优选为GST或N-GST,其中GST或N-GST的形成方法为溅射法。
本实施例中,由于之前在步骤S102中形成有所述阻挡层206,由其保护了所述介质层201以及第一栓塞202a。具体地,一方面,由于所述相变材料层204和第一栓塞202a的表面并不处于同一水平面(两者垂直高度不相同),由于所述阻挡层206隔离了所述相变材料层204和第一栓塞202a,因此在抛光过程中所述第一栓塞202a并不接触抛光液(电解质溶液),从而避免了电化腐蚀的产生,也就不会发生GST的损失,由此提高了器件的性能。另一方面,由于所述阻挡层206(成分为氮化硅)较所述介质层201(成分为氧化硅)拥有更好的硬度,因此在抛光过程中,所述阻挡层206的损失会比现有技术中如图3所示的介质层101的损失小很多,同样提高了器件的性能。
步骤S104之后,可以现有技术在所述阻挡层206和所述相变材料层204的表面沉积氧化层,再按照背景技术中所述的步骤(5)、步骤(6)形成如图9所示的结构。但是,本实施例中,按照步骤(5)中在所述第一栓塞202a和第二栓塞202b的上方形成开口,GST发生损失也难避免,因此,在第一实施例的基础上提供第二个实施例。
图14是本发明提供的相变存储器的形成方法的第二实施例的流程示意图。除了图8所示的相变存储器的形成方法,如图14所示,本发明提供的相变存储器的形成方法还包括:
步骤S105,在所述阻挡层和相变材料层的表面形成氧化层。
步骤S106,刻蚀所述氧化层,在所述第一栓塞的上方形成第二开口,在所述第二栓塞的上方形成第三开口;所述第三开口的底部暴露出所述第二栓塞。
步骤S107,沉积抗反射层并在所述抗反射层的表面涂布光刻胶,所述抗反射层填满所述第二开口和第三开口并覆盖所述氧化层的表面。
步骤S108,光刻形成光刻胶图形,所述光刻胶图形覆盖所述第二栓塞。
步骤S109,以所述光刻胶图形为掩膜对所述抗反射层和阻挡层进行刻蚀,形成第四开口,暴露出所述第一栓塞。
步骤S110,去除所述光刻胶图形及其覆盖的所述抗反射层,暴露出所述第三开口。
步骤S111,填满所述第三开口和第四开口并平坦化形成金属层。
图15至图21是本发明提供的相变存储器的形成方法的第二实施例的剖面结构示意图。下面结合图14以及图15至图21对本发明的第二实施例进行详细说明。
参阅图15,执行步骤S105,在所述阻挡层206和相变材料层204的表面形成氧化层207。具体地,步骤S104中平坦化形成相变材料层204之后,采用化学气相沉积(CVD)的方式形成氧化层207,覆盖所述阻挡层206和相变材料层204,所述氧化层207的材料一般为氧化硅。
参阅图16,执行步骤S106,刻蚀所述氧化层207,在所述第一栓塞202a的上方形成第二开口208’,在所述第二栓塞202b的上方形成第三开口208;所述第三开口208的底部暴露出所述第二栓塞202b。具体地,所述第二开口208’和第三开口208以干法刻蚀形成,一般采用氟基化学气体,例如CF4、CHF3等,在所述第二栓塞202b的上方对所述氧化层207进行刻蚀,直至暴露出所述第二栓塞202b,形成第三开口208;与此同时,在所述第一栓塞202a的上方对所述氧化层207进行刻蚀,暴露出所述阻挡层206,形成第二开口208’。
参阅图17,执行步骤S107,沉积抗反射层205并在所述抗反射层205的表面涂布光刻胶210,所述抗反射层205填满所述第二开口208’和第三开口208并覆盖所述氧化层207的表面。具体地,以物理气相沉积(PVD)或化学气相沉积(CVD)的方式形成所述抗反射层205,所述抗反射层205为底层抗反射层(BARC,Bottom Anti-Reflective Coating),可以是有机BARC或无机BARC,由于无机BARC的化学性质一般与其下覆盖层类似,可以有效地去除,而且,无机BARC比有机BARC在刻蚀中有更高的选择性,所以本实施例中优选为无机BARC,以等离子体增强化学气相沉积(PECVD)的方法沉积硅氮氧化物或硅氮化物层来形成所述无机BARC。在形成所述抗反射层205后,在所述抗反射层205的表面涂布光刻胶210,所述光刻胶210覆盖所述抗反射层205。
参阅图18,执行步骤S108,光刻形成光刻胶图形210’,所述光刻胶图形210’覆盖所述第二栓塞202b。所述光刻胶图形210’覆盖所述第二栓塞202b具体要使所述光刻胶图形210’的宽度至少大于等于所述第二栓塞202b的宽度。结合图16,作为一优选的实施例,所述光刻胶图形210’覆盖图16所示的第三开口208,具体地,所述光刻胶图形210’的宽度大于等于所述第三开口208的宽度,其作用将在后面的步骤中详细说明。
参阅图19,执行步骤S109,以所述光刻胶图形210’为掩膜对所述抗反射层205和阻挡层206进行刻蚀,形成第四开口211,暴露出所述第一栓塞202a。具体地,以所述光刻胶图形210’为掩膜,采用干法刻蚀先去除所述抗反射层205未被所述光刻胶图形210’覆盖的部分,剩下被所述光刻胶图形210’所覆盖的部分,即抗反射层205’。之后,再对所述阻挡层206进行干法刻蚀,形成所述第四开口211,其底部暴露出所述第一栓塞202a。
由于本实施例中,所述光刻胶图形210’的宽度大于等于图16所示第三开口208的宽度,使抗反射层205’完全覆盖所述相变材料层204,从而在刻蚀所述阻挡层206的时候,能够充分保护到所述相变材料层204,具体到本实施例中,可以有效避免GST的损失。
参阅图20,执行步骤S110,去除所述光刻胶图形210’及其覆盖的所述抗反射层205’,暴露出所述第三开口208。具体地,先以干法刻蚀(氧气的等离子体)去除所述光刻胶图形210’,再如S109去除所述抗反射层205的方式去除抗反射层205’,直至暴露出所述第三开口208。
由于形成暴露出所述第一栓塞202a的所述第四开口211(步骤S109)以及暴露出所述相变材料层204的所述第三开口208(步骤S110)分别在两个步骤中完成,则可以避免刻蚀阻挡层206时对所述相变材料层204的损坏,由此,也使得在步骤S109刻蚀阻挡层206时获得了足够的工艺窗口(ProcessWindow),所谓工艺窗口,简单来说就是当某个工艺参数或产品特性超越某个极限时,故障就出现到不可接受的程度了。严格来说,所有极限都包含一个“范围”。如果在工艺窗口中的任何设置或表现,基本上不会出现品质问题或者说受控在可接受范围内。例如,如背景技术中所述的现有技术,步骤(5)中刻蚀图8所示的氮化硅层106时,如果通入的刻蚀气体过量,则容易产生过刻蚀使相变材料(一般为GST)发生损失,而本发明提供的方法中,则不会因为通入的刻蚀气体过量而产生问题,从而获得了足够的工艺窗口。
参阅图21,执行步骤S111,填满所述第三开口208和第四开口211并平坦化形成金属层209。具体地,采用电化学(ECP,Electro-Chemical Plating)镀铜的方法,填满图20所示的所述第三开口208以及第四开口211,之后进行化学机械抛光,形成金属层209,所述金属层209的表面与所述氧化层207的表面齐平。所述金属层209中覆盖所述相变材料层204的部分可以为相变存储器的顶电极。所述金属层209的材料一般为铜(Cu),当然,也可以为铝,并采取其他工艺完成沉积。本实施例中,形成的所述金属层209具体为第一层金属层(metal 1),在其他实施例中,其他各层的金属层也可按照本发明所述的方法形成。
综上,本发明实施例提供的相变存储器的形成方法,至少具有如下有益效果:
在所述介质层中形成所述栓塞结构后,通过先沉积阻挡层(氮化硅层)阻挡了所述介质层和第一栓塞,使得化学机械抛光形成所述相变材料层的过程中所述相变材料和第一栓塞的表面不处于同一水平面(两者垂直高度不同),从而避免了电化腐蚀的产生以及氧化层的损失,提高了器件的性能。
通过形成所述抗反射层先对所述相变材料层进行保护,从而避免了刻蚀阻挡层(氮化硅层)的时候对相变材料产生的损失,进一步提高了器件的性能。
此外,本发明还以简单的工艺步骤获得了足够的工艺窗口。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (12)

1.一种相变存储器的形成方法,包括:提供基底,所述基底上形成有介质层,在所述介质层中形成栓塞结构,所述栓塞结构包括第一栓塞和第二栓塞,所述第一栓塞与所述介质层的表面齐平,所述第二栓塞被所述介质层覆盖,其特征在于,还包括:
在所述介质层和第一栓塞的表面形成阻挡层;
在所述第二栓塞的上方刻蚀形成第一开口,所述第一开口的底部露出所述第二栓塞;
在所述第一开口中填满相变材料并平坦化,形成相变材料层,所述相变材料层的表面与所述阻挡层的表面齐平。
2.根据权利要求1所述的相变存储器的形成方法,其特征在于,还包括:形成金属层,覆盖所述相变材料层和第一栓塞。
3.根据权利要求2所述的相变存储器的形成方法,其特征在于,所述形成金属层包括:
在所述阻挡层和相变材料层的表面形成氧化层;
刻蚀所述氧化层,在所述第一栓塞的上方形成第二开口,在所述第二栓塞的上方形成第三开口;所述第三开口的底部暴露出所述第二栓塞;
沉积抗反射层并在所述抗反射层的表面涂布光刻胶,所述抗反射层填满所述第二开口和第三开口并覆盖所述氧化层的表面;
光刻形成光刻胶图形,所述光刻胶图形覆盖所述第二栓塞;
以所述光刻胶图形为掩膜对所述抗反射层和阻挡层进行刻蚀,形成第四开口,暴露出所述第一栓塞;
去除所述光刻胶图形及其覆盖的所述抗反射层,暴露出所述第三开口;
填满所述第三开口和第四开口并平坦化形成金属层。
4.根据权利要求3所述的相变存储器的形成方法,其特征在于,所述抗反射层为无机底层抗反射层,所述沉积抗反射层包括:以等离子体增强化学气相沉积的方式沉积硅氮氧化物或硅氮化物层形成所述无机底层抗反射层。
5.根据权利要求3所述的相变存储器的形成方法,其特征在于,所述光刻胶图形覆盖所述第三开口。
6.根据权利要求2所述的相变存储器的形成方法,其特征在于,所述金属层的材料为铜或铝。
7.根据权利要求1所述的相变存储器的形成方法,其特征在于,所述阻挡层的材料为氮化硅,所述在所述介质层和第一栓塞的表面形成阻挡层包括:以低压化学气相沉积的方式形成氮化硅层,覆盖所述介质层和第一栓塞。
8.根据权利要求1所述的相变存储器的形成方法,其特征在于,所述在所述第二栓塞的上方刻蚀形成第一开口包括:以干法刻蚀的方式先后对所述第二栓塞上方的所述阻挡层和介质层进行刻蚀,形成所述第一开口。
9.根据权利要求1所述的相变存储器的形成方法,其特征在于,所述相变材料层的材料为硫族化合物或掺氮硫族化合物。
10.根据权利要求9所述的相变存储器的形成方法,其特征在于,所述相变材料层的材料为锗-锑-碲合金或掺氮锗-锑-碲合金。
11.根据权利要求1所述的相变存储器的形成方法,其特征在于,所述第一栓塞和第二栓塞的材料为钨或铜。
12.根据权利要求1所述的相变存储器的形成方法,其特征在于,所述平坦化为化学机械抛光。
CN201010573140.XA 2010-12-03 2010-12-03 相变存储器的形成方法 Active CN102487120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010573140.XA CN102487120B (zh) 2010-12-03 2010-12-03 相变存储器的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010573140.XA CN102487120B (zh) 2010-12-03 2010-12-03 相变存储器的形成方法

Publications (2)

Publication Number Publication Date
CN102487120A CN102487120A (zh) 2012-06-06
CN102487120B true CN102487120B (zh) 2014-03-12

Family

ID=46152590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010573140.XA Active CN102487120B (zh) 2010-12-03 2010-12-03 相变存储器的形成方法

Country Status (1)

Country Link
CN (1) CN102487120B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779496B (zh) * 2012-10-25 2017-07-28 中芯国际集成电路制造(上海)有限公司 相变存储单元的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070102231A (ko) * 2006-04-14 2007-10-18 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
CN101075630A (zh) * 2006-01-13 2007-11-21 旺宏电子股份有限公司 相变化存储装置及其制造方法
CN101447551A (zh) * 2008-09-05 2009-06-03 北京工业大学 一种相变存储器单元的结构及其实现方法
CN101882627A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(上海)有限公司 相变存储器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668824B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100639206B1 (ko) * 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
JP5154744B2 (ja) * 2005-07-14 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075630A (zh) * 2006-01-13 2007-11-21 旺宏电子股份有限公司 相变化存储装置及其制造方法
KR20070102231A (ko) * 2006-04-14 2007-10-18 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
CN101447551A (zh) * 2008-09-05 2009-06-03 北京工业大学 一种相变存储器单元的结构及其实现方法
CN101882627A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(上海)有限公司 相变存储器件及其制造方法

Also Published As

Publication number Publication date
CN102487120A (zh) 2012-06-06

Similar Documents

Publication Publication Date Title
US11251369B2 (en) Semiconductor constructions
US7473597B2 (en) Method of forming via structures and method of fabricating phase change memory devices incorporating such via structures
US8896045B2 (en) Integrated circuit including sidewall spacer
KR101851101B1 (ko) 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (rram) 및 이의 제조 방법
US8415653B2 (en) Single mask adder phase change memory element
US20150243708A1 (en) Cross-point memory and methods for fabrication of same
CN102629662B (zh) 形成pcram自对准位线方法及自对准深刻蚀方法
US8030130B2 (en) Phase change memory device with plated phase change material
KR20110071506A (ko) 가변 저항 메모리 장치 및 그 형성 방법
US9818938B2 (en) Method of forming a semiconductor structure
US8080439B2 (en) Method of making a vertical phase change memory (PCM) and a PCM device
US11502132B2 (en) Semiconductor memory device
US20190334084A1 (en) Resistive random access memory structure and manufacturing method thereof
US11424408B2 (en) ReRAM structure and method of fabricating the same
CN102487120B (zh) 相变存储器的形成方法
KR101077158B1 (ko) 상변화 메모리 장치의 제조 방법
US20080251498A1 (en) Phase change memory device and fabrications thereof
US11302866B2 (en) Method of manufacturing phase change memory and phase change memory
CN102376877A (zh) 相变存储器及其形成方法
TW202121710A (zh) 電阻式隨機存取記憶體及其製造方法
US20240147874A1 (en) Phase-change memory device with conductive cladding
US20230413582A1 (en) Semiconductor device and method for fabricating the same
US20090001581A1 (en) Metal line of semiconductor device and method of forming the same
KR100962018B1 (ko) 비트 라인 구조체를 구비한 상변화 메모리 장치 및 그제조방법
CN110838543A (zh) 制造相变化记忆体的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant