CN102629662B - 形成pcram自对准位线方法及自对准深刻蚀方法 - Google Patents

形成pcram自对准位线方法及自对准深刻蚀方法 Download PDF

Info

Publication number
CN102629662B
CN102629662B CN201210022861.0A CN201210022861A CN102629662B CN 102629662 B CN102629662 B CN 102629662B CN 201210022861 A CN201210022861 A CN 201210022861A CN 102629662 B CN102629662 B CN 102629662B
Authority
CN
China
Prior art keywords
phase
pedestal
bottom electrode
expendable
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210022861.0A
Other languages
English (en)
Other versions
CN102629662A (zh
Inventor
马修·J·布雷杜斯克
陈介方
陈士弘
艾瑞克·A·约瑟
林仲汉
麦可·F·罗弗洛
龙翔澜
亚历桑德罗·G·史克鲁特
杨敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
International Business Machines Corp
Original Assignee
Macronix International Co Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd, International Business Machines Corp filed Critical Macronix International Co Ltd
Publication of CN102629662A publication Critical patent/CN102629662A/zh
Application granted granted Critical
Publication of CN102629662B publication Critical patent/CN102629662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种形成PCRAM自对准位线方法及自对准深刻蚀方法。其中,形成与相变材料对齐的位线的方法,包括于下电极的部分形成牺牲材料的基座以及形成相邻于牺牲材料的至少一介电材料,其中至少一介电材料具有一上表面,其实质地与牺牲材料基座的上表面共面。对至少一介电材料以及下电极具选择性地移除牺牲材料的基座以对下电极的露出表面提供开口。于下电极的露出表面上形成相变材料,并且将开口以导电填充材料填充。亦提供自对准回蚀程序。

Description

形成PCRAM自对准位线方法及自对准深刻蚀方法
技术领域
本发明相关于包括相变材料的半导体装置,尤其涉及一种形成PCRAM自对准位线方法及自对准深刻蚀方法。
背景技术
相变随机存取存储器(PRAM)装置使用相变材料储存数据,相变材料例如是硫属化物合金,其于热处理后的冷却期间转变为结晶状态或非晶状态。相变材料的每个状态具有不同的电阻特性。具体地,于结晶状态的相变材料具有低电阻以及于非晶状态的相变材料具有高电阻。结晶状态典型地指具有逻辑电平(logic level)「0」的「设定状态(set state)」,以及非晶状态典型地指具有逻辑电平(logic level)「1」的「复位状态(resetstate)」。为了形成复位状态,将高电流密度脉冲透过电极施加于相变材料。
发明内容
在一方面,本发明提供形成包括相变材料的装置的方法。在一具体实施例中,提供生产用于相变材料随机存取存储器(PCRAM)装置的自对准位线的方法,其中该位线是对准于相变材料随机存取存储器(PCRAM)装置的相变材料。在一具体实施例中,该方法包括于下电极的一部分上形成牺牲材料基座,形成相邻于牺牲材料的至少一介电材料,该至少一介电材料具有与牺牲材料的基座的上表面共面的上表面,对该至少一介电材料以及下电极选择性地移除牺牲材料的基座,以对下电极的露出表面提供开口,于下电极的露出表面上沉积相变材料,然后以导电填充材料填充开口,该导电填充材料可提供对准于该相变材料的位线。
在另一方面,采用自对准回蚀程序以提供包括相变材料的半导体装置,如相变材料随机存取存储器(PCRAM)装置。在一具体实施例中,该方法包括:提供穿过材料叠层(material stack)至下电极的开口,并且将相变材料沉积于下电极的露出表面。于出现于开口的相变材料上形成上电极(upper electrode),其中提供上电极的导电材料亦形成以覆盖于材料叠层的上表面。以刻蚀停止材料(etch stop material)填充开口。在刻蚀停止材料的形成之后,刻蚀覆盖于材料叠层的上表面上的上电极的部分。于刻蚀期间,将出现于开口内的上电极的部分由刻蚀停止材料所保护。再将刻蚀停止材料经由选择性地对上电极和材料叠层刻蚀而移除。可形成与上电极电性沟通的通孔。
附图说明
以下的详细描述是以范例方式提供,并且非意图限制本发明,将结合伴随的图式以最佳地领会,其中相似的引用编号表示相似的元素及部分,其中:
图1为用于形成位线的方法的一具体实施例的起始结构剖面图,该位线自对准于依据本发明的相变材料,其中牺牲材料基座形成于下电极的一部分。
图2为依据本发明的一具体实施例,描述于牺牲材料基座上形成共形层(conformal layer)的剖面图。
图3为依据本发明是一具体实施例,描述于共形层上形成层间介电层,并描述平坦化以移除层间介电层的部分与覆盖在牺牲材料的基座上的共形层的剖面图。
图4为依据本发明的一具体实施例,描述选择性地对共形层与下电极移除牺牲材料的基座以对下电极的露出表面提供开口的剖面图。
图5为依据本发明的一具体实施例,描述沉积在下电极的露出表面以及层间介电层的上表面上的相变材料的剖面图。
图6A-图6B为依据本发明,描述沉积填充开口的旋涂玻璃或光刻胶材料的若干具体实施例。
图7为依据本发明的一具体实施例,描述将在图6A中描述的结构平坦化,以移除出现于层间介电层的上表面的相变材料的一具体实施例。
图8为依据本发明的一具体实施例,描述移除填充开口的旋涂玻璃或光刻胶材料,以露出出现于其中的相变材料的剖面图。
图9为依据本发明的一具体实施例,描述将金属势垒层(barrier layer)沉积于开口内、将导电填充材料沉积于开口内,以及将导电填充材料平坦化以提供一位线的剖面图。
图10描述本发明的一具体实施例的剖面图,其中出现气隙以分离相邻位线。
图11是依据本发明的一方面,为一种用于自对准回蚀程序的一具体实施例中的起始构造的剖面图,该程序包括透过材料叠层于出现于开口内的相变材料形成上电极。
图12为依据本发明的一具体实施例,描述以刻蚀停止材料填充开口的剖面图。
图13为依据本发明的一具体实施例,描述将描述于图12的结构平坦化,直到出现于开口外的上电极的部分具有与刻蚀停止材料的上表面共面的上表面的剖面图。
图14为依据本发明的一具体实施例,描述刻蚀出现于材料叠层的上表面上的上电极的部分,其中出现于开口内的上电极由刻蚀停止材料所保护的剖面图。
图15为依据本发明的一具体实施例,描述平坦化以移除出现于材料叠层的上表面的相变材料的部分而停止于平坦化停止层的剖面图。
图16为依据本发明的一具体实施例,描述以对上电极以及材料叠层具选择性的刻蚀而移除刻蚀停止材料的剖面图。
图17为形成与上电极电性沟通的通孔的剖面图。
具体实施方式
本发明的详细具体实施例揭露于本文;然而,可了解这些揭露的具体实施例仅为本发明的例证,本发明可以各种形式实施。此外,本发明的各种具体实施例所提供的每个相关范例意图为说明性的而非限制性的。再者,图式不必定为按比例绘制,若干特征可被扩大以显示特定元件的细节。因此,本文所揭露的具体结构与功能细节不应解读为限制,仅可为代表性的基础,其用于教示熟习本领域的人员多样地采用本发明。说明书中的引用「一具体实施例(one embodiment)」、「一具体实施例(an embodiment)」、「一范例具体实施例(an example embodiment)」等,指所描述的具体实施例可包括具体的特征、结构或特性,但每个具体实施例可不一定包括具体的特征、结构或特性。此外,此类措辞不一定指相同的具体实施例。进一步地,当描述与一具体实施例相关的具体特征、结构或特性时,认为此乃于本领域具技艺人员的知识范畴内,以使与无论是否明确描述的其它具体实施例相关的此类特征、结构或特性发生作用。为以下描述的目的,该用语「上方的」、「下方的」、「右边的」、「左边的」、「垂直的」、「水平的」、「顶部的」、「底部的」以及其衍生词应相关于本发明而如同其在图式中所定的方向。
本发明的具体实施例是相关于新颖的存储元件以及形成存储元件的方法。图1至图10是描述用于形成自对准于相变材料的位线的本方法的具体实施例以及与其相关的结构。在描述于图1至图10的具体实施例中,相变材料为存储元件的元件。如同本文中所使用的,该用语「存储元件」(memory device)指一结构,其中其电性状态可被改变然后维持在改变的状态,以此方式可储存一位(bit)的信息。存储元件可为易失性存储元件或非易失性存储元件。「易失性存储器」指当到存储器单元的电源关闭时丧失所储存信息的存储器。「非易失性存储器」指在到存储器单元的电源关闭后仍维持所储存信息。在一具体实施例中,存储元件可为相变存储元件,例如相变随机存取存储元件(PCRAM)。如同本文中所使用的,「相变存储器单元」指一结构,其包括插入两触点间的至少一相变材料,其相变材料的至少一部分可经由能源的应用,由非晶状态转变为结晶状态,反之亦然。相变材料的结晶状态具有比相变材料的非晶状态较低的电阻。不同的电阻状态可提供形成一位信息的电性效能。
图1是描述形成于下电极10的部分的牺牲材料基座5。如同本文中所使用的,「电极」为由应用外部能源至相变材料的导电材料所组成的结构。在若干具体实施例中,经由「导电」是指该材料被描述或导电具有大于10-8(Ω-m)-1的室温导电度。该用语「电性接触(electrical contact)」表示两材料间的直接接触,其中两材料间的界面为导电的。
下电极10可形成于衬底(未显示)的上表面或可形成于衬底(未显示)内。在一具体实施例中,与下电极10接触的衬底可包括任何数目的主动及/或被动元件(或区域)。例如,衬底可包含任何半导体材料,其包括但不仅限于,Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP以及其它III/V化合物半导体。
在一具体实施例中,下电极10是使用沉积、刻蚀以及平坦化于衬底顶部形成。更具体地,以及于本发明的一具体实施例中,下电极10经由沉积程序包括,例如,化学气相沉积(CVD)或物理气相沉积(PVD),而形成于衬底顶部的下介电质(未显示)内。作为下电极10的合适材料的说明性范例包括,但不限于Cu、W、Ti、Al、Ni、Ta、Au、Ag、金属半导体合金或其组合物。在一范例中,下电极10是由氮化硅组成。下电极10亦可指为加热器。任何材料,只要该材料对于供应足够能量以用于在随后形成的相变材料存储元件的相变材料中完成相变是适合的,是适用于下电极10的。
图1描述将形成牺牲材料的基座5于下介电质/电极10的部分的一具体实施例。牺牲材料的基座5为一结构,其定义较晚形成的开口的几何图案,该开口是朝向相变材料随后形成在其上的下电极10的部分。在一具体实施例中,如同图1中所例示的,牺牲材料的基座5可由单层的牺牲材料所构成。在另一具体实施例中,形成牺牲材料的基座5包括于下电极10形成材料叠层(未描述),其中该牺牲材料叠层可由多层的牺牲材料所构成。
在一具体实施例中,提供基座5的牺牲材料可由含半导体的材料构成,例如含硅材料。适合作为牺牲材料的基座5的含硅材料,其包括但不限于,硅(Si)、单晶硅、多晶硅、非晶硅、SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH以及SiCH化合物,以及带有若干或全部的硅(Si)被锗(Ge)取代的上述含硅材料。在一范例中,提供基座5的牺牲材料为非晶硅。注意在若干具体实施例中,只要所选材料可选择性地对下电极10被移除,可采用其它材料例如介电质与金属作为提供基座5的牺牲材料。
提供牺牲材料基座5的材料层可使用沉积程序以形成,例如化学气相沉积(CVD)。化学气相沉积(CVD)为一沉积程序,其中一沉积物种是经由在气体反应物(gaseous reactants)间于高温下(典型地高于200℃)的化学反应的结果而形成,其中该反应的固态产物是于将被形成的固态产物的薄膜(film)、涂层(coating)或层(layer)上沉积。化学气相沉积(CVD)的变化形式,其包括但不限于气压CVD(APCVD)、低压CVD(LPCVD)以及等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)以及亦可采用其组合。亦可使用蒸镀(evaporation)、化学溶液沉积(chemical solutiondeposition)、旋涂沉积(spin on deposition)以及物理气相沉积(PVD)的方法以沉积牺牲材料。
牺牲材料层可由图样以及刻蚀而提供基座5。具体地,以及在一范例中,图样是经由施加光刻胶至将被刻蚀的表面,将光刻胶曝光于辐射的图样,然后利用光刻胶显像机将图样显影至光刻胶而产生。一旦完成光刻胶的光刻,经由光刻胶覆盖的切片受到保护,而使用移除未受保护区域的选择性刻蚀程序以移除曝光区域。如同本文中所使用的,参照材料移除程序的该用语「选择性的(selective)」表示对于应用材料移除程序的结构的第一材料的材料移除率大于至少另一材料的材料移除率。
在一具体实施例中,刻蚀程序是以对下电极10具选择性的刻蚀化学以移除牺牲材料层的露出部分。在一具体实施例中,形成牺牲材料基座5的刻蚀程序为「非等向刻蚀程序」(anisotropic etch process)。非等向刻蚀程序是一材料移除程序,其对要刻蚀的表面垂直方向的刻蚀速率相较于对要刻蚀表面的方向为水平者要大。非等向刻蚀程序可包括反应性离子刻蚀(RIE,reactive-ion etching)。其它可用于本发明此处的非等向刻蚀程序包括离子束刻蚀(ion beam etching)、等离子体刻蚀(plasma etching)或激光消融(laser ablation)。
牺牲材料基座5的宽度W1范围可由约20nm至约250nm。在另一具体实施例中,牺牲材料基座5的宽度W1范围可由约50nm至约150nm。在又一具体实施例中,牺牲材料基座5的宽度W1范围可由约80nm至约100nm。牺牲材料基座5的厚度T1范围可由约50nm至约500nm。在另一具体实施例中,牺牲材料基座5的厚度T1范围可由约100nm至约200nm。在又一具体实施例中,牺牲材料基座5的厚度T1范围可由约125nm至约175nm。
图2是描述形成共形层15的一具体实施例,例如,共形介电层,位于牺牲材料基座5上,以及相邻于牺牲材料基座5的下电极10的露出部分。在一具体实施例中,共形层15出现于牺牲材料基座5的上表面以及牺牲材料基座5的侧壁。
在一具体实施例中,共形层15为一沉积材料,其具有无论该层所沉积的下方特征的几何结构为何皆保持相同的厚度,其中该层的厚度不偏离多于或少于该层厚度平均值的20%。共形层15可由介电材料构成,例如氮化物、氧化物或氮氧化物材料。在一具体实施例中,共形层15可由氮化物构成,例如氮化硅(Si3N4)。注意的是只要可选择性地对共形层15移除牺牲材料基座5,其它材料亦适合用于共形层15。
在一具体实施例中,共形层15可经由化学气相沉积(CVD)或原子层沉积(ALD,atomic layer deposition)而沉积。化学气相沉积(CVD)程序的变化形式,其包括但不限于,气压CVD(APCVD)、低压CVD(LPCVD)以及等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)以及亦可采用其组合。在一具体实施例中,共形层15的厚度范围可由约5nm至约100nm。在另一具体实施例中,共形层15的厚度范围可由约20nm至约75nm。在又一具体实施例中,共形层15的厚度范围可由约30nm至约50nm。
图3描述于共形层15上形成层间介电层20,以及平坦化以移除层间介电层20以及覆盖在牺牲材料基座5上的共形层15的部分。层间介电层20可选自由含硅材料例如SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH以及SiCH化合物;带有若干或全部的硅被锗取代的上述含硅材料;碳掺杂氧化物;无机氧化物;无机聚合物;混成聚合物;例如聚酰胺或SiLKTM的有机聚合物;其它含碳材料;例如旋涂玻璃以及硅倍半氧烷基底材料的有机-无机材料;以及类钻碳(diamond-like carbon,DLC,亦称作非晶氢化碳,α-C:H)所组成的群组。用于层间介电层20的额外选择包括任何上述材料的多孔形式,或以于处理期间改变为或者由多孔及/或可渗透的变为非多孔及/或不可渗透的形式。
层间介电层20可经由各种沉积方法而形成,其包括但不仅限于,从溶液中旋转沉积、从溶液中喷洒沉积、化学气相沉积(CVD)、等离子体增强CVD(PECVD)、反应性溅射沉积(reactive sputter deposition)、离子束沉积以及蒸镀。在一具体实施例中,层间介电层20是由经高密度等离子体化学气相沉积(HDPCVD)以沉积的氧化硅(SiO2)组成。高密度等离子体化学气相沉积(HDPCVD)为利用低压(2mTorr至10mTorr的范围)以达成高电子密度(1010cm3-1012cm3)以及高分率电离率(10-4至10-1)沉积的一化学气相沉积程序。高密度等离子体化学气相沉积(HDPCVD)典型地为一非共形(non-conformal)沉积程序。
平坦化程序可用以提供一平面结构,其中经平坦化的层间介电层20的上表面是与牺牲材料基座5的上表面共面。如同本文中所使用的,平坦化为一材料移除程序,其采用至少机械力例如磨擦媒介以产生平坦的表面。平坦化程序的一范例为化学机械平坦化。「化学机械平坦化」为一材料移除程序,其使用化学反应以及机械力两者以移除材料并且使表面平坦化。平坦化程序典型地移除出现于牺牲材料基座5的上表面上的共形层15的部分。
图4描述选择性地对共形层15以及下电极10移除牺牲材料基座5,以提供朝向下电极10的露出表面的开口25。移除牺牲材料基座5的刻蚀亦可选择性地针对层间介电质20。在一具体实施例中,移除牺牲材料基座5的刻蚀程序可以是非等向刻蚀或等向刻蚀。移除牺牲材料基座5的刻蚀程序可为干或湿刻蚀。在一具体实施例中,其中基座5的牺牲材料为非晶硅(Si),层间介电层20是由氧化硅(SiO2)构成,以及共形层15以及下电极10是由氮化硅(Si3N4)构成,移除牺牲材料基座5的刻蚀可为由氢氧化钾(KOH)组成的湿刻蚀。
图5描述将相变材料30a、30b于下电极10的露出表面以及层间介电层20的上表面沉积的一具体实施例。相变材料30a、30b可于带有下电极10的露出上表面的电性接触(electrical contact)而形成。在一具体实施例中,形成相变材料30a、30b的步骤包括将在开口25内的下电极10露出部分的顶部,由Ge、Sb、Te或其组合所构成的相变材料30a的第一部分,以及将在层间介电层20的上表面以及共形层15的上表面顶部,由Ge、Sb、Te所构成的相变材料30b的第二部分沉积。在一具体实施例中,形成相变材料30a、30b包括化学气相沉积(CVD)或物理气相沉积(PVD)。
在一具体实施例中,可将相变材料30a、30b由非晶相转变为结晶相。当处于非晶状态时,相变材料30a、30b为电气绝缘并且功能相似于金属氧化物半导体场效晶体管(metal oxide semiconductor field effect transistor,MOSFET)的栅极介电质(gate dielectric)。该用语「硫属化物(chalcogenide)」是用于本文中以表示一合金或化合物材料,其包含来自元素周期表的群组VI的至少一元素。可被本文采用的硫属化物合金的例示性范例,其包括但不仅限于,伴随Ge、Sb、As、Si的元素中的至少一者的Te或Se合金。在其它具体实施例中,相变材料是由任何合适的材料所制造,包括Te、Ga、In、Se以及S元素之一或更多者。在一具体实施例中,相变材料30a、30b具有Ge2Sb2Te5(GST)的组成分。虽然硫属化物为普遍用以作为相变材料的材料群组,若干相变材料,例如GeSb(GS)不使用硫属化物。因此,只要它们可保持不同电阻的独立的非晶以及结晶状态,可将各种材料用于相变材料30a、30b。
在一具体实施例中,由GST组成的相变材料30a、30b当于温度约25℃时为处于非晶相(amorphous phase)。当GST相变材料30a、30b的温度增加至约125℃时,相变材料30a、30b的电阻降低,代表由结晶相至面心立方相(FCC,Face Center Cubic)的相变的转化温度(transitiontemperature)。进一步增加GST相变材料30a、30b的温度至高于约180℃时,造成电阻的进一步降低,其起因于由面心立方相至GST的六方晶系相(Hex,Hexagonal)的相变。当增加GST相变材料30a、30b的温度至高于熔点(620℃)时,GST相变材料30a、30b熔化并经冷却,即淬熄(quench)后,返回至非晶固相。
在一具体实施例中,相变材料30a、30b的厚度范围可由约80nm至约500nm。在另一具体实施例中,相变材料30a、30b的厚度范围可由约20nm至约400nm。在又一具体实施例中,相变材料30a、30b的厚度范围可由约80nm至约200nm。相变材料30a、30b的厚度应比牺牲填充材料35的基座5的原始高度薄。在若干具体实施例中,相变材料30a、30b的厚度应为牺牲填充材料35的基座5的原始高度的一半厚度。
图6A-图6B描述将在开口25内的牺牲填充材料35沉积。在若干具体实施例中,牺牲填充材料35可为旋涂玻璃或光刻胶材料。在具体实施例中,其中开口25是填充以光刻胶材料,该光刻胶组成分可包括至少一树脂结合成分以及一光活化剂(photoactive agent)。各式各样的聚合或树脂结合剂可用于光刻胶。作为聚合成分,此类聚合结合剂可包括一或更多酸功能性单体,例如丙烯酸或甲基丙烯酸。在一具体实施例中,光刻胶屏蔽层可由DQN光刻胶构成。DQN光刻胶为包括重氮(diazoquinone,DQ)(光敏成分)以及酚醛(N-树脂)的二成分光刻胶。在一具体实施例中,将光刻胶屏蔽层使用旋涂技术沉积于开口内。用以提供牺牲填充材料35的旋涂玻璃(SOG)为SiO2以及悬浮在溶剂溶液中的掺杂物(无论是硼或磷)的混合物。将旋涂玻璃(SOG)经由类似光刻胶材料提供牺牲填充材料35的具体实施例的旋涂(spin-coating)以涂布(SOG)。
图6B描述一具体实施例,其中在牺牲填充材料35的沉积之前,于相变材料30a处形成势垒金属层36(barrier metal layer)。「势垒金属」为一材料,其用以从金属及/或半导体材料中化学地分离相变材料30a,例如,下电极10以及上电极,其提供与相变材料30a的电性接触。势垒金属层36可为一共形层,其出现于位于开口25内、于开口25的侧壁的相变材料30a的部分的上表面,以及出现于位于层间介电层20的上表面的相变材料30b的部分的上表面。在一具体实施例中,势垒金属层36可由TiN、TaN、TaSiN、TiTaN、TaRuN或其组合而构成。在一具体实施例中,经由物理沉积程序(PVD)例如溅射(sputtering)以毯式沉积势垒金属层36。在另一具体实施例中,可将势垒金属层36经由化学气相沉积(CVD)而沉积。在一具体实施例中,势垒金属层36的层可具有范围从约20nm至约100nm的厚度。
参考图6A以及图6B,可对牺牲填充材料35采用平坦化步骤,以产生一上表面,与相变材料30b的部分的上表面共面,该相变材料30b是出现于层间介电层20的上表面。参考图6B,在一具体实施例中,其中势垒金属层36是于牺牲填充材料35之前形成,平坦化步骤移除出现覆盖于相变材料30b的部分的上表面上的势垒金属层36的部分,该相变材料30b出现于层间介电层20的上表面。在若干具体实施例中,平坦化步骤可经由化学机械平坦化(CMP)而提供。
图7描述一具体实施例,其移除出现于层间介电层20的上表面上的相变材料30b的部分。在一具体实施例中,经由平坦化程序例如化学机械平坦化(CMP)以移除出现覆盖于层间介电层20的上表面上的相变材料30b的部分。平坦化程序典型地终止于层间介电层20的上表面。平坦化程序亦移除出现于开口25内的牺牲填充材料35的部分。图7描述于图6A中所描述的结构的平坦化。描述于图6B中的结构的平坦化,除了加入具有与层间介电层20的上表面共面的上表面的金属势垒层36以及牺牲填充材料35之外,将提供类似图7中所描述的结构。
图8描述将剩余的牺牲填充材料35移除的一具体实施例,例如,填充开口25的旋涂玻璃或光刻胶材料,以露出出现其中的相变材料30a。在一具体实施例中,剩余的牺牲填充材料35是经由选择性的刻蚀程序而移除。移除剩余的牺牲填充材料35的刻蚀可对出现于开口25内的相变材料30a为具选择性的。刻蚀35亦可对共形层15以及层间介电层20为具选择性的。在一具体实施例中,移除剩余的牺牲填充材料35的刻蚀程序可为非等向刻蚀或等向刻蚀。该刻蚀程序可为干或湿刻蚀。在一具体实施例中,其中剩余的牺牲填充材料35是由光刻胶或旋涂玻璃(SOG)构成,层间介电层20是由氧化硅(SiO2)构成,共形层15是由氮化硅(Si3N4)构成,以及相变材料30a是由Ge2Sb2Te5(GST)所构成,刻蚀35可为由稀释氢氟酸(dilute hydrofluoric acid,DHF)所组成的湿刻蚀。
图9例示将在开口25内的导电填充材料40沉积以及将导电填充材料40平坦化的一具体实施例。导电填充材料40可提供与相变材料30a间的电性沟通的位线。在一具体实施例中,位线用来对读取与写入运算而转移数据至相变随机存取存储器(PCRAM)装置的相变材料30a。在一具体实施例中,所提供位线以及相变材料30a的导电填充物40两者皆包含于开口25内,因此提供相变材料30a以及位线自对准之处。在一具体实施例中,使用沉积将导电填充物40于衬底顶部形成。更具体地,在本发明的一具体实施例中,将导电填充材料40经由沉积的程序形成,举例来说,包括化学气相沉积(CVD)或物理气相沉积(PVD)。适合用于形成导电填充材料40的物理气相沉积(PVD)方法的范例包括电镀(plating)与溅射(sputtering)。适合用于导电填充材料的材料的例示性范例包括但不仅限于铜(Cu)、钨(W)、钛(Ti)、铝(Al)、镍(Ni)、钽(Ta)、金(Au)、银(Ag)、金属半导体合金或其组合。在一范例中,导电填充材料40是由电镀的铜(Cu)所构成。在另一范例中,导电填充材料40是由以化学气相沉积所沉积的钨(W)所构成。
在具体实施例中,其中势垒金属层36不是在以填充材料35填充开口25之前形成,势垒金属层36可在移除填充材料35后以及用导电填充材料40填充开口25前于相变材料30a形成。
仍参考图9,在导电填充材料40的沉积之后,可采用平坦化程序至导电填充材料40,以使导电填充材料40的上表面与共形层15以及层间介电层20的上表面共面。平坦化程序可为化学机械平坦化(CMP)。
图10描述本发明的一具体实施例,其中在形成导电填充材料40之后将层间介电层20移除。可沉积桥接介电层45,以提供封闭的气隙50以分离相邻的位线,即,导电填充材料40的部分。层间介电层20可经由对共形层15、下电极10以及导电填充材料40具选择性的湿刻蚀以移除。在一具体实施例中,其中下电极10以及共形层15是由氮化硅(Si3N4)所构成,导电填充材料40是由钨(W)或铜(Cu)所构成,以及层间介电层20是由氧化硅(SiO2)所构成,层间介电层20可经由稀释氢氟酸(DHF)所组成的刻蚀以移除。气隙50可由来自环境的空气的气体所组成。桥接介电层45可由一位线的上表面延伸的任何介电材料所构成,即,导电填充材料40,至相邻位线的上表面,即,导电填充材料40。在一具体实施例中,桥接介电层45包括但不仅限于,一氧化物、氮化物、氮氧化物及/或硅酸盐、铝酸盐、钛酸盐以及氮化物。在一范例中,当桥接介电层45由氧化物所构成时,该氧化物可选自包括但不仅限于SiO2、HfO2、ZrO2、Al2O3、TiO2、La2O3、SrTiO3、LaAlO3、Y2O3以及其混合物的群组。在另一具体实施例中,桥接介电层45由氮化物构成,例如氮化硅。桥接介电层45的物理厚度可变化,但典型地,桥接介电层45具有范围自5nm至60nm的厚度。
桥接介电层45可经由沉积程序而形成,举例来说,化学气相沉积(CVD)、等离子体辅助CVD(plasma-assisted CVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)、蒸镀、反应性溅射、化学溶液沉积以及其它类似的沉积程序。在一范例中,桥接介电层45是使用包括SiH4、NH3以及N2的成长气体(precursor gasses),于范围自2Tor至5Tor的气压,于范围自400℃至480℃的温度下,由经等离子体增强化学气相沉积而沉积的氮化硅(Si3N4)所构成。注意上述的沉积程序仅提供为例示性的目的,并且非意图限制本发明,例如桥接介电层45可使用不填满气隙50的任何沉积方法以形成。
图11-图17描述用于移除过量上电极材料而不损害在与相变存储元件,例如相变随机存取存储器(PCRAM)装置的相变材料的电性接触中出现的上电极材料的自对准回蚀程序的一具体实施例。
图11描述根据至少一个本发明的其它方面,可采用于形成存储元件的方法的起始结构的一具体实施例。起始结构典型地包括置于衬底150上或其内的下电极100。衬底150可包含任何半导体材料,其包括但不仅限于Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP以及其它III/V化合物半导体。下电极100可由导电材料而形成。在一具体实施例中,下电极100是使用光光刻、刻蚀以及沉积方法经由衬底150以形成。描述于图11中的下电极100为类似于上述参考图1的下电极10。下电极10的上面描述可应用于参考图11而描述的下电极100。
在一具体实施例中,起始结构是由包括提供穿过材料叠层225至下电极100的开口250,以及将相变材料300a于下电极100的露出表面沉积的方法以形成。材料叠层225典型地包括类似于参考图3而描述于上的层间介电层20的层间介电层200。层间介电层20的上面描述可应用于参考图11而描述的层间介电层200。在一范例中,层间介电层20是由氧化硅(SiO2)所构成。
在一具体实施例中,材料叠层225亦可包括平坦化终止层210。平坦化终止层210可为一介电物质,例如氧化物、氮化物或氮氧化物材料,其沉积于层间介电层200的顶部。平坦化终止层210可具有范围自10nm至50nm的厚度。平坦化终止层210可使用化学气相沉积、蒸镀、化学溶液沉积、旋涂沉积或其组合而沉积。在一范例中,平坦化终止层210可由氮化硅构成。第二平坦化终止层215可出现以使层间介电层200自底层衬底150分离。
仍参考图11,使用光光刻以及选择性刻蚀方法以形成穿过材料叠层22至下电极100的开口250。再将相变材料300a、300b沉积,其中相变材料300a的第一部分形成于开口250内以及于下电极100的露出部分,以及相变材料300b的第二部分形成于材料叠层225的上表面。描述于图11的相变材料300a、300b为类似于上述参考图5的相变材料30a、30b。上述的相变材料30a、30b可应用到参考图11而描述的相变材料300a、300b。在一范例中,相变材料300a、300b具有Ge2Sb2Te5(GST)的组成分。
上电极400a可于出现于开口250内的相变材料300a形成。提供上电极400a的导电材料400b的部分亦于在材料叠层225的上表面的相变材料300b的部分形成。更具体地以及在本发明的一具体实施例中,将上电极400a以及导电材料400b经由化学气相沉积(CVD)或物理气相沉积(PVD)以沉积。适合用于形成上电极400a的物理气相沉积(PVD)方法的范例包括电镀与溅射。适合用于上电极400a以及导电材料400b的材料的例示性范例包括但不仅限于铜(Cu)、钨(W)、钛(Ti)、铝(Al)、镍(Ni)、钽(Ta)、金(Au)、银(Ag)、金属半导体合金或其组合。在一范例中,上电极400a以及导电材料400b是由电镀的铜(Cu)所构成。在另一范例中,上电极400a以及导电材料400b是由以化学气相沉积所沉积的钨(W)所构成。
图12描述以刻蚀终止材料450填充开口250的一具体实施例。因为刻蚀终止材料450是于包含上电极400a以及相变材料300a的相同开口250处形成,刻蚀终止材料450是与上电极400a以及相变材料300a对齐。因为刻蚀终止材料450是与上电极400a以及相变材料300a对齐,刻蚀终止材料450提供了自对准回蚀程序,并且当导电材料400b以及相变材料300b的第二部分被移除时,保护上电极400a以及相变材料300a。
在若干具体实施例中,刻蚀终止材料450可为旋涂玻璃或光刻胶材料。描述于图12的刻蚀终止材料450为相似于上述参考图6A以及图6B的牺牲填充材料35。上面描述的牺牲填充材料35可应用于参考图11而描述的刻蚀终止材料450。注意只要所选材料可在移除导电材料400b以及相变材料300b的第二部分的平坦化以及刻蚀程序期间,保护出现于开口250内的上电极400a,其它材料为适用于刻蚀终止材料。在一具体实施例中,如同在图13中所描述的,可将刻蚀终止材料450平坦化,使得刻蚀终止材料450的上表面与出现于材料叠层225上的导电材料400b的上表面共面。
图14描述移除出现于材料叠层225的导电材料400b,而出现于开口250的上电极400a是经由刻蚀终止材料450保护的一具体实施例。在一具体实施例中,导电材料400b可经由对刻蚀终止材料450具选择性的刻蚀程序以移除。移除导电材料400b的刻蚀亦可对出现于材料叠层225上的相变材料300b的第二部分为具选择性的。在一范例中,其中刻蚀终止材料450是由光刻胶构成,导电材料400b是由钨(W)或铜(Cu)所构成,以及相变材料300b的第二部分是由Ge2Sb2Te5(GST)所构成,移除导电材料400b的刻蚀可为反应性离子刻蚀或化学机械研磨程序。在一具体实施例中,其中导电材料400b是由铜(Cu)所构成,导电材料400b可经由选择性的化学机械平坦化(CMP)以移除。在另一具体实施例中,其中导电材料400b是由钨(W)所构成,导电材料400b可经由选择性刻蚀以移除,其中该刻蚀化学是由Ar/Cl2组成。在另一具体实施例中,移除导电材料400b的刻蚀亦移除出现于材料叠层225上的相变材料300b的第二部分。
在具体实施例中,其中相变材料300b的第二部分未经由移除导电材料400b的刻蚀程序移除,如同图15中所描述的,平坦化程序,例如化学机械平坦化(CMP),移除相变材料300b的第二部分。在一具体实施例中,平坦化程序于平坦化终止层210终止。
图16描述以对上电极400a以及材料叠层225具选择性的刻蚀以移除刻蚀停止材料450的一具体实施例。在一具体实施例中,刻蚀停止材料450是经由选择性的刻蚀程序而移除。移除刻蚀终止材料450的刻蚀可对出现于开口250内的上电极400a为具选择性的。移除牺牲填充材料35的刻蚀亦可对材料叠层225是具选择性的,例如,平坦化终止层210。在一具体实施例中,移除刻蚀终止材料450的刻蚀程序可为非等向刻蚀或等向刻蚀。移除刻蚀终止材料450的刻蚀程序可为干或湿刻蚀。在一具体实施例中,其中刻蚀终止材料450是由光刻胶或旋涂玻璃(SOG)构成,平坦化终止层210是由氧化硅(SiO2)构成,以及上电极400a是由铜(Cu)构成,移除刻蚀终止材料450的刻蚀可为由过硫酸铵所组成的湿刻蚀。
参考图17以及在本方法的一具体实施例中,于移除刻蚀停止材料450之后,将介电材料475的层(其后指为毯覆介电质475)以毯式沉积在于图16中所描述的结构顶部。毯覆介电质475可选自由含硅材料例如SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH以及SiCH化合物;带有若干或全部的硅被锗取代的上述含硅材料;碳掺杂氧化物;无机氧化物;无机聚合物;混成聚合物;例如聚酰胺或SiLKTM的有机聚合物;其它含碳材料;例如旋涂玻璃以及硅倍半氧烷基底材料的有机-无机材料;以及类钻碳(DLC,亦称作非晶氢化碳)所组成的群组。用于毯覆介电质475的额外选择包括:任何上述材料的多孔形式,或以于处理期间改变为或者由多孔及/或可渗透的变为非多孔及/或不可渗透的形式。
毯覆介电质475可经由各种方法形成,其包括但不限仅于,从溶液中旋转、从溶液中喷洒、化学气相沉积(CVD)、等离子体增强CVD(PECVD)、溅射沉积、反应性溅射沉积、离子束沉积以及蒸镀。在沉积之后,可将毯覆介电质475平坦化,以提供平坦的上表面,其中平坦化程序可包括化学机械平坦化(CMP)。
再将经沉积的毯覆介电质475图案化并且刻蚀,以形成到上电极400a的通孔。在通孔形成之后,经由使用例如CVD或电镀的传统处理,将导电金属沉积进通孔而形成内连接485。导电金属可包括但不仅限于:钨、铜、铝、银、金以及其合金。
虽然本发明已经以其较佳的具体实施例具体地显示以及描述,具本领域相关技艺的人员将了解在不脱离本发明的精神与范围下,可进行上述以及其它细节形式的改变。因此指本发明非限制于所描述与说明的确实形式与细节,而以所附加的权利要求范围为其范围。

Claims (11)

1.一种形成一装置的方法,用于形成相变随机存取存储器白对准位线,包含:
于一下电极的一部分上形成一牺牲材料的一基座;
形成相邻于该牺牲材料的至少一介电材料,该至少一介电材料具有与该牺牲材料的该基座的上表面共面的一上表面;
对该至少一介电材料以及该下电极具选择性地移除该牺牲材料的该基座以对该下电极的一露出表面提供一开口;
于该下电极的该露出表面上沉积一相变材料;以及
以一导电填充材料填充该开口;
其中,形成相邻于该牺牲材料的至少一介电材料包含:于该牺牲材料的该基座上形成一共形层;于该共形层上形成一层问介电层;以及平坦化以移除该层问介电层以及覆盖该牺牲材料的该基座的共形层的一部分。
2.根据权利要求1所述的方法,其中该下电极是由氮化硅组成。
3.根据权利要求1所述的方法,其中形成该牺牲材料的该基座包含:在该下电极上沉积由非晶硅组成的该牺牲材料,以及刻蚀该牺牲材料的一部分形成该牺牲材料的该基座,其中该牺牲材料的剩余部分出现于该下电极的上表面。
4.根据权利要求1所述的方法,其中于该牺牲材料的该基座上的共形层的形成包含:沉积由一氮化物组成的该共形层于该基座的该上表面、该基座的侧壁以及相邻于该基座的该下电极的露出部分。
5.根据权利要求1所述的方法,其中在该共形层上的该层问介电层的形成包含沉积一氧化物。
6.根据权利要求1所述的方法,其中该牺牲材料的该基座的移除包含一选择性刻蚀,其对该下电极以及该至少一介电材料具选择性地移除该牺牲材料的该基座。
7.根据权利要求1所述的方法,其中于该下电极的该露出表面上的该相变材料的沉积包含:经由物理气相沉积而沉积的一含钽材料,其中该相变材料亦形成于该至少一介电材料的上表面。
8.根据权利要求7所述的方法,其中以该导电填充材料填充该开口包含:
沉积一牺牲填充材料以填充该开口,该牺牲填充材料为一旋涂玻璃或一光刻胶材料;
平坦化以移除出现于该至少一介电材料的该上表面的该相变材料;
移除填充该开口的该牺牲填充材料;
将一势垒层沉积于该开口内;
将该导电填充材料沉积于至少该开口内;以及
将该导电填充材料平坦化,其中该导电填充材料的该上表面与该至少一介电材料的该上表面共面。
9.根据权利要求1所述的方法,进一步包含:在以该导电填充材料填充该开口之后对该共形层、该下电极及该导电填充材料具选择性地湿刻蚀移除以提供气隙,以及沉积密封介于相邻导电填充材料部分的该气隙的一桥接介电材料。
10.根据权利要求1所述的方法,其中该装置为一相变存储元件。
11.根据权利要求1所述的方法,其中该导电填充材料提供对准该相变材料的一位线。
CN201210022861.0A 2011-02-03 2012-01-10 形成pcram自对准位线方法及自对准深刻蚀方法 Active CN102629662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/020,051 US8273598B2 (en) 2011-02-03 2011-02-03 Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process
US13/020,051 2011-02-03

Publications (2)

Publication Number Publication Date
CN102629662A CN102629662A (zh) 2012-08-08
CN102629662B true CN102629662B (zh) 2014-09-10

Family

ID=46587877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210022861.0A Active CN102629662B (zh) 2011-02-03 2012-01-10 形成pcram自对准位线方法及自对准深刻蚀方法

Country Status (3)

Country Link
US (2) US8273598B2 (zh)
CN (1) CN102629662B (zh)
TW (1) TWI479606B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273598B2 (en) * 2011-02-03 2012-09-25 International Business Machines Corporation Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process
KR20120121727A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 셀 및 그 형성 방법, 셀 어레이, 반도체 소자, 반도체 모듈, 반도체 시스템, 전자 유닛 및 전자 시스템
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US8945403B2 (en) * 2012-04-27 2015-02-03 Micron Technology, Inc. Material test structure
US9653682B1 (en) * 2016-02-05 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory structure
US10535558B2 (en) * 2016-02-09 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
TWI702744B (zh) * 2018-04-30 2020-08-21 華邦電子股份有限公司 電阻式隨機存取記憶體結構及其製造方法
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US10833267B2 (en) * 2018-10-26 2020-11-10 International Business Machines Corporation Structure and method to form phase change memory cell with self- align top electrode contact
US10862031B2 (en) 2019-03-01 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method to effectively suppress heat dissipation in PCRAM devices
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11211556B1 (en) * 2020-07-20 2021-12-28 International Business Machines Corporation Resistive element for PCM RPU by trench depth patterning
KR20220049295A (ko) 2020-10-14 2022-04-21 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1554125A (zh) * 2001-09-07 2004-12-08 ض� 相变材料存储器装置
US6869841B2 (en) * 2001-10-11 2005-03-22 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
CN101005113A (zh) * 2005-12-27 2007-07-25 旺宏电子股份有限公司 用以形成可变电阻存储阵列中的自对准热绝缘单元的方法
US7314776B2 (en) * 2002-12-13 2008-01-01 Ovonyx, Inc. Method to manufacture a phase change memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
KR100481866B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
KR100641506B1 (ko) 2004-09-17 2006-11-01 동부일렉트로닉스 주식회사 반도체 소자 세정 방법
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US8273598B2 (en) * 2011-02-03 2012-09-25 International Business Machines Corporation Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1554125A (zh) * 2001-09-07 2004-12-08 ض� 相变材料存储器装置
US6869841B2 (en) * 2001-10-11 2005-03-22 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US7314776B2 (en) * 2002-12-13 2008-01-01 Ovonyx, Inc. Method to manufacture a phase change memory
CN101005113A (zh) * 2005-12-27 2007-07-25 旺宏电子股份有限公司 用以形成可变电阻存储阵列中的自对准热绝缘单元的方法

Also Published As

Publication number Publication date
US20120276688A1 (en) 2012-11-01
TWI479606B (zh) 2015-04-01
TW201234529A (en) 2012-08-16
US20120202333A1 (en) 2012-08-09
US8273598B2 (en) 2012-09-25
US8445313B2 (en) 2013-05-21
CN102629662A (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
CN102629662B (zh) 形成pcram自对准位线方法及自对准深刻蚀方法
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
US10056546B2 (en) Metal nitride keyhole or spacer phase change memory cell structures
CN102237390B (zh) 半导体装置及其制造方法
US8124950B2 (en) Concentric phase change memory element
US10748966B2 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
US11233198B2 (en) Three-dimensional stacked memory and preparation method thereof
TW201030946A (en) Nonvolatile memory cell including carbon storage element formed on a silicide layer
US20130087756A1 (en) Heat shield liner in a phase change memory cell
WO2009045635A2 (en) Phase change memory structures
CN105428528A (zh) 三维相变存储器存储单元的制备方法
TW202125713A (zh) 相變記憶體
TW201011865A (en) Integration methods for carbon films in two-and three-dimensional memories and memories formed therefrom
US10833267B2 (en) Structure and method to form phase change memory cell with self- align top electrode contact
CN103022348A (zh) 相变存储器及其形成方法
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
US8822973B2 (en) Memory cells and methods of forming memory cells
CN109755384A (zh) 相变存储器及其制备方法
WO2021262240A1 (en) Memory array containing capped aluminum access lines and method of making the same
US8536675B2 (en) Thermally insulated phase change material memory cells
CN101789492B (zh) 一种平面相变存储器的制备方法
CN104078563A (zh) 相变存储器及其形成方法、相变存储器阵列
CN105720191B (zh) 相变存储器及其形成方法
CN118785723A (zh) 半导体器件及其制造方法
CN101459191A (zh) 相变化存储装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant