TWI411021B - 自會聚底部電極環 - Google Patents

自會聚底部電極環 Download PDF

Info

Publication number
TWI411021B
TWI411021B TW98127879A TW98127879A TWI411021B TW I411021 B TWI411021 B TW I411021B TW 98127879 A TW98127879 A TW 98127879A TW 98127879 A TW98127879 A TW 98127879A TW I411021 B TWI411021 B TW I411021B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
forming
phase change
spacer
Prior art date
Application number
TW98127879A
Other languages
English (en)
Other versions
TW201108307A (en
Inventor
Matthew J Breitwisch
Chung Hon Lam
Hsiang Lan Lung
Original Assignee
Macronix Int Co Ltd
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd, Ibm filed Critical Macronix Int Co Ltd
Priority to TW98127879A priority Critical patent/TWI411021B/zh
Publication of TW201108307A publication Critical patent/TW201108307A/zh
Application granted granted Critical
Publication of TWI411021B publication Critical patent/TWI411021B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

自會聚底部電極環
本發明是涉及關於非揮發性記憶體胞元的自會聚底部電極環的形成,且更特別是關於相改變記憶體胞元。
在電腦記憶體中有兩個主要群組:非揮發性記憶體和揮發性記憶體。在非揮發性記憶體中為了包持資訊而持續輸入能源是不需要的,但是在揮發性記憶體中則是需要的。非揮發性記憶體裝置的範例是光碟(CD和DVD),磁性硬碟裝置以及相變化記憶體。揮發性記憶體裝置的範例包括DRAM(動態隨機存取記憶體)和SRAM(靜態隨機存取記憶體)。本發明是針對相變化記憶體(phase change memory)和在相位變化記憶體中形成較小記憶體胞元的方法。
在相變化記憶體中,資訊是儲存在可以被操控為不同相。這些相其中之一顯示出可以用在儲存資訊的不同電子性質。該非晶相和結晶相是典型的用於位元儲存(0與1資料)的兩個相,此因為他們在電子電阻中具有檢出上的差異。更特別為,該非晶相具有超過該結晶相為高的電阻。通常玻璃硫族化合物(glass chalcogenides)是用於做為相變化材料。這材料的基團包括硫族元素(chalcogen)(週期表第16/VIA族)以及更多正電性元素。當設計相變化記憶體胞元時,硒(Se)和碲(Te)是用在產生玻璃硫族化合物的最常用的半導體基團。此範例可以是Ge2Sb2Te5(GST)、SbTe以及In2Se3。然而,一些項變化材料不同利用硫族元素,像是GeSb。因此 ,只要他們可以保留單獨的非晶以及結晶狀態,種種材料均可以用在相變化材料胞元。
在相變化材料中該非晶和結晶相為可逆的。由於歐姆加熱,電子脈衝流過相改變材料以熔化該相改變材料。相對高強度與短持續脈衝導致快速的熔化以及冷卻時間;該相改變材料沒有時間形成有組織的晶粒,藉此產生非晶相。相對低強度與長持續脈衝使該相變化材料緩慢冷卻,於是形成有組織的晶粒且被稱為在該結晶相。同時,較小的項變化區域導致較少需要熔化該相變化材料的能量。
通常,底部電極是用來載該相變化區域中加熱該相變化材料。該底部電極的形狀、尺寸與形成影響該底部電極在提供該相改變材料的相改變所需的電流的有效品質。因此,其值得去製造最小化需要操作的能量的底部電極且提供該相改變材料均勻分布加熱。
本發明的例示性實施例為一種用於在基材上形成記憶體胞元結構的方法。該基材可以是但不限制於:裸晶基材、具有沉積在矽基材的上表面的絕緣材料層的該矽基材、或是具有在矽基材內所形成的底部接觸的該矽基材。在該基材上用以形成該記憶體胞元結構的該方法必須在基材上沉積第一絕緣材料的底部絕緣層、在該底部絕緣層上沉積第二絕緣材料的中介絕緣層以及在該中介絕緣層上沉積第三絕緣材料的頂部絕緣層。該第二絕緣材料是從該第一絕緣材料可獨立地移除以及該第三絕緣材料是從該第二絕緣材料可獨立地移除。貫孔形成步驟為在該頂部絕緣層以及該中介絕緣層中形成貫孔。切口步驟為在該貫孔中形成切口,致使該頂部絕緣層在該貫孔空間內突出於該中介絕緣層。
階段間隔件形成步驟為在該貫孔中形成階段間隔件,致使在該底部絕緣層上產生空腔。該空腔的大小是無關於該貫孔大小和微影。該空腔的大小是 依據該切口和沉積量。典型地,較大貫孔將得到較多沉積,而較小貫孔將得到較少沉積。因此,該空腔的關鍵尺寸將自會聚到該切口的大小。該階段間隔件形成步驟也形成了容納在該階段間隔件內而延伸到該底部絕緣層的一通道。蝕刻步驟是在該階段間隔件中的該通道而被延伸穿過該底部絕緣層和延伸到該基材的頂部表面。在本發明的一特定實施例中,其該第一絕緣材料和該第三絕緣材料由相同材料所構成,在該蝕刻步驟期間中該頂部絕緣層也被移除。底部電極環形成步驟為在該底部絕緣層內的該通道中形成底部電極環。該底部電極環孢含外部導電材料以及內部絕緣材料。相變化形成步驟為相變化材料沉積在該底部電極環上。頂部電極層形成步驟為頂部電極形成在該相變化材料上。
本發明的另一例示性觀點為一種記憶體胞元結構。該記憶體胞元結構由基材所構成。該基材可以包括但不限制於裸矽基材、具有沉積在矽基材的頂部表面的絕緣材料層的該矽基材、或是具有在矽基材內所形成的底部接觸的該矽基材。
該記憶體胞元結構具有在該基材上的底部絕緣層,其由第一絕緣材料所構成。底部電極環是在該底部絕緣層內形成。該底部電極環是由杯型外部導電材料以及在該外部導電材料內的一內部絕緣材料所構成。相變化層是由相變化材料所構成且在該底部電極環和該底部絕緣層上,該底部電極環相較於該相變化層的直徑變化具有較小的直徑變化。頂部電極層是由導電材料所構成且在該相變化層上形成。
102、1002‧‧‧起始晶圓、底部電極環
104‧‧‧基材
106、108、110‧‧‧絕緣層
112‧‧‧底部接觸
202‧‧‧貫孔
302‧‧‧切口
402‧‧‧間隔件層
404‧‧‧空腔
502‧‧‧階段間隔件
504‧‧‧通道
802‧‧‧外部導電層
902‧‧‧內部絕緣層
1102‧‧‧相改變層
1104‧‧‧頂部電極
1106‧‧‧相改變絕緣層
被視為本發明的請求標的是在說明書的結論中特別地被指出且在申請專利範圍中被具體請求。本發明的前述和其他目的、特徵以及優點是從結合伴隨著圖式與採用以下詳細描述而為明顯,其中:
第1圖表示起始晶圓、基材和絕緣層。
第2圖表示貫孔形成。
第3圖表示切口形成。
第4圖表示間隔件材料沉積以及空腔形成。
第5圖表示階段間隔件形成。
第6圖表示底層電極環的通道形成。
第7圖表示階段間隔件移除。
第8至10圖表示底層電極環形成。
第11圖表示相改變組件以及頂部電極形成。
本發明是以參考第1至11圖而被描述。當參考這些圖式時,整體全部顯示的類似組件是以類似的元件符號來指示。本發明的實施例通常是針對但並未限制在於形成相變化記憶體(PCM)裝置的自會聚尺寸(關鍵尺寸)的電極環。該電極環可以用在PCM裝置中改變相變化狀態。
第1圖表示起始晶圓102。在本發明的特定實施例中,該起始晶圓是由基材104、底部絕緣層106、中介絕緣層108、頂部絕緣層110以及底部接觸112所構成。該基材可以由矽、在矽上的二氧化矽或是任何其他前段製程(front-end-of-line;FEOL)的起始晶圓所構成,其包括在該晶圓裡面的存取電晶體。該底部接觸112可以由可以攜帶該PCM裝置的足夠驅動電流的任何導電材料所構成。在本發明的一特定實施例中,該底部接觸112是由鎢(W)所構成。
前述三個絕緣層106、108和110可以由任何電絕緣材料所構成,然而具有限制因素。該底部絕緣層106必須從該中介絕緣層108獨立地可移除,以及該中介絕緣層108必需從該頂部絕緣層110獨立地可移除。在本發明的一特定實施例中,該底部絕緣層106是由氮化矽所構成,該中介絕緣層108是由二氧化矽所構成,以及該頂部絕緣層110是由氮化矽所構成。前述三個絕緣 層的沉積技術對在此領域的具有通常知識者為熟知。例如:該沉積可以利用各種化學氣相沉積(CVD)過程。
現轉向第2圖,貫孔(via)202在該頂部絕緣層110和該中介絕緣層108中形成。該貫孔202的底部是該底部絕緣層106的頂部表面。該貫孔可以用此領域中具有通常知識者熟知的微影遮罩和反應性離子蝕刻(RIE)技術來形成。在本發明的特定實施例中,該貫孔202直接形成在該底部電極112上。第3圖顯示在該貫孔202中的切口302的形成。該頂部絕緣層110突出於在該貫孔202內的該中介絕緣層108。此領域中具有通常知識者將瞭解各種濕蝕刻可以施用於形成切口。所使用的濕蝕刻是根據用在該頂部絕緣層110和該中介絕緣層110的材料。在本發明的實施例中,其中該頂部絕緣層110是由氮化矽所構成以及該中介絕緣層108是由二氧化矽所構成,使用稀氫氟酸(dilute hydrofluoric acid;DHF)濕蝕刻,以便該中介絕緣層108可以用相較於該頂部絕緣層110為非常高的速率而被蝕刻以形成該切口302。在第4圖中,高度適形間隔件層402沉積在該頂部絕緣層110上與沉積在該中介絕緣層108內所容納的貫孔202中。空腔404在該間隔件層402內且大約到該貫孔202的中心(請參見第3圖)中形成。該切口302(請參見第3圖)避免該間隔件材料完全填充該貫孔202。該空腔404的直徑是無關於該貫孔202的直徑且是兩倍於形成在該頂部絕緣層110和該中介絕緣層108之間形成的該切口的直徑。較大貫孔202將可得到較多的沉積而較小的貫孔202可得到較少的沉積。因此,該空腔404的直徑(關鍵尺寸)將自會聚到該切口的大小。再者,該關鍵尺寸為無關於微影。在本發明的實施例中,該間隔件層是由非晶矽所構成且利用CVD程序而沉積。
第5圖表示階段間隔件502與在該階段間隔件502內的通道504的形成。該階段間隔件502以及該通道是藉由蝕刻該間隔件層402(請參考第4圖)所形成。該空腔404(請參考第4圖)導致該蝕刻穿透到該貫孔202的中心以及 在該階段間隔件402被蝕刻完之前而蝕刻到在該空腔404下的該間隔件層,因此在該貫孔202內留下一環。該通道504從該階段間隔件502的頂部延伸到該底部絕緣層106的頂部表面。該通道504的側壁為該階段間隔件502。此領域具有通常知識者將瞭解可以對該蝕刻採用指向性RIE程序。
現轉向第6圖,該通道504延伸穿過該底部絕緣層106。該階段間隔件502是用於作為蝕刻到該底部絕緣層106的硬遮罩。該通道504向下延伸以穿過該底部絕緣層106,致使該通道504的底部為該基材104的頂部表面或是該底部接觸112的頂部表面。此外,該頂部絕緣層也被移除。在本發明的一特定實施例中,該頂部絕緣層和該底部絕緣層106都是由氮化矽所構成,對於蝕刻到該底部絕緣層和移除該頂部絕緣層可以採用指向性RIE。
在第7圖中,該階段間隔件被移除。此領域中具有通常知識者將了解所採用的蝕刻將依據用於該階段間隔件的材料類型。在本發明的一特定實施例中,該階段間隔件是由非晶矽所構成,而氫氧化鉀(KOH)和氫氧化四甲銨(tetramethylammonium hydroxide;TMAH)則可以用於該蝕刻中。
第8圖顯示由導電材料所構成的外部導線層802的形成。該外部導電層802是沿著與對齊於該通道504的側壁和底部而形成。在本發明的特定實施例中,該外部導電層802是與該底部接觸112接觸。此領域具有通常知識者將瞭解可以使用各種電性導線材料,例如但不限制在氮化鈦(TiN)或是氮化鉭(TaN)。對於各種導線材料的沉積可以採用常規的CVD程序。
第9圖顯示由絕緣材料所構成的內部絕緣層902的形成。該內部絕緣層902是沉積在該外部導電層802上且填充該通道504的剩餘部分。在本發明的實施例中,該內部絕緣層902是由氮化矽所構成。此領域具有通常知識者將瞭解對於該內部絕緣層902的形成可以採用常規的CVD介電質程序。
轉到第10圖,該通道外面的該中介絕緣層和該內部絕緣層902以及該通道外面的外部導電層802會被移除。此領域具有通常知識者將瞭解對於該通道外 面的該中介絕緣層和該內部絕緣層902以及該通道外面的外部導電層802的移除可以採用譬如但不限制於化學機械拋光(CMP)程序。
對於該通道外面的該中介絕緣層和該內部絕緣層902以及該通道外面的外部導電層802的移除會露出該底部絕緣層106的頂部表面和所形成的該底部電極環1002的頂部表面。該底部絕緣層106的頂部表面和所形成的該底部電極環1002的頂部表面是平行於該基材的頂部表面,藉此對於相改變層的沉積而形成平坦表面。該底部電極環1002是由容納在該內部絕緣層902其中的該外部導電層802杯所構成。該底部電極環1002是容納在該底部絕緣層106內。在本發明的一特定實施例中,該底部電極環1002是直接定位在該底部接觸112上。
如第11圖所示,該相改變層1102和頂部電極1104是在該底部絕緣層106和該底部電極環1002上形成。在本發明的實施例中,該相改變層1102為與該底部電極環1002至少相同寬的區塊。該頂部電極1104是在該相改變層1102上形成。在本發明的特定實施例中,該相改變層1102是由鍺-銻-碲(GST)所構成以及該頂部電極1104是由氮化鈦(TiN)所構成。此領域具有通常知識者將瞭解對於該相改變層1102和該頂部電極1104的形成可以採用各種程序,例如但並不限制於,相改變材料沉積的CVD程序以及金屬沉積的金屬濺渡程序。再者,由於該底部電極802是被形成以作為該自會聚空腔404(請參見第4圖)的結果,該底部電極802具有小於該相變化層1102的直徑變化為較少的直徑變化。
在本發明的替換實施例中,該相改變層1102是在相改變絕緣層1106內形成。該相改變絕緣層1106是在該底部絕緣層106上和在該底部電極環1002上形成。溝槽隨後在該相改變絕緣層1106中的該底部電極環102上形成,致使該溝槽的底部是該底部電極環1002的頂部表面和該底部絕緣層106的頂部表面。該頂部電極1104隨後在該相改變層1102和該相改變絕緣層1106上 形成。在本發明的實施例中,該相改變絕緣層1106是由二氧化矽所構成。此領域具有通常知識者將瞭解對於該相改變絕緣層1106的形成、溝槽形成以及適用於形成該頂部電極1104的表面的形成可以採用各種程序。這些程序可以包括和並未限制在對於該相改變絕緣層1106的形成的CVD程序、對於溝槽形成的微影遮罩和RIE程序、以及對於過量相改變層1102的移除的CMP程序。
本發明具有對於子微影印刷方法(sub-lithographic printing method)所描述的較佳實施例(其傾向作為說明性而非為限制),然而應注意到可以按照上述教導可使領域具有通常知識者可以進行改良與改變。因此,應可以了解到在該特定實施例所揭示者所進行的任何改變均屬於在本發明的範圍與精神內而由所附加的申請專利範圍所涵蓋。於是,具有本發明所描述的觀點以及帶有由專利法所需的細節和特質,其是由專利特許證(Letters Patent)所請求並渴望保護而被提出在該附加的申請專利範圍中。
104‧‧‧基材
106‧‧‧絕緣層
112‧‧‧底部接觸
802‧‧‧外部導電層
902‧‧‧內部絕緣層
1002‧‧‧起始晶圓、底部電極環
1102‧‧‧相改變層
1104‧‧‧頂部電極
1106‧‧‧相改變絕緣層

Claims (13)

  1. 一種形成記憶體胞元結構的方法,該方法包括:在一基材上形成至少一底部絕緣層,該底部絕緣層由一第一絕緣材料構成;在該基材上形成至少一中介絕緣層,該中介絕緣層由一第二絕緣材料構成,從該第一絕緣材料可獨立地移除該第二絕緣材料;在該基材上形成至少一頂部絕緣層,該頂部絕緣層由一第三絕緣材料構成,從該第二絕緣材料可獨立地移除該第三絕緣材料;在該頂部絕緣層以及該中介絕緣層中形成一貫孔;在該中介絕緣層中形成一切口,致使該頂部絕緣層突出於在該貫孔內的該中介絕緣層;在該貫孔中形成一間隔件材料的階段間隔件,致使在該底部絕緣層上產生一空腔,該空腔的直徑獨立於該貫孔的直徑,該階段間隔件環繞一通道,該通道延伸到該底部絕緣層;蝕刻該底部絕緣層,致使該通道延伸穿過該底部絕緣層;移除該階段間隔件;形成完全填充該底部絕緣層中的該通道的一底部電極環,該底部電極環由一外部導電材料以及一內部絕緣材料構成;在該底部電極環上形成由一相變化材料所構成的一相變化層;以及在該相變化材料上形成由一導電材料所構成的一頂部電極層。
  2. 如申請專利範圍第1項所述的方法,其中在該中介絕緣層中形成該切口的步驟包括蝕刻該中介絕緣層,致使該頂部絕緣層突出於該貫孔內的該中介絕緣層。
  3. 如申請專利範圍第1項所述的方法,其中形成該階段間隔件的步驟包括:在該貫孔內以且沿著該切口沉積一間隔件層,該間隔件層包含該空腔;以及蝕刻該間隔件層,致使在該階段間隔件內形成該通道。
  4. 如申請專利範圍第3項所述的方法,其中該間隔件層是由非晶矽所構成。
  5. 如申請專利範圍第1項所述的方法,其中在該底部絕緣層中形成該通道的步驟包括蝕刻由該階段間隔件內的該通道所露出的該底部絕緣層的表面。
  6. 如申請專利範圍第1項所述的方法,其中該基材包括位於該底部電極環正下方且由導電材料所構成的一底部接觸。
  7. 如申請專利範圍第1項所述的方法,其中形成該底部電極環的步驟包括:形成由該外部導電材料所構成的一外部導電層,該外部導電層完全對齊於在該底部絕緣層的該通道的側壁和底部;形成由該內部絕緣層所構成的一內部絕緣層,該內部絕緣材料被包含在該外部導電層內且完全填充該底部絕緣層的該通道;以及拋光該底部絕緣層、該中介絕緣層、該外部導電層以及該內部絕緣層,致使該底部絕緣層的頂部表面、該外部導電層的頂部表面以及該內部絕緣層的頂部表面平行於該基材的頂部表面,以及完全移除該中介絕緣層。
  8. 如申請專利範圍第1項所述的方法,其中形成該相變化層的步驟包括:在該底部電極環上以及在該底部絕緣層上形成一相變化絕緣層;在該底部電極環上的該相變化絕緣層中形成溝槽,該溝槽至少與該底部電極環一樣寬;以及以相變化材料完全填充該溝槽。
  9. 如申請專利範圍第1項所述的方法,其中該外部導電材料為鎢。
  10. 如申請專利範圍第1項所述的方法,其中該第一絕緣材料和該三絕緣材料為氮化矽。
  11. 如申請專利範圍第1項所述的方法,其中該第二絕緣材料為二氧化矽。
  12. 如申請專利範圍第1項所述的方法,其中該內部絕緣材料為氮化矽。
  13. 如申請專利範圍第1項所述的方法,其中該相變化材料為鍺-銻-碲(GST)。
TW98127879A 2009-08-19 2009-08-19 自會聚底部電極環 TWI411021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98127879A TWI411021B (zh) 2009-08-19 2009-08-19 自會聚底部電極環

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98127879A TWI411021B (zh) 2009-08-19 2009-08-19 自會聚底部電極環

Publications (2)

Publication Number Publication Date
TW201108307A TW201108307A (en) 2011-03-01
TWI411021B true TWI411021B (zh) 2013-10-01

Family

ID=44835588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98127879A TWI411021B (zh) 2009-08-19 2009-08-19 自會聚底部電極環

Country Status (1)

Country Link
TW (1) TWI411021B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125108A1 (en) * 2004-12-09 2006-06-15 Martin Gutsche Method of producing a microelectronic electrode structure, and microelectronic electrode structure
US20060274575A1 (en) * 1999-03-25 2006-12-07 Tyler Lowrey Electrically programmable memory element with reduced area of contact

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060274575A1 (en) * 1999-03-25 2006-12-07 Tyler Lowrey Electrically programmable memory element with reduced area of contact
US20060125108A1 (en) * 2004-12-09 2006-06-15 Martin Gutsche Method of producing a microelectronic electrode structure, and microelectronic electrode structure

Also Published As

Publication number Publication date
TW201108307A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
US7935564B2 (en) Self-converging bottom electrode ring
US10056546B2 (en) Metal nitride keyhole or spacer phase change memory cell structures
TWI508338B (zh) 單遮罩相變記憶體製程整合
US7879645B2 (en) Fill-in etching free pore device
US7514705B2 (en) Phase change memory cell with limited switchable volume
US7682868B2 (en) Method for making a keyhole opening during the manufacture of a memory cell
US7875493B2 (en) Memory structure with reduced-size memory element between memory material portions
US7067837B2 (en) Phase-change memory devices
US7964863B2 (en) Memory cell having a side electrode contact
KR100808365B1 (ko) 상 변화 메모리 셀 내에 상 변화층 형성
US7973301B2 (en) Low power phase change memory cell with large read signal
US8273598B2 (en) Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process
JP2008072088A (ja) 異なる相変化材料を有する低電力相変化メモリセル
JP2007273988A (ja) 薄膜電極に周囲で接続した相変化メモリ素子およびその製造方法
JP2007288201A (ja) 均質性が改善された側壁スペーサを備えたメモリセル
US20070164266A1 (en) Semiconductor device and method of manufacturing the same
TW200845154A (en) Uniform critical dimension size pore for pcram application
KR100935591B1 (ko) 콘택 저항 및 리셋 커런트를 개선할 수 있는 상변화 메모리소자 및 그 제조방법
US9018615B2 (en) Resistor random access memory structure having a defined small area of electrical contact
CN111146340B (zh) 一种相变存储器单元及其制备方法
TWI411021B (zh) 自會聚底部電極環
CN101997082B (zh) 自会聚底部电极环
KR20070079647A (ko) 상변화 메모리 소자의 제조 방법
KR20140029813A (ko) 상변화 메모리 소자 및 그 제조방법