KR20080053374A - 반도체 구조, 특히 균일 높이 히터를 갖는 상변화 메모리장치 - Google Patents

반도체 구조, 특히 균일 높이 히터를 갖는 상변화 메모리장치 Download PDF

Info

Publication number
KR20080053374A
KR20080053374A KR1020087008755A KR20087008755A KR20080053374A KR 20080053374 A KR20080053374 A KR 20080053374A KR 1020087008755 A KR1020087008755 A KR 1020087008755A KR 20087008755 A KR20087008755 A KR 20087008755A KR 20080053374 A KR20080053374 A KR 20080053374A
Authority
KR
South Korea
Prior art keywords
forming
heater
etch stop
layer
phase change
Prior art date
Application number
KR1020087008755A
Other languages
English (en)
Inventor
일야 카르포브
유동 김
밍 진
쉬암 프라사드 테에가푸람
진욱 이
Original Assignee
에스티마이크로일렉트로닉스 에스.알.엘.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티마이크로일렉트로닉스 에스.알.엘. filed Critical 에스티마이크로일렉트로닉스 에스.알.엘.
Publication of KR20080053374A publication Critical patent/KR20080053374A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

자신의 히터(26)를 확장하는 캘코제나이드 메모리 영역(28)을 갖는 복수의 상변화 메모리 장치들에 의해 형성된 상변화 메모리이다. 히터(26)는 모두 상대적으로 균일한 높이를 갖는다. 높이 균일성은 식각 중지층(18) 및 희생층(24)을 포함하는 절연체 내의 공극 내에 히터들을 형성함에 의하여 성취된다. 상기 희생층은 화학적 기재 평탄화와 같은 식각 프로세스를 통하여 제거된다. 식각 중지층은 반복적인 방법으로 형성될 수 있고 웨이퍼 상에 모든 장치들을 가로질러 공통이며, 상당한 균일성이 히터 높이에 있어서 성취된다. 히터 높이 균일성은 프로그램 된 메모리 특성들에서 더 나은 균일성을 야기한다.

Description

반도체 구조, 특히 균일 높이 히터를 갖는 상변화 메모리 장치 {Semiconductor structure, in particular phase change memory device having a uniform height heater}
본 발명은 일반적으로 상변화 메모리들에 관련되고, 특히 더욱 균일한 히터를 갖는 상변화 메모리 및 그것의 제조 프로세스에 관련된다.
상변화 메모리 장치들은 전자 메모리 적용을 위하여 상변화 물질들, 즉, 일반적인 비결정성 및 일반적인 결정성 상태 사이에 전기적으로 변화될 수 있는 물질들을 이용한다. 메모리 요소의 한 유형은 일반적인 비결정성 구조적 상태 및 일반적인 결정성 국지적-차원 상태 사이에, 또는 완전한 비결정성 및 완전한 결정성 상태 사이에 전체 스펙트럼을 가로지르는 국지적 차원의 다른 검출 가능한 상태들 중에서 전기적으로 변환될 수 있는 상변화 물질을 이용한다. 상변화 물질들의 상태가 또한 비휘발성이고, 이는 저항성분 값을 나타내는 결정성, 준-결정성, 비결정성 또는 준-비결정성 상태 중 하나로 구성되었을 때, 그 상 또는 물리적 상태 및 그것에 관련된 저항성분 값이 다른 프로그래밍 이벤트에 의하여 변화될 때까지 유지된다. 상태는 전기적 전력을 제거함에 의하여 변화지 않는다.
이러한 유형의 메모리들의 한 문제점은, 본 제조 프로세스의 관점에서, 히터 층의 높이가 동일한 웨이퍼 내에서 그리고 웨이퍼에 따라 변화하여, 높은 수준의 프로그래밍 전류 변화를 야기한다는 사실에 있다.
이는 불리한 점이며, 이는 메모리 셀들의 프로그램 된 물리적 상태 및 그것의 전기적 특성들은 프로그래밍 전류의 값에 의존하기 때문이다. 프로그래밍 전류에 있어서 변화는 특히 다중레벨 메모리들의 경우에서 데이터를 저장하는데 있어서 오류들, 및 판독에 있어서 오류들을 결정할 수 있다.
본 발명의 목적은 앞서 지적된 문제점을 해결하는데 있다.
본 발명에 따라, 여기서 청구항 제1항 내지 제10항에서 각각 정의된, 반도체 구조의 제조 프로세스 및 중간 반도체 구조가 제공된다.
본 발명의 이해를 위하여, 첨부된 도면들을 참조하여, 순전히 비제한적인 예시로서, 선호되는 실시예가 여기서 묘사된다.
도 1 내지 7은 확대되었고, 본 발명의 일 실시예에 따른, 상변화 메모리의 연속적인 제조 단계들에서 단면 모습들이다.
도 8은 도 7의 메모리를 통합하는 시스템의 묘사이다.
도 1을 참조하면, 웨이퍼는 몸체(10)를 포함하고, 이는 예를 들면 반도체 기판 상에 층간 유전층을 포함한다. 층간 유전층은 예를 들면 산화물이다. 바닥 어드레스 라인(12)은 층간 유전체(10) 내에 형성된다. 일 실시예에서, 바닥 어드레스 라인(12)은 전통적인 기술들에 따라 만들어진 구리로 형성된 로우 라인(row line)이다.
다음으로, 층들의 적층은 바닥 어드레스 라인(12) 상에 형성된다. 도 1의 실시예에서, 상기 층들의 적층은 제1 물질의 제1 유전층(14), 제2 물질의 제2 유전층(16), 제1 물질의 제3 유전층(18), 및 제2 물질의 희생 유전층(24)을 포함한다. 예를 들면, 상기 제1 물질은 질화물이고 상기 제2 물질은 산화물이다. 이 경우 공극(pore, 20)은 층들의 적층(14, 16, 18, 24)으로 패턴되고 식각된다.
다음으로 도 2에서 보이는 바와 같이, 측벽 스페이서(22)는 이방성(anisotropic) 식각에 앞선 스페이서 물질의 축적에 의하여 형성된다. 상기 스페이서 물질은 예를 들면 질화물이다. 결과적인 공극(20)은 예를 들면 40 내지 80 나노미터의 리소그래피(lithographic) 아래의 너비 차원을 갖는다. 게다가, 측벽 스페이서(22)는 기울어진 어깨부(36)를 갖는다.
도 3으로 넘어가, 히터 물질(26)은 상기 공극(20) 내에 축퇴된다. 상기 히터 물질(26)은 티타늄 실리콘 질화물(titanium silicon nitride)과 같은 어떠한 높은 저항성 물질일 수 있다. 그로인해 상기 공극(20)이 채워지고 상기 층들의 적층(14, 16, 18, 24)은 상기 히터 물질(26)에 의하여 덮인다.
다음으로, 도 4에서, 화학적 기재 평탄화(CMP, chemical mechanical planarization)는 평탄화된 표면을 형성하기 위하여 실현된다. 상기 평탄화는 상기 히터 물질(26) 및 상기 희생 유전체(24)를 통하여 계속하고 질화물이 있는 제3 유전층(18) 상에서 멈춘다. 그러므로 상기 제3 유전층(18)이 화학적 기재 평탄화 또 는 다른 식각 프로세스를 위하여 식각 중지로서 행동함이 이해될 수 있다.
화학적 기재 평탄화에서, 많은 유형의 슬러리(slurry)들이 이용될 수 있고, 이는 예를 들면 산화물 및 질화물 사이에 높은 마멸 선택성을 갖는다. 화학적 기재 식각 중지로서 작용하는 제3 유전층(18)은 어떠한 주어진 웨이퍼 내에서 그리고 웨이퍼에 따라 히터 높이의 높은 반복성을 제공한다.
화학적 기재 평탄화는 또한 측벽 스페이서(22)의 어깨부(36)를 제거하고, 이는 도 4에 보인 평평한 구조를 야기한다. 다음으로 캘코제나이드층(28)이 축퇴되고, 다음으로 상변화 메모리 셀의 탑 전극을 형성하기 위하여 마침내 이용되는 도전층(30)이 뒤따른다.
도 6으로 넘어가면, 캘코제나이드층(28) 및 도전층(30)은 섬 및 줄무늬를 형성하기 위하여 패턴되고 식각되고, 그로 인해 메모리 요소 또는 상변화 메모리 장치를 형성한다.
도 7에서, 캡슐화층(36)은 층들 30 및 28을 포함하는 적층 상으로 형성된다. 상기 캡슐화층(36)은 상기 캘코제나이드층(28)의 측벽들을 보호한다. 일 실시예에서, 층 36은 저온 질화물로 형성된다. 다음으로 절연체(34)는 캡슐화층(36) 상으로 형성되고 절연체(34) 및 캡슐화층(36)은 공극을 형성하기 위하여 식각된다. 탑(top) 어드레스 라인(32)은 절연체(34) 및 캡슐화층(36) 내의 공극 내에서 다음으로 축퇴되고 형성된다. 상기 탑 어드레스 라인(32)은 예를 들면 컬럼(column) 라인을 형성하고 바닥 어드레스 라인(12)으로 일반적으로 가로질러 배치된다.
도 7의 상변화 메모리 장치 내에서, 제3 유전층(18)은 주어진 웨이퍼 상에서 만들어지는 상변화 메모리 장치들 모두에 대하여 공통이기 때문에, 상기 장치들 모두가 정확히 같은 또는 적어도 본질적으로 동일한 높이를 갖는 히터(26)를 갖는다. 즉, 수개의 다른 장치들을 가로질러 식각 중지 유전체로서 작용하는 공통 제3 유전층(18)의 이용이 공통의 히터 높이를 야기한다.
공통 히터 높이의 한 이점은 모든 상변화 메모리 장치들이 본질적으로 동일한 프로그래밍 전류를 수신한다는 것이다. 결과적으로, 상변화 메모리 장치가 주어진 상태로 프로그램될 때, 그것은 동일한 상태 내의 다른 장치들의 그것에 매칭되는 특징을 가질 것이고, 이는 여러 그러한 장치들로 만들어진 전체 메모리 어레이에 더 우수한 균일성을 제공한다.
여러 다른 배치들이 공통 히터(26) 높이를 결정하기 위하여 메모리 어레이의 여러 장치들을 가로질러 공통의 식각 중지층을 이용할 수 있다. 예를 들면, 네 개의 교대하는 층들(14, 16, 18, 및 24)를 이용하는 대신에, 오직 두 개의 층들이, 질화물과 같은, 한 물질로 형성된 낮은 층으로 제공될 수 있고, 최종 히터 높이에 대하여 바람직한 높이를 가질 수 있다.
캘코제나이드층(28)은 더 많은 결정성 상태 및 더 많은 비결정성 상태 사이에 메모리 물질의 상을 변화하기 위하여 전류를 적용함에 의하여 적어도 두 개의 메모리 상태들 중 하나로 프로그램되는 것이 가능한 상변화, 프로그램 가능한 메모리 물질일 수 있고, 여기서 본질적인 비결정성 상태의 메모리 물질의 저항성분은 본질적인 결정성 물질의 메모리 물질의 저항성분보다 크다.
메모리 물질의 상태 또는 상을 변화하기 위한 캘코제나이드층(28)의 프로그 래밍은 전극들 또는 어드레스 라인들(12 및 32)로 전압 전위들을 인가함에 의하여 성취될 수 있고, 그로 인해 캘코제나이드층(28)을 가로지르는 전압 전위를 생성한다. 전기적 전류는 인가된 전압 전위들에 응답하여 캘코제나이드층(28)을 통하여 흐르고, 캘코제나이드층(28)을 가열하는 것을 야기한다.
이러한 가열은 캘코제나이드의 상태 또는 상을 변화시킬 수 있다. 캘코제나이드층(18)의 상 또는 상태를 변화시키는 것은 상기 메모리 물질의 전기적 특성을 변화시키고, 예를 들면, 상기 메모리 물질의 저항성분이 메모리 물질의 상을 변화시킴에 의하여 변화될 수 있다. 각각 비결정성 및 결정성 상태들을 갖는 "리셋(reset)" 및 "세트(set)"의 관계는 관례이고 적어도 반대의 관례가 채택될 수 있음이 고려될 것이다.
전기적 전류를 이용하여, 상기 메모리 물질은 메모리 물질을 비결정화하고 "리셋"하기 위하여 상대적으로 높은 온도로 가열될 수 있다(예를 들면, 로직 "0" 값으로 메모리 물질을 프로그램). 상대적으로 낮은 결정화 온도로 메모리 물질의 부피를 가열하는 것은 메모리 물질을 결정화하고 "세트"할 수 있다(예를 들면, 로직 "1" 값으로 메모리 물질을 프로그램). 메모리 물질의 다양한 저항성분은 메모리 물질의 부피를 통하여 전류 흐름 및 지속의 양을 변화시킴에 의하여 정보를 저장하도록 성취될 수 있다.
도 8로 돌아가서, 본 발명의 실시예에 따라, 시스템(500)의 일부가 묘사된다. 시스템(500)은 예를 들면, 개인 휴대용 정보 단말(PDA), 무선 능력을 갖는 랩톱 또는 휴대용 컴퓨터, 웹 타블렛(tablet), 무선 전화, 호출기, 인스턴트 메시징 장치, 디지털 음악 재생기, 디지털 카메라, 또는 무선으로 정보를 송신하고 그리고/또는 수신하도록 적응된 다른 장치와 같은 무선 장치들 내에서 이용될 수 있다. 시스템(500)은, 다음 시스템들: 무선 근거리 통신망(WLAN) 시스템, 무선 개인 영역 네트워크(WPAN, wireless personal area network) 시스템, 셀룰러 네트워크 중 어느 것에서 이용될 수 있지만, 본 발명의 범위가 이에 대해 제한되는 것은 아니다.
시스템(500)은 버스(bus, 550)를 통하여 서로 연결된 제어부(510), 입력/출력 (I/O) 장치(520, 예를 들면 키패드, 디스플레이), 메모리(530), 및 무선 인터페이스(540)를 포함한다. 시스템(500)은 배터리(580)에 의하여 전력을 제공받는다. 본 발명의 범위가 이러한 구성요소들 중 어느 것 또는 모두를 갖는 실시예들로 한정되지 않음이 인지되어야 한다.
제어부(510)는 예를 들면, 하나 이상의 마이크로프로세서들, 디지털 신호 처리기들, 마이크로제어부들, 또는 유사한 것을 포함한다. 메모리(530)는 시스템(500)으로 또는 그로 인해 송신되는 메시지들을 저장하기 위하여 이용될 수 있다. 메모리(530)는 또한 시스템(500)의 동작 동안에 제어부(510)에 의하여 실행되는 명령어들을 저장하기 위하여 선택적으로 이용될 수 있고, 사용자 데이터를 저장하기 위하여 이용될 수 있다. 메모리(530)는 여기서 논의된 상변화 장치들에 의하여 형성된 메모리 어레이를 갖는 상변화 메모리를 포함한다.
I/O 장치(520)는 메시지를 생성하기 위하여 사용자에 의하여 이용될 수 있다. 시스템(500)은 무선 주파수(RF) 신호로 무선 통신 네트워크로 그리고 그로부터 메시지를 송신하고 수신하기 위하여 무선 인터페이스(540)를 이용한다. 무선 인터 페이스(540)의 예들은 안테나 또는 무선 송수신기를 포함하지만, 본 발명의 범위가 이에 대해 한정되는 것은 아니다. SRAM(static random access memory, 560)은 또한 버스(550)로 연결된다.
결국, 수많은 변화들 및 수정들이 여기서 묘사되고 예시된 상변화 메모리 장치 및 프로세스로 구성될 수 있고, 이들 모두가 첨부된 청구항들에서 정의된 바와 같은 본 발명의 범위 내로 귀결됨이 명백하다.

Claims (15)

  1. 상변화 메모리 장치를 제조하는 방법에 있어서,
    식각 중지층(18)을 포함하는 절연체(14, 16, 18, 24)를 형성하는 단계;
    상기 절연체 내에 공극(pore)을 형성하는 단계;
    상기 공극 내에 히터(26)를 축퇴하는 단계; 및
    상기 식각 중지층(18)까지 상기 히터를 평탄화하는 단계를 포함하는 상변화 메모리 장치를 제조하는 방법.
  2. 제1항에 있어서, 상기 절연체(14, 16, 18, 24)를 형성하는 단계는 상기 식각 중지층(18)을 형성하는 단계 및 상기 식각 중지층을 위의 희생(sacrificial)층(24)을 형성하는 단계를 포함하고, 상기 평탄화 단계는 상기 희생층(24)을 제거하는 단계를 포함하는, 상변화 메모리 장치를 제조하는 방법.
  3. 제1항 또는 제2항에 있어서, 산화물의 상기 희생층(24)을 형성하는 단계 및 질화물의 상기 식각 중지층(18)을 형성하는 단계를 포함하는 상변화 메모리 장치를 제조하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 제1 및 제2 물질의 교대하는 층들(14, 16, 18, 24)의 상기 절연체를 형성하는 단계를 포함하는 상변화 메모리 장 치를 제조하는 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 원하는 히터 높이에 상기 식각 중지층(18)을 형성하는 단계를 포함하는 상변화 메모리 장치를 제조하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 공극 내에 측벽 스페이서(22)를 형성하는 단계를 포함하는 상변화 메모리 장치를 제조하는 방법.
  7. 제6항에 있어서, 어깨부(36)를 갖는 상기 측벽 스페이서(22)를 형성하는 단계 및 상기 평탄화 단계 동안에 상기 어깨부를 제거하는 단계를 포함하는 상변화 메모리 장치를 제조하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 히터(26) 상으로 캘코제나이드(chalcogenide)층(28)을 형성하는 단계를 포함하는 상변화 메모리 장치를 제조하는 방법.
  9. 제8항에 있어서, 상기 히터(26)와 접촉하여 평면 구조로 상기 캘코제나이드층(28)을 형성하는 단계를 포함하는 상변화 메모리 장치를 제조하는 방법.
  10. 식각 중지층(18) 및 상기 식각 중지층 위의 희생층(24)을 포함하는 절연 체(14, 16, 18, 24);
    상기 절연체 및 상기 희생층 내에 형성된 공극(pore); 및
    상기 공극 내에 형성된 히터 물질(26)을 포함하는 중간 반도체 구조.
  11. 제10항에 있어서, 상기 히터 물질(26)은 상기 공극 및 상기 절연체(14, 16, 18, 24) 상으로 확장하는 중간 반도체 구조.
  12. 제10항 또는 제11항에 있어서, 상기 절연체(14, 16, 18, 24)는 제1 및 제2 물질의 교대하는 층들을 포함하는, 중간 반도체 구조.
  13. 제12항에 있어서, 상기 제1 물질은 산화물이고 상기 제2 물질은 질화물인, 중간 반도체 구조.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서, 상기 식각 중지층(18)은 질화물을 포함하는, 중간 반도체 구조.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서, 상기 공극 내에 측벽 스페이서(22)를 포함하는 중간 반도체 구조.
KR1020087008755A 2005-09-14 2006-09-13 반도체 구조, 특히 균일 높이 히터를 갖는 상변화 메모리장치 KR20080053374A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05108414A EP1764837B1 (en) 2005-09-14 2005-09-14 Method of manufacturing a phase change memory device having a uniform heater height
EP05108414.3 2005-09-14

Publications (1)

Publication Number Publication Date
KR20080053374A true KR20080053374A (ko) 2008-06-12

Family

ID=35788753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008755A KR20080053374A (ko) 2005-09-14 2006-09-13 반도체 구조, 특히 균일 높이 히터를 갖는 상변화 메모리장치

Country Status (7)

Country Link
US (1) US8026173B2 (ko)
EP (1) EP1764837B1 (ko)
JP (1) JP2009508346A (ko)
KR (1) KR20080053374A (ko)
CN (1) CN101305466A (ko)
DE (1) DE602005015853D1 (ko)
WO (1) WO2007031536A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602007013386D1 (de) * 2007-07-17 2011-05-05 St Microelectronics Srl Verfahren zur Herstellung eines kupferkompatiblen Phasenwechselspeicherelements und entsprechendes Phasenwechselspeicherelement
US8106924B2 (en) 2008-07-31 2012-01-31 Stmicroelectronics S.R.L. Method and system for video rendering, computer program product therefor
US8077504B2 (en) * 2009-04-09 2011-12-13 Qualcomm Incorporated Shallow trench type quadri-cell of phase-change random access memory (PRAM)
US8243506B2 (en) * 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods
KR101699713B1 (ko) 2011-09-14 2017-01-26 인텔 코포레이션 저항 변화 메모리 소자용 전극
CN105609632B (zh) * 2015-12-24 2019-03-05 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN112864310B (zh) * 2019-11-26 2023-09-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335120B1 (ko) * 1999-08-25 2002-05-04 박종섭 반도체 소자의 금속 배선 형성 방법
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
WO2004003977A2 (en) * 2002-06-27 2004-01-08 Advanced Micro Devices, Inc. Method of defining the dimensions of circuit elements by using spacer deposition techniques
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
KR100541046B1 (ko) * 2003-05-27 2006-01-11 삼성전자주식회사 희생마스크막을 사용하여 자기정렬 콘택 구조체를형성하는 방법
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US20050029504A1 (en) * 2003-08-04 2005-02-10 Karpov Ilya V. Reducing parasitic conductive paths in phase change memories
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation

Also Published As

Publication number Publication date
US8026173B2 (en) 2011-09-27
WO2007031536A1 (en) 2007-03-22
EP1764837B1 (en) 2009-08-05
CN101305466A (zh) 2008-11-12
JP2009508346A (ja) 2009-02-26
EP1764837A1 (en) 2007-03-21
DE602005015853D1 (de) 2009-09-17
US20090020743A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
US9159915B2 (en) Phase change memory with threshold switch select device
US7397061B2 (en) Lateral phase change memory
US20080108176A1 (en) Phase change memory and fabricating method thereof
US7566646B2 (en) Three dimensional programmable device and method for fabricating the same
US7205562B2 (en) Phase change memory and method therefor
US7728352B2 (en) Damascene conductive line for contacting an underlying memory element
US7531378B2 (en) Forming an intermediate electrode between an ovonic threshold switch and a chalcogenide memory element
US20090196091A1 (en) Self-aligned phase change memory
US9412939B2 (en) Forming sublithographic heaters for phase change memories
JP2014523647A (ja) メモリセル構造
KR20080053374A (ko) 반도체 구조, 특히 균일 높이 히터를 갖는 상변화 메모리장치
US20070018148A1 (en) Phase change memory with U-shaped chalcogenide cell
US8067260B1 (en) Fabricating sub-lithographic contacts
US20060098524A1 (en) Forming planarized semiconductor structures
US20120100688A1 (en) Self-Aligned Electrode Phase Change Memory
US7211819B2 (en) Damascene phase change memory
US8076664B2 (en) Phase change memory with layered insulator
US20090302298A1 (en) Forming sublithographic phase change memory heaters

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid