CN104201282A - 相变存储器及其制备方法 - Google Patents

相变存储器及其制备方法 Download PDF

Info

Publication number
CN104201282A
CN104201282A CN201410504612.4A CN201410504612A CN104201282A CN 104201282 A CN104201282 A CN 104201282A CN 201410504612 A CN201410504612 A CN 201410504612A CN 104201282 A CN104201282 A CN 104201282A
Authority
CN
China
Prior art keywords
electrode
phase
material layer
insulation material
transition storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410504612.4A
Other languages
English (en)
Other versions
CN104201282B (zh
Inventor
王玉婵
陈小刚
陈一峰
王月青
宋志棠
刘波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201410504612.4A priority Critical patent/CN104201282B/zh
Publication of CN104201282A publication Critical patent/CN104201282A/zh
Application granted granted Critical
Publication of CN104201282B publication Critical patent/CN104201282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种相变存储器及其制备方法,其中,所述相变存储器至少包括:下电极,所述下电极呈阵列式排布;位于所述下电极上的下加热电极;位于多个下加热电极上的相变材料层,所述相变材料层呈条状等间距排布;位于所述下加热电极上方位置的相变材料层上的上电极,所述上电极呈条状等间距排布,且与所述相变材料层相互垂直。本发明的相变存储器通过将整条的相变材料覆盖在多个下加热电极上,从而将各个分立的相变存储单元连接在一起,可以通过控制信号输入完成块擦除,解决了现有相变存储器不能完成块操作的缺陷;同时也可以通过控制信号端和电极进行选择性单元数据擦除,大大提高了数据擦除效率。

Description

相变存储器及其制备方法
技术领域
本发明涉及半导体器件及制备技术领域,特别是涉及一种相变存储器及其制备方法,能够支持块擦除操作。
背景技术
存储器是半导体产业的重要组成部分,近两年随着计算机和移动通讯技术的快速发展,对于存储器的要求越来越高,不但要求体积小、功耗低、成本低、读/写速度快,而且要求具有不挥发性,即在掉电的情况下仍能保存数据。目前市场上主流的存储器包括SRAM、DRAM和FLASH等,这些存储器在各个方面起着重要作用,但目前还没有一种理想的存储器,满足所有需求的性能。新型非挥发存储器主要有铁电存储器(FRAM)、磁存储器(MRAM)和相变存储器(PCRAM)。相变存储器是一种新型的固态半导体存储器,它是基于Ovshisky在20世纪60年代末提出的奥弗辛斯基电效应的存储器。相变存储器可以做在硅晶片衬底上,其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上,使相变材料在非晶态与多晶态之间发生可逆相变,通过分辨非晶态时的高阻与多晶态时的低阻,可以实现信息的写入、擦除和读出操作。
相变存储器具有存储单元尺寸小、非挥发性、循环寿命长、稳定性好、功耗低和可嵌入功能强等优点,特别是在器件尺寸的微缩方面优势尤为突出。因此,相变存储器被认为是下一代非挥发存储技术的最佳解决方案之一,在低压、低功耗、高速、高密度和嵌入式存储方面有着广阔的商用前景。
典型的相变存储器结构都是在各个下电极或者下加热电极上淀积相变材料,形成各个分立的相变存储单元,这种结构不能完成整块操作,只能执行单元操作。这种结构很难满足快速擦除和写入的要求。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种相变存储器及其制备方法,能够支持块擦除操作,用于解决现有技术中现有相变存储器不能完成块操作,因而不能满足快速擦除和写入要求的问题。
为实现上述目的及其他相关目的,本发明提供一种相变存储器,其中,所述相变存储器至少包括:
下电极,所述下电极呈阵列式排布;
位于所述下电极上的下加热电极;
位于多个下加热电极上的相变材料层,所述相变材料层呈条状等间距排布;
位于所述下加热电极上方位置的相变材料层上的上电极,所述上电极呈条状等间距排布,且与所述相变材料层相互垂直。
优选地,所述相变存储器还包括:位于所述相变材料层下部两端的大电极,所述上电极还位于所述大电极上方位置的相变材料层上。
优选地,所述相变存储器还包括:位于所述下电极、所述下加热电极、所述相变材料层和所述大电极的外侧壁与内侧壁的绝热材料层。
优选地,所述上电极与控制信号连接,所述大电极通过所述相变材料层与所述上电极电连接,所述上电极通过所述相变材料层与所述下加热电极及所述下电极电连接。
优选地,所述相变存储器还包括:位于所述下电极下部的二极管或晶体管。
优选地,所述下加热电极为与所述下电极形状、大小相同的电极或者T型小电极。
本发明还提供一种相变存储器的制备方法,其中,所述相变存储器的制备方法至少包括如下步骤:
提供衬底,在所述衬底上形成第一绝热材料层,图形化所述第一绝热材料层,在所述第一绝热材料层上形成通至所述衬底的呈阵列式排布的第一通孔;在所述第一通孔内淀积电极材料形成下电极,去除多余的电极材料;
形成第二绝热材料层,覆盖所述第一绝热材料层和所述下电极,图形化所述第二绝热材料层,在所述第二绝热材料层上形成通至各下电极的呈阵列式排布的第二通孔;在所述第二通孔内淀积电极材料形成下加热电极,去除多余的电极材料;
继续图形化所述第一绝热材料层和所述第二绝热材料层,在所述第一绝热材料层和所述第二绝热材料层的两端形成通至所述衬底的与所述下电极位置相应的第三通孔;在所述第三通孔内淀积电极材料形成大电极,去除多余的电极材料;
形成第三绝热材料层,覆盖所述第二绝热材料层、所述大电极和所述下加热电极,图形化所述第三绝热材料层,形成通至所述下加热电极和所述大电极的呈条状等间距排布的沟道;在所述沟道内淀积电极材料形成相变材料层,去除多余的电极材料;
形成电极材料层,覆盖所述第三绝热材料层和所述相变材料层,图形化所述电极材料层,在所述下加热电极和所述大电极上方位置的相变材料层上,形成呈条状等间距排布、且与所述相变材料层相互垂直的上电极。
优选地,所述第一绝热材料层、第二绝热材料层和第三绝热材料层采用相同的绝热材料。
优选地,在所述第一通孔、第二通孔和第三通孔内淀积电极材料均采用CVD方法。
优选地,在所述沟道内淀积电极材料采用PVD磁控溅射方法。
如上所述,本发明的相变存储器及其制备方法,具有以下有益效果:将整条的相变材料覆盖在多个下加热电极上,并将上电极覆盖在下电极和下加热电极上方位置的相变材料层上;这样形成的结构不再是各个分立的相变存储单元,因而可以通过控制信号输入完成块擦除,解决了现有相变存储器不能完成块操作的缺陷;同时也可以通过控制信号端和电极进行选择性单元数据擦除,大大提高了数据擦除效率。
附图说明
图1显示为本发明第一实施例的相变存储器的横向剖面示意图。
图2显示为本发明第一实施例的相变存储器的纵向剖面示意图。
图3显示为本发明第一实施例的相变存储器的优选示例性横向剖面示意图。
图4显示为本发明第二实施例的相变存储器的制备方法的流程示意图。
图5显示为本发明第二实施例的相变存储器的制备方法中形成下电极后的横向剖面示意图。
图6显示为本发明第二实施例的相变存储器的制备方法中形成第二绝热材料层后的横向剖面示意图。
图7显示为本发明第二实施例的相变存储器的制备方法中形成下加热电极后的横向剖面示意图。
图8显示为本发明第二实施例的相变存储器的制备方法中形成大电极后的横向剖面示意图。
图9显示为本发明第二实施例的相变存储器的制备方法中形成第三绝热材料层后的横向剖面示意图。
图10显示为本发明第二实施例的相变存储器的制备方法中形成相变材料层后的横向剖面示意图。
图11显示为本发明第二实施例的相变存储器的制备方法中形成上电极后的横向剖面示意图。
元件标号说明
1       绝热材料层
11      第一绝热材料层
12      第二绝热材料层
13      第三绝热材料层
2       下电极
3       下加热电极
4       大电极
5       相变材料层
6       上电极
S1~S5  步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1和图2,本发明第一实施例涉及一种相变存储器。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本实施例的相变存储器至少包括:下电极2,下加热电极3,相变材料层5以及上电极6。其中:
对于下电极2,其呈阵列式排布。通常情况下,所有下电极2可以排布为n*m的矩形阵列,其中,n为横向排布的下电极2数量,m为纵向排布的下电极2数量,n、m均为大于等于1的自然数。此外,下电极2的材料可以是W、TIN或硅化物,下电极2为栓状。在本实施例中,下电极2的材料是W。
对于下加热电极3,其位于下电极2上。每个下电极2上均设有一个下加热电极3,由于下电极2是呈阵列式排布的,同样,下加热电极3也是呈阵列式排布。下加热电极3为与下电极2形状、大小相同的电极或者T型小电极等改进电极。优选地,如图1和图2所示,在本实施例中,下加热电极3采用T型小电极,可以减少其与后续形成的相变材料层5的接触面积,并提高加热效率,降低器件功耗。此外,在本实施例中,下加热电极3材料是TIN。
对于相变材料层5,其位于多个下加热电极3上,呈条状等间距排布。如图1和图2所示,相变材料层5为长条形,条形区域的横截面宽与高之比为1:1;相变材料层5为m条,m条相变材料层5相互平行,且两两之间的距离相同;每条相变材料层5覆盖一排横向排布的下加热电极3(即n个下加热电极3)。此外,相变材料层5的材料可以是GST或SST。在本实施例中,相变材料层5的材料是GST。
对于上电极6,其位于下加热电极3上方位置的相变材料层5上,呈条状等间距排布,且与相变材料层5相互垂直。如图1和图2所示,上电极6也为长条形,上电极6为n条,n条上电极6相互平行,且两两之间的距离相同;每条上电极6连接在一排纵向排布的下加热电极3(即m个下加热电极3)上方位置的相变材料层5上,上电极6与相变材料层55上方正对准连接。此外,上电极6的材料可以是AL或CU。在本实施例中,上电极6的材料是AL。
另外,本实施例的相变存储器还包括:位于相变材料层5下部两端的大电极4,上电极6还位于大电极4上方位置的相变材料层5上。每条相变材料层5的下部两端均连接有大电极4,每个大电极4的一端接相变材料层5,另一端接地(即衬底)。此外,大电极4的材料可以是W、TIN或硅化物,大电极4为栓状。在本实施例中,大电极4的材料是W。
请参阅图3,优选地,本实施例的相变存储器还包括:位于下电极2、下加热电极3、相变材料层5和大电极4的外侧壁与内侧壁的绝热材料层1。在本实施例中,绝热材料层1的材料是SiO2。
在本实施例中,相变材料层5通过上电极6与控制信号连接,大电极4通过相变材料层5与上电极6电连接,上电极6通过相变材料层5与下加热电极3及下电极2电连接。
另外,本实施例的相变存储器还包括:位于下电极2下部的二极管或晶体管,二极管或晶体管能够为芯片提供驱动电流。
本实施例的相变存储器中,相变材料层5呈一整条覆盖多个下加热电极3,从而使得多个分立的相变存储单元通过相变材料层5连接在一起,通过控制位于大电极上4上的上电极6的控制信号,可以一次完成整块的数据擦除;同时可以通过控制上电极6与下电极2来选择需要擦除的单元,实现分立的单元数据擦除,这样大大提高了数据擦除的效率。
本发明第二实施例涉及一种相变存储器的制备方法,用于制备本发明第一实施例所涉及的相变存储器。具体流程如图4所示,本实施例的相变存储器的制备方法至少包括如下步骤:
步骤S1,提供衬底,在衬底上形成第一绝热材料层11,图形化第一绝热材料层11,在第一绝热材料层11上形成通至衬底的呈阵列式排布的第一通孔;在第一通孔内淀积电极材料形成下电极2,去除多余的电极材料。在本实施例中,衬底选用硅衬底,然后在硅衬底上淀积第一绝热材料层11;接着在第一绝热材料层11上刻蚀至硅衬底形成第一通孔,其中,第一通孔为圆形通孔;最后在第一通孔内采用CVD(Chemical Vapor Deposition,化学气相沉积)方法淀积W形成下电极2,经过化学机械抛光去除除了各个第一通孔内的下电极2以外的多余的W,最终得到如图5所示的结构。
步骤S2,形成第二绝热材料层12,覆盖第一绝热材料层11和下电极2,图形化第二绝热材料层12,在第二绝热材料层12上形成通至各下电极2的呈阵列式排布的第二通孔;在第二通孔内淀积电极材料形成下加热电极3,去除多余的电极材料。在本实施例中,在图5所示的结构上淀积第二绝热材料层12,如图6所示;接着在第二绝热材料层12上刻蚀至各个下电极2,形成一系列第二通孔,其中,第二通孔为圆形通孔;最后通过CVD方法在第二通孔内淀积TIN材料形成下加热电极3,经过化学机械抛光去除除了各个第二通孔内的下加热电极3以外的多余的TIN材料,最终得到如图7所示的结构。
步骤S3,继续图形化第一绝热材料层11和第二绝热材料层12,在第一绝热材料层11和第二绝热材料层12的两端形成通至衬底的与下电极2位置相应的第三通孔;在第三通孔内淀积电极材料形成大电极4,去除多余的电极材料。在本实施例中,得到图7所示的结构后,接着在第二绝热材料层12和第二绝热材料层12的两端刻蚀至硅衬底,形成一系列与每排横向下电极2位置相应的第三通孔,其中,第三通孔为圆形通孔;最后通过CVD方法在第三通孔内淀积W形成大电极4,经过化学机械抛光去除除了各个第三通孔内的大电极4以外的多余的W材料,最终得到如图8所示的结构。
步骤S4,形成第三绝热材料层13,覆盖第二绝热材料层12、大电极4和下加热电极3,图形化第三绝热材料层13,形成通至下加热电极3和大电极4的呈条状等间距排布的沟道;在沟道内淀积电极材料形成相变材料层5,去除多余的电极材料。在本实施例中,在图8所示的结构上淀积第三绝热材料层13,如图9所示;接着在第三绝热材料层13上刻蚀形成通至下加热电极3和大电极4的多条沟道,沟道为长条形,每条沟道暴露出横向排布的一排下加热电极3和位于两端的大电极4;最后采用PVD(Physical Vapor Deposition,物理气相沉积)磁控溅射方法在刻出的沟道内淀积GST材料,经过化学机械抛光去除除了各条沟道内的大电极4以外的多余的GST材料,最终得到如图10所示的结构。
步骤S5,形成电极材料层,覆盖第三绝热材料层13和相变材料层5,图形化电极材料层,在下加热电极3和大电极4上方位置的相变材料层5上,形成呈条状等间距排布、且与相变材料层5相互垂直的上电极6。在本实施例中,在图10所示的结构上淀积电极材料层Al层;接着沿下加热电极3方向在Al层上进行刻蚀,形成通至相变材料层5的多条上电极6,上电极6为长条形,各条上电极6与各条相变材料层5相互垂直,最终得到如图11所示的本发明第一实施例所涉及的相变存储器结构。
其中,第一绝热材料层11、第二绝热材料层12和第三绝热材料层13采用相同的绝热材料SiO2。图11中的第一绝热材料层11、第二绝热材料层12和第三绝热材料层13最终形成本发明第一实施例所涉及的相变存储器结构中的绝热材料层1。当然,在其他的实施例中,第一绝热材料层11、第二绝热材料层12和第三绝热材料层13也可以采用不同的绝热材料,只要能够绝热,并能够实现本发明第一实施例的相变存储器的功能即可。
本实施例的相变存储器的制备方法,通过上述各步骤依次形成各种电极,然后通过形成沟道的方法实现每条长条形的相变材料层5覆盖多个下加热电极3,从而使得多个分立的相变存储单元通过相变材料层5连接在一起,通过控制位于大电极上4上的上电极6的控制信号,可以实现一次完成整块数据擦除的目的。
上面各种方法的步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包含相同的逻辑关系,都在本专利的保护范围内;对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其算法和流程的核心设计都在该专利的保护范围内。
不难发现,本实施例为与第一实施例相对应的制备方法实施例,第一实施例中提到的相关技术细节在本实施例中依然有效,为了减少重复,这里不再赘述。相应地,本实施例中提到的相关技术细节也可应用在第一实施例中。
综上所述,本发明的相变存储器及其制备方法,具有以下有益效果:将整条的相变材料覆盖在多个下加热电极上,并将上电极覆盖在下电极和下加热电极上方位置的相变材料层上;这样形成的结构不再是各个分立的相变存储单元,因而可以通过控制信号输入完成块擦除,解决了现有相变存储器不能完成块操作的缺陷;同时也可以通过控制信号端和电极进行选择性单元数据擦除,大大提高了数据擦除效率。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种相变存储器,其特征在于,所述相变存储器至少包括:
下电极,所述下电极呈阵列式排布;
位于所述下电极上的下加热电极;
位于多个下加热电极上的相变材料层,所述相变材料层呈条状等间距排布;
位于所述下加热电极上方位置的相变材料层上的上电极,所述上电极呈条状等间距排布,且与所述相变材料层相互垂直。
2.根据权利要求1所述的相变存储器,其特征在于,所述相变存储器还包括:位于所述相变材料层下部两端的大电极,所述上电极还位于所述大电极上方位置的相变材料层上。
3.根据权利要求2所述的相变存储器,其特征在于,所述相变存储器还包括:位于所述下电极、所述下加热电极、所述相变材料层和所述大电极的外侧壁与内侧壁的绝热材料层。
4.根据权利要求2所述的相变存储器,其特征在于,所述上电极与控制信号连接,所述大电极通过所述相变材料层与所述上电极电连接,所述上电极通过所述相变材料层与所述下加热电极及所述下电极电连接。
5.根据权利要求1所述的相变存储器,其特征在于,所述相变存储器还包括:位于所述下电极下部的二极管或晶体管。
6.根据权利要求1所述的相变存储器,其特征在于,所述下加热电极为与所述下电极形状、大小相同的电极或者T型小电极。
7.一种相变存储器的制备方法,其特征在于,所述相变存储器的制备方法至少包括如下步骤:
提供衬底,在所述衬底上形成第一绝热材料层,图形化所述第一绝热材料层,在所述第一绝热材料层上形成通至所述衬底的呈阵列式排布的第一通孔;在所述第一通孔内淀积电极材料形成下电极,去除多余的电极材料;
形成第二绝热材料层,覆盖所述第一绝热材料层和所述下电极,图形化所述第二绝热材料层,在所述第二绝热材料层上形成通至各下电极的呈阵列式排布的第二通孔;在所述第二通孔内淀积电极材料形成下加热电极,去除多余的电极材料;
继续图形化所述第一绝热材料层和所述第二绝热材料层,在所述第一绝热材料层和所述第二绝热材料层的两端形成通至所述衬底的与所述下电极位置相应的第三通孔;在所述第三通孔内淀积电极材料形成大电极,去除多余的电极材料;
形成第三绝热材料层,覆盖所述第二绝热材料层、所述大电极和所述下加热电极,图形化所述第三绝热材料层,形成通至所述下加热电极和所述大电极的呈条状等间距排布的沟道;在所述沟道内淀积电极材料形成相变材料层,去除多余的电极材料;
形成电极材料层,覆盖所述第三绝热材料层和所述相变材料层,图形化所述电极材料层,在所述下加热电极和所述大电极上方位置的相变材料层上,形成呈条状等间距排布、且与所述相变材料层相互垂直的上电极。
8.根据权利要求7所述的相变存储器的制备方法,其特征在于,所述第一绝热材料层、第二绝热材料层和第三绝热材料层采用相同的绝热材料。
9.根据权利要求7所述的相变存储器的制备方法,其特征在于,在所述第一通孔、第二通孔和第三通孔内淀积电极材料均采用CVD方法。
10.根据权利要求7所述的相变存储器的制备方法,其特征在于,在所述沟道内淀积电极材料采用PVD磁控溅射方法。
CN201410504612.4A 2014-09-26 2014-09-26 相变存储器及其制备方法 Active CN104201282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410504612.4A CN104201282B (zh) 2014-09-26 2014-09-26 相变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410504612.4A CN104201282B (zh) 2014-09-26 2014-09-26 相变存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN104201282A true CN104201282A (zh) 2014-12-10
CN104201282B CN104201282B (zh) 2017-02-15

Family

ID=52086547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410504612.4A Active CN104201282B (zh) 2014-09-26 2014-09-26 相变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN104201282B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609632A (zh) * 2015-12-24 2016-05-25 宁波时代全芯科技有限公司 相变化记忆体及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261379A1 (en) * 2005-05-19 2006-11-23 Kabushiki Kaisha Toshiba Phase change memory and manufacturing method thereof
US20080165574A1 (en) * 2007-01-08 2008-07-10 Samsung Electronics Co., Ltd. Memory device including thermal conductor located between progammable volumes
CN101221970A (zh) * 2006-12-26 2008-07-16 三星电子株式会社 具有在相邻单元之间共用的相变材料图案的相变存储器件和包括该相变存储器的电子产品
US20080303015A1 (en) * 2007-06-07 2008-12-11 Thomas Happ Memory having shared storage material
KR100979239B1 (ko) * 2008-02-20 2010-08-31 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US8258002B2 (en) * 2008-04-28 2012-09-04 Hynix Semiconductor Inc. Phase change memory device resistant to stack pattern collapse and a method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261379A1 (en) * 2005-05-19 2006-11-23 Kabushiki Kaisha Toshiba Phase change memory and manufacturing method thereof
CN101221970A (zh) * 2006-12-26 2008-07-16 三星电子株式会社 具有在相邻单元之间共用的相变材料图案的相变存储器件和包括该相变存储器的电子产品
US20080165574A1 (en) * 2007-01-08 2008-07-10 Samsung Electronics Co., Ltd. Memory device including thermal conductor located between progammable volumes
US20080303015A1 (en) * 2007-06-07 2008-12-11 Thomas Happ Memory having shared storage material
KR100979239B1 (ko) * 2008-02-20 2010-08-31 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US8258002B2 (en) * 2008-04-28 2012-09-04 Hynix Semiconductor Inc. Phase change memory device resistant to stack pattern collapse and a method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609632A (zh) * 2015-12-24 2016-05-25 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105609632B (zh) * 2015-12-24 2019-03-05 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法

Also Published As

Publication number Publication date
CN104201282B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN105118916B (zh) 电阻式存储器架构和装置
US9564587B1 (en) Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9466790B2 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US9627443B2 (en) Three-dimensional oblique two-terminal memory with enhanced electric field
TWI694591B (zh) 具水平存取線之自選擇記憶體陣列
CN102971798B (zh) 具有含垂直位线和字线的有效解码的读/写元件的3d阵列的非易失性存储器
CN104520995B (zh) 具有围绕栅极的垂直开关的三维存储器及其方法
CN108346446A (zh) 具有双向阈值型选择器的高密度3d垂直reram
CN110707209B (zh) 一种三维堆叠相变存储器及其制备方法
CN110291584A (zh) 有源边界拼布架构存储器
TW201712910A (zh) 交叉點記憶體單元陣列及形成交叉點記憶體單元陣列之方法
US9276202B2 (en) Phase-change storage unit containing TiSiN material layer and method for preparing the same
KR101094985B1 (ko) 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
WO2017084237A1 (zh) 一种三维存储器及其制备方法
TW201503287A (zh) 用於記憶單元的低溫原位摻雜矽基導體材料
CN105051875A (zh) 存储器单元结构
CN105393357A (zh) 具有低电流单元的3d非易失性存储器及方法
CN102844865B (zh) 具有穿通访问的垂直非易失性开关及其制造方法
CN105340015A (zh) 存储器拼片存取和选择模式
CN110943102B (zh) 一种高密度的相变存储器三维集成电路结构
CN102148329B (zh) 一种电阻转换存储器结构及其制造方法
CN102931206A (zh) 一种高密度相变存储器电路结构及其制备方法
CN111029362B (zh) 一种高密度的相变存储器三维集成电路结构的制备方法
CN103187523A (zh) 半导体器件及其制造方法
CN102832338B (zh) 一种限制结构相变存储器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant