KR100979239B1 - 상변환 기억 소자 및 그의 제조방법 - Google Patents

Abstract

본 발명은 안정적인 상변화막을 형성할 수 있는 상변화 기억 소자 및 그의 제조방법을 개시한다. 개시된 본 발명은, 제1방향으로 연장하고 상기 제1방향과 수직한 제2방향에 따라 등간격으로 배열되게 배치된 다수의 활성 영역을 포함하는 실리콘기판과, 상기 다수의 활성 영역 상부에 상기 제1방향에 따라 지그 재그로 배열되도록 배치되게 형성된 스위칭 소자와, 상기 제2방향으로 연장하면서 라인 타입으로 배열되며, 상기 제1방향으로 이웃하는 한 쌍의 스위칭 소자들과 연결되도록 형성된 상변화막과 상부전극의 적층 패턴 및 상기 상부전극과 연결하도록 형성된 상부전극 콘택을 포함하는 것을 특징으로 한다.

Description

상변환 기억 소자 및 그의 제조방법{Phase change memory device and method for manufacturing the same}

본 발명은 상변화 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 상변화막을 안정적으로 형성할 수 있는 상변화 기억 소자 및 그의 제조방법에 관한 것이다.

현재, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변화 기억 소자(Phase change memory device)가 제안되었다.

이러한, 상기 상변화 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.

한편, 반도체 소자의 고집적화로 인하여 상변화 기억 소자의 제조 과정시 소자에 악영향을 미치는 여러 가지 현상들이 나타나고 있는데, 먼저, 셀 피치가 작아지게 되면서 상변화막이 라인 형태로 형성되고 있는데, 상기 상변화막을 라인 형 태로 패터닝하는 과정에서 상변화막이 기울어지는 현상이 나타나고 있다.

그리고, 상기 상변화막의 가장 자리 영역에서 식각 손실에 의한 초기 조성이 바뀌게 되는 현상이 나타나고 있으며, 상기 상변화막이 세정시 상변화막이 리프팅되는 현상도 나타나고 있는 실정이다.

이처럼, 반도체 소자의 고집적화로 인하여 나타나는 현상들로 인하여 상기 상변화 기억 소자의 공정 마진은 점점 저하되고 있는 실정이다.

본 발명은 안정적인 상변화막을 형성할 수 있는 상변화 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.

본 발명은, 제1방향으로 연장하고 상기 제1방향과 수직한 제2방향에 따라 등간격으로 배열되게 배치된 다수의 활성 영역을 포함하는 실리콘기판; 상기 다수의 활성 영역 상부에 상기 제1방향에 따라 지그 재그로 배열되도록 배치되게 형성된 스위칭 소자; 상기 제2방향으로 연장하면서 라인 타입으로 배열되며, 상기 제1방향으로 이웃하는 한 쌍의 스위칭 소자들과 연결되도록 형성된 상변화막과 상부전극의 적층 패턴; 및 상기 상부전극과 연결하도록 형성된 상부전극 콘택;을 포함하는 상변화 기억 소자를 제공한다.

여기서, 상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 한다.

상기 스위칭 소자와 상변화막을 연결하는 히터용 박막이 포함된 것을 특징으 로 한다.

상기 상부전극 콘택은 상기 각 활성 영역마다 상기 상부전극의 중앙부에 배열되게 배치된 것을 특징으로 한다.

상기 상부전극 콘택은 상기 제2방향에 따라 교번적으로 상기 각 활성 영역마다 상기 상부전극의 중앙부에 배열되게 배치된 것을 특징으로 한다.

상기 상부전극 콘택은 상기 스위칭 소자 영역 상부에 각각 배열되게 배치된 것을 특징으로 한다.

또한, 본 발명은, 제1방향으로 연장하고 상기 제1방향과 수직한 제2방향에 따라 등간격으로 배열되게 배치된 다수의 활성 영역을 포함하는 실리콘기판에 배치된 상기 다수의 활성 영역 상에 상기 제1방향에 따라 지그 재그로 배열되게 배치되는 스위칭 소자를 형성하는 단계; 상기 제1방향으로 이웃하는 한 쌍의 스위칭 소자들과 공유하면서 상기 제2방향에 따라 라인 타입으로 상변화막과 상부전극의 적층 패턴을 형성하는 단계; 및 상기 상부전극 상에 상부전극 콘택을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.

여기서, 상기 실리콘기판의 활성 영역 내에 N형 불순물 영역이 형성된 것을 특징으로 한다.

상기 스위칭 소자는 수직형 PN 다이오드로 형성하는 것을 특징으로 한다.

상기 스위칭 소자를 형성하는 단계 후, 상기 상변화막과 상부전극의 적층 패턴을 형성하는 단계 전, 상기 스위칭 소자 상부에 히터용 박막을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 상부전극 콘택은 상기 각 활성 영역마다 상기 상부전극의 중앙부에 배열되게 형성하는 것을 특징으로 한다.

상기 상부전극 콘택은 상기 각 활성 영역마다 교번적으로 상기 상부전극의 중앙부에 배열되게 형성하는 것을 특징으로 한다.

상기 상부전극 콘택은 상기 스위칭 소자 영역 상부에 배열되게 형성하는 것을 특징으로 한다.

본 발명에 따른 상변화 기억 소자의 제조방법은, 상기 상부전극 콘택을 형성하는 단계 후, 상기 제2방향을 따라 형성된 모든 상부전극 콘택과 연결되도록 상기 상변화막과 상부전극의 적층 패턴 상에 상기 제1방향으로 이웃하는 한 쌍의 스위칭 소자들과 공유하는 비트라인을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명은, 전류 흐름을 낮추기 위하여 적용되는 스위칭 소자인 수직형 PN 다이오드를 이웃하는 활성 영역과 지그 재그로 배열되게 형성함으로써, 상기 PN 다이오드들 간의 간격을 증가시킬 수 있다.

따라서, 본 발명은 상기 PN 다이오드들 간의 전류 간섭을 방지할 수 있다.

또한, 본 발명은 한 쌍의 PN 다이오드와 공유하면서 라인 타입으로 상변화막과 상부전극의 적층 패턴을 형성함으로써, 종래 대비 상변화막은 넓은 폭을 갖는 형태로 형성된다.

따라서, 본 발명은 상변화막의 가장 자리 식각 손실을 방지함과 아울러 상변화막의 리프팅 현상을 방지할 수 있다.

본 발명은, 실리콘기판에 배치된 다수의 활성 영역 상에 지그 재그(zig-zag)로 배열되게 스위칭 소자인 수직형 PN 다이오드가 형성되고, 상기 수직형 PN 다이오드와 연결되도록 인접하는 한 쌍의 수직형 PN 다이오드와 공유하면서 라인 타입으로 상변화막과 상부전극의 적층 패턴이 형성된다.

이렇게 하면, 상기 이웃하는 PN 다이오드들 간의 간격이 증가하게 되어서, 상변화에 필요한 전류 흐름시 인접한 PN 다이오드로의 전류 흐름을 방지할 수 있다.

또한, 본 발명은 상변화막과 상부전극의 적층 패턴이 종래 대비 넓은 폭을 갖는 형태로 형성됨으로써, 상변화막이 리프팅 되는 현상을 방지할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다.

도 1은 본 발명의 실시예에 따른 상변화 기억 소자를 설명하기 위한 평면도로서, 도시된 바와 같이, 상기 상변화 기억 소자는, 실리콘기판에 배치된 다수의 활성 영역 상에 상기 활성 영역의 방향인 제1방향에 따라 지그 재그로 배열되는 스위칭 소자가 형성된다.

그리고, 상기 PN 다이오드와 연결되게 형성된 히터용 박막 상에 상기 제1방향과 수직한 방향인 제2방향으로 연장하면서 라인 타입으로 배열되며, 상기 제1방향으로 이웃하는 한 쌍의 스위칭 소자들과 연결되도록 상변화막과 상부전극의 적층 패턴이 형성된다.

그리고, 상기 상부전극과 연결되도록 각 활성 영역마다 상기 상부전극의 중앙부에 배치되게 상부전극 콘택이 형성된 것을 포함한다.

자세하게, 도 2a 내지 도 2h는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 나타낸 공정별 평면도이며, 도 3a 내지 도 3h는 도 2a 내지 도 2h의 A-A'선을 따라 자른 단면도로서, 이를 참조하여 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하도록 한다.

도 2a 및 3a를 참조하면, 제1방향(201)으로 연장하고 상기 제1방향(201)과 수직한 제2방향(202)에 따라 등간격으로 배열되게 배치된 다수의 활성 영역(110)을 포함하는 실리콘기판(100)에 불순물 이온주입을 수행하여 상기 활성 영역(110) 내에 N형 불순물 영역(111)을 형성한다.

그런다음, 상기 실리콘기판(100) 상부에 제1층간절연막(121)을 형성한 후, 상기 제1층간절연막(121)을 식각하여 스위칭 소자 형성 영역을 한정하는 제1콘택홀을 형성함과 아울러 후속의 워드라인과 콘택하는 콘택 플러그 형성 영역을 한정하는 제2콘택홀을 형성한다.

상기 제1콘택홀은 상기 실리콘기판(100)에 배치된 다수의 활성 영역(110) 상부에 상기 제1방향(201)에 따라 상호 이격하면서 지그 재그로 배열되도록 형성한다.

그런다음, 상기 제1콘택홀 내에 스위칭 소자인 수직형 PN 다이오드(131)를 형성함과 아울러 상기 제2콘택홀 내에 제1콘택 플러그(141)를 형성한다.

바람직하게, 상기 수직형 PN 다이오드(131)는 상기 제1콘택홀 내에 에피실리콘층을 형성한 후, 상기 에피실리콘막에 N형 불순물을 이온주입하여 N형 영역을 형성하고, 상기 에피실리콘막의 상부 표면에 P형 불순물을 이온주입하여, 이로써, 수 직형 PN 다이오드(131)를 형성한다.

상기 제1콘택홀이 지그 재그로 형성되어 있으므로, 상기 PN 다이오드(131)는 상기 실리콘기판(100)에 배치된 다수의 활성 영역(110) 상에 상기 제1방향(201)에 따라 상호 이격하면서 지그 재그로 배열되게 형성된다.

이처럼, 상기 PN 다이오드(131)가 지그 재그로 배열되게 형성됨으로써, 종래 대비 상기 PN 다이오드들 간의 간격이 증가하게 된다.

즉, 상기 PN 다이오드가 이웃하는 활성 영역과 동일한 간격으로 이격하면서 형성되는 경우보다, 상기 PN 다이오드가 이웃하는 활성 영역과 지그 재그로 배열되게 형성하게 되는 경우가 상기 PN 다이오드들 간의 간격을 증가시킬 수 있다.

도 2b 및 도 3b를 참조하면, 상기 제1콘택 플러그(141) 및 스위칭 소자인 PN 다이오드(131)가 형성된 실리콘기판(100) 상에 제2층간절연막(122)을 형성한 후, 상기 PN 다이오드(131)의 상단부를 노출시키는 제3콘택홀을 형성한다.

그런다음, 상기 제3콘택홀 내에 히터용 박막(132)을 형성한다. 상기 히터용 박막(132)은 후속의 상변화막에 전류 흐름을 형성시켜 상변화막에 주울(Joule) 열을 발생시키는 역할은 한다. 상기 히터용 박막(132)은 작은 폭을 가질 수록 좋다.

도 2c 및 3c를 참조하면, 상기 히터용 박막(132)을 포함하여 상기 제2층간절연막(122) 상에 상변화 물질과 상부전극용 물질을 순차적으로 증착한다.

그런다음, 상기 상부전극용 물질과 상변화 물질을 식각하여 상기 제2방향(202)에 따라 형성된 모든 히터용 박막(132)과 연결되도록 상변화막(133)과 상부전극(134)의 적층 패턴을 형성한다.

바람직하게, 상기 상변화막(133)과 상부전극(134)의 적층 패턴은 상기 제1방향(201)으로 이웃하는 한 쌍의 PN 다이오드(131)들과 공유하면서 상기 제2방향(202)에 따라 라인 타입으로 형성한다.

이처럼, 상기 상변화막(133)과 상부전극(134)의 적층 패턴이 한 쌍의 PN 다이오드(131)들을 공유할 수 있는 넓은 패턴으로 형성됨으로써, 상기 상변화막(133)이 리프팅(lifting)되는 현상을 방지할 수 있다.

도 2d 및 도 3d를 참조하면, 상기 상변화막(133)과 상부전극(134)의 적층 패턴을 덮도록 제3층간절연막(123)을 형성한 후, 상기 상부전극(134)의 상단부를 노출시키는 제4콘택홀을 형성한다.

바람직하게, 상기 제4콘택홀은 상기 각 활성 영역(110)마다 상기 상부전극(134)의 중앙부에 배치되도록 형성한다.

그런다음, 상기 제4콘택홀 내에 상기 상부전극(134)과 연결되는 상부전극 제콘택(150)을 형성한다.

여기서, 상기 제4콘택홀은 상기 각 활성 영역(110) 마다 상기 상부전극(134)의 중앙부를 노출시키는 형태로 배치되게 형성되어 있으므로, 상기 상부전극 콘택(150)은 상기 각 활성 영역(110) 마다 상부전극(134)의 중앙부에 배열되게 형성된다.

도 2e 및 도 3e를 참조하면, 상기 상부전극 콘택(150)을 포함하여 상기 제3층간절연막(123) 상에 상기 제2방향(202)에 따라 형성된 모든 상부전극 콘택(150)과 연결되는 비트라인(160)을 형성한다.

바람직하게, 상기 비트라인(160)은 상기 제2방향(202)에 따라 형성된 모든 상부전극 콘택(150)과 연결되도록 상기 상부전극(134) 상부에 상기 제1방향(201)으로 이웃하는 한 쌍의 PN 다이오드(131)들과 공유하면서 형성한다.

여기서, 상기 비트라인도 종래 대비 넓은 폭을 갖는 상태로 형성되기 때문에, 상기 비트라인이 쓰러지는 현상을 방지할 수 있다.

도 2f 및 도 3f를 참조하면, 상기 비트라인(160)을 포함하여 상기 제3층간절연막(133) 상에 제4층간절연막(134)을 형성한 후, 상기 제4층간절연막(134)을 식각하여 상기 제1콘택 플러그(141)의 상단부를 노출시키는 제5콘택홀을 형성한다.

그런다음, 상기 제5콘택홀 내에 상기 제1콘택 플러그(141)와 연결되는 제2콘택 플러그(142)를 형성한다.

다음으로, 상기 실리콘기판(100)의 N형 불순물 영역(111)과 연결되도록 상기 제1방향(201)에 따라 워드라인(170)을 형성한다. 바람직하게, 상기 제1방향(201)에 따라 형성된 모든 제2콘택 플러그(142)와 연결되도록 워드라인(170)을 형성하여, 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다.

한편, 본 발명의 실시예에서는 상기 상부전극 콘택(150)이 상기 각 활성 영역(110)마다 상기 상부전극(134)의 중앙부에 배열되게 형성하는 것에 도시하고 설명하였지만, 도 4에 도시된 바와 같이, 상기 상부전극 콘택(150)은 상기 각 활성 영역(110)마다 교번적으로 상기 상부전극(134)의 중앙부에 배열되게 형성할 수 있거나, 또는, 도 5에 도시된 바와 같이, 상기 상부전극 콘택(150)은 상기 스위칭 소자인 PN 다이오드(131) 영역 상부에 배열되게 형성할 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

도 1은 본 발명의 실시예에 따른 상변화 기억 소자를 설명하기 위한 평면도.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도.

도 3a 내지 도 3f는 도 2a 내지 도 2f의 A-A'선을 따라 자른 공정별 단면도.

도 4 및 도 5는 본 발명의 실시예에 따른 상부전극 콘택을 설명하기 위한 평면도.

* 도면의 주요 부분에 대한 부호의 설명 *

100: 실리콘기판 110: 활성 영역

111: N형 불순물 영역 121: 제1층간절연막

122: 제2층간절연막 123: 제3층간절연막

124: 제4층간절연막 131: 수직형 PN 다이오드

132: 히터용 박막 133: 상변화막

134: 상부전극 141: 제1콘택 플러그

142: 제2콘택 플러그 150: 상부전극 콘택

160: 비트라인 170: 워드라인

Claims (14)

1. 제1방향으로 연장하고 상기 제1방향과 수직한 제2방향에 따라 등간격으로 배열되게 배치된 다수의 활성 영역을 포함하는 실리콘기판;

   상기 다수의 활성 영역 상부에 상기 제1방향에 따라 지그 재그로 배열되도록 배치되게 형성된 스위칭 소자;

   상기 제2방향으로 연장하면서 라인 타입으로 배열되며, 상기 제1방향으로 이웃하는 한 쌍의 스위칭 소자들과 연결되도록 형성된 상변화막과 상부전극의 적층 패턴; 및

   상기 상부전극과 연결하도록 형성된 상부전극 콘택;

   을 포함하는 것을 특징으로 하는 상변화 기억 소자.
2. 제 1 항에 있어서,

   상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 하는 상변화 기억 소자.
3. 제 1 항에 있어서,

   상기 스위칭 소자와 상변화막을 연결하는 히터용 박막이 포함된 것을 특징으로 하는 상변화 기억 소자.
4. 제 1 항에 있어서,

   상기 상부전극 콘택은 상기 각 활성 영역마다 상기 상부전극의 중앙부에 배열되게 배치된 것을 특징으로 하는 상변화 기억 소자.
5. 제 1 항에 있어서,

   상기 상부전극 콘택은 상기 제2방향에 따라 교번적으로 상기 각 활성 영역마다 상기 상부전극의 중앙부에 배열되게 배치된 것을 특징으로 하는 상변화 기억 소자.
6. 제 1 항에 있어서,

   상기 상부전극 콘택은 상기 스위칭 소자 영역 상부에 각각 배열되게 배치된 것을 특징으로 하는 상변화 기억 소자.
7. 제1방향으로 연장하고 상기 제1방향과 수직한 제2방향에 따라 등간격으로 배열되게 배치된 다수의 활성 영역을 포함하는 실리콘기판에 배치된 상기 다수의 활성 영역 상에 상기 제1방향에 따라 지그 재그로 배열되게 배치되는 스위칭 소자를 형성하는 단계;

   상기 제1방향으로 이웃하는 한 쌍의 스위칭 소자들과 공유하면서 상기 제2방향에 따라 라인 타입으로 상변화막과 상부전극의 적층 패턴을 형성하는 단계; 및

   상기 상부전극 상에 상부전극 콘택을 형성하는 단계;

   를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
8. 제 7 항에 있어서,

   상기 실리콘기판의 활성 영역 내에 N형 불순물 영역이 형성된 것을 특징으로 하는 상변화 기억 소자의 제조방법.
9. 제 7 항에 있어서,

   상기 스위칭 소자는 수직형 PN 다이오드로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
10. 제 7 항에 있어서,

    상기 스위칭 소자를 형성하는 단계 후, 상기 상변화막과 상부전극의 적층 패턴을 형성하는 단계 전, 상기 스위칭 소자 상부에 히터용 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
11. 제 7 항에 있어서,

    상기 상부전극 콘택은 상기 각 활성 영역마다 상기 상부전극의 중앙부에 배열되게 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
12. 제 7 항에 있어서,

    상기 상부전극 콘택은 상기 각 활성 영역마다 교번적으로 상기 상부전극의 중앙부에 배열되게 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
13. 제 7 항에 있어서,

    상기 상부전극 콘택은 상기 스위칭 소자 영역 상부에 배열되게 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
14. 제 7 항에 있어서,

    상기 상부전극 콘택을 형성하는 단계 후,

    상기 제2방향을 따라 형성된 모든 상부전극 콘택과 연결되도록 상기 상변화막과 상부전극의 적층 패턴 상에 상기 제1방향으로 이웃하는 한 쌍의 스위칭 소자들과 공유하는 비트라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.

Images