KR20100130072A - 상변화 기억 소자의 스위칭 소자 형성방법 - Google Patents
상변화 기억 소자의 스위칭 소자 형성방법 Download PDFInfo
- Publication number
- KR20100130072A KR20100130072A KR1020090048734A KR20090048734A KR20100130072A KR 20100130072 A KR20100130072 A KR 20100130072A KR 1020090048734 A KR1020090048734 A KR 1020090048734A KR 20090048734 A KR20090048734 A KR 20090048734A KR 20100130072 A KR20100130072 A KR 20100130072A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- forming
- silicon
- active region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims 2
- 230000010354 integration Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변화 기억 소자의 스위칭 소자 형성방법을 개시한다. 개시된 본 발명의 방법은, 활성영역을 포함하는 실리콘기판 상에 상기 활성영역 이외의 영역을 가리는 바(bar) 형태의 제1절연막을 형성하는 단계와, 상기 제1절연막 상에 상기 제1절연막과 수직한 방향에 따라 일정한 간격으로 이격하는 바(bar) 형태의 제2절연막을 형성하여 스위칭 소자 형성 영역인 활성영역 부분을 노출시키는 단계와, 상기 노출된 활성영역이 매립되도록 실리콘막을 형성하는 단계 및 상기 실리콘막에 CMP 공정을 수행하는 단계를 포함한다.
Description
본 발명은 상변화 기억 소자의 스위칭 소자 형성방법에 관한 것으로, 보다 상세하게는, 상변화막을 안정적으로 형성하는 상변화 기억 소자의 스위칭 소자 형성방법에 관한 것이다.
일반적으로, 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이 에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화가 가능하며, 구조의 단순함을 갖는 상변화 기억 소자(Phase Change RAM: PCRAM)에 대한 연구가 진행되고 있다.
상기 상변화 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다.
통상적으로, 상변화 기억 소자는 엔모스(NMOS) 트랜지스터, 바이폴라 정션(Bipolar Junction) 트랜지스터 및 수직형(vertical type) PN 다이오드를 스위칭 소자로 적용하고 있다. 그 중, 상기 수직형 PN 다이오드는 프로그래밍 전류를 낮출 수 있을 뿐만 아니라 셀 크기를 작게 할 수 있어서 가장 많이 사용되고 있다.
한편, 반도체 소자의 고집적화로 인하여 수직형 PN 다이오드의 크기를 점점 작게 형성하여야 하는데, PN 다이오드의 크기를 점차 감소시키게 되면, PN 다이오드가 형성되는 산화막 부분의 낫-오픈 현상이 발생하여 원하는 영역에 PN 다이오드가 형성되지 못하는 경우가 발생하게 된다.
또한, PN 다이오드를 성장시키는 SEG 공정시 실리콘의 성장이 제대로 이루어지지 않아서 원하는 크기 및 형태를 갖는 PN 다이오드를 형성하기가 매우 어렵다.
본 발명은 안정적인 PN 다이오드를 형성할 수 있는 상변화 기억 소자의 스위칭 소자 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명은 원하는 크기의 PN 다이오드를 형성할 수 있는 상변화 기억 소자의 스위칭 소자 형성방법을 제공함에 그 다른 목적이 있다.
본 발명은, 활성영역을 포함하는 실리콘기판 상에 상기 활성영역 이외의 영역을 가리는 바(bar) 형태의 제1절연막을 형성하는 단계; 상기 제1절연막 상에 상기 제1절연막과 수직한 방향에 따라 일정한 간격으로 이격하는 바(bar) 형태의 제2절연막을 형성하여 스위칭 소자 형성 영역인 활성영역 부분을 노출시키는 단계; 상기 노출된 활성영역이 매립되도록 실리콘막을 형성하는 단계; 및 상기 실리콘막에 CMP 공정을 수행하는 단계;를 포함하는 상변화 기억 소자의 스위칭 소자 형성방법을 제공한다.
여기서, 상기 제1절연막은 질화막 또는 산화막을 포함하는 것을 특징으로 한다.
상기 제2절연막은 질화막 또는 산화막을 포함하는 것을 특징으로 한다.
상기 제1절연막은 TE0S막을 포함하는 것을 특징으로 한다.
상기 제2절연막은 TE0S막을 포함하는 것을 특징으로 한다.
상기 스위칭 소자 형성 영역인 활성영역 부분을 노출시키는 단계 후, 상기 노출된 활성영역이 매립되도록 실리콘막을 형성하는 단계 전, 상기 노출된 활성영 역 부분에 세정 공정을 수행하는 단계;를 포함하는 것을 특징으로 한다.
상기 실리콘막은 SEG 공정으로 수행하는 것을 특징으로 한다.
상기 연마 공정은, CMP 공정으로 수행하는 것을 특징으로 한다.
상기 연마 공정은, 상기 제1절연막이 노출될 때까지 수행하는 것을 특징으로 한다.
본 발명은 라인 타입의 복수개의 절연막을 통하여 스위칭 소자가 형성되는 홀 영역을 형성하고, 상기 홀 영역에 매립된 형태의 상변화막을 형성함으로써, 안정적인 상변화막을 형성할 수 있다.
따라서, 본 발명은 오정렬 현상 및 낫-오픈 현상 없이 하부전극과 콘택하는 상변화막을 형성할 있고, 그래서, 소자의 리셋 또는 셋 전류 특성 향상을 기대할 수 있다.
본 발명은 제1절연막과 제2절연막을 사용하여 자기정렬콘택(Self Align Contact)으로 스위칭 소자를 형성한다.
바람직하게는, 활성영역을 포함하는 실리콘기판 상에 제1방향으로 바(bar) 형태의 제1절연막을 형성하고, 상기 제1절연막과 수직한 제2방향으로 바(bar) 형태의 제2절연막을 형성함으로써, 스위칭 소자 형성 영역인 홀 영역을 형성한다.
상기의 방법에 의하면, 상기 홀을 노광 공정을 이용하는 홀 패터닝 공정이 아닌 2개의 바(bar) 형태의 절연막을 통하여 형성하기 때문에 오정렬 현상 및 낫- 오픈 현상을 방지할 수 있다.
따라서, 본 발명은 보다 안정적인 PN 다이오드를 형성할 수 있고, 그래서, 소자의 전류 특성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 상변화 기억 소자의 스위칭 소자 형성방법을 설명하기 위한 공정별 사시도이고, 도 2a 내지 도 2d는 본 발명의 실시예에 따른 상변화 기억 소자의 스위칭 소자 형성방법을 설명하기 위한 공정별 평면도이며, 도 3a 내지 도 3d는 도 2a 내지 도 2d의 X-X'선을 따라 절단한 단면도로서, 이를 참조하여 본 발명의 실시예에 따른 상변화 기억 소자의 스위칭 소자 형성방법을 설명하도록 한다.
도 1a와 도 2a 및 도 3a를 참조하면, 활성영역(110) 및 소자분리영역(111) 포함하는 실리콘기판(100)에 불순물 이온주입을 수행하여 상기 실리콘기판(100)의 저항 성분을 감소시킨다. 한편, 도시하지는 않았으나, 불순물이 도핑된 활성영역(110)의 표면 상에 금속실리사이드막을 형성하여 실리콘기판(100)의 저항 성분을 더 감소시킬 수 있다.
그런다음, 상기 실리콘기판(100) 전체에 절연막을 증착한 후, 상기 절연막을 식각하여 상기 활성영역 이외의 영역, 즉, 소자분리영역(111) 부분을 가리는 바(bar) 형태의 제1절연막(121)을 형성한다. 상기 제1절연막(121)은 산화막 계열의 막 또는 질화막 계열의 막으로 형성할 수 있다. 바람직하게는, 상기 제1절연 막(121)은 질화막, 산화막 및 TEOS막 중 어느 하나 이상으로 이루어질 수 있다.
도 1b와 도 2b 및 도 3b를 참조하면, 상기 제1절연막(121) 상에 스위칭 소자 형성 영역을 노출시키면서 상기 제1절연막(121)과 수직한 방향에 따라 일정한 간격으로 이격하는 바(bar) 형태의 제2절연막(122)을 형성한다. 상기 제2절연막(122)은 산화막 계열의 막 또는 질화막 계열의 막으로 형성할 수 있다. 바람직하게는, 상기 제2절연막(122)은 질화막, 산화막 및 TEOS막 중 어느 하나 이상으로 이루어질 수 있다.
이처럼, 상기 제1절연막(121)과 상기 제2절연막(122)을 서로 수직한 방향으로 형성함에 따라 노광 공정을 수행하지 않고도 스위칭 소자 형성 영역인 홀(120H)을 복수개 형성할 수 있다.
도 1c와 도 2c 및 도 3c를 참조하면, 상기 제1절연막(121)과 제2절연막(122)에 의해 노출된 활성영역 부분에 세정 공정을 수행한다. 그런다음, 상기 홀(120H)이 형성된 기판에 대해 SEG 공정을 수행하여 홀(120H) 내에 실리콘막(130)을 형성한다, 그런다음, 상기 제1절연막(121)이 노출될 때까지 상기 실리콘막(130)에 연마 공정을 수행한다. 바람직하게는, 상기 실리콘막(130)에 CMP 공정을 수행하여 상기 제1절연막(121)의 표면 부분을 노출시킨다.
여기서, 상기 실리콘막(130)에 CMP 공정을 수행할 때, 상기 제2절연막(122) 부분도 같이 식각이 이루어지게 되면서 상기 제1절연막(121)과 제2절연막(122)의 높이가 동일해진다.
도 1d와 도 2d 및 도 3d를 참조하면, 상기 실리콘막(130)에 불순물 이온주입 을 수행하여 상기 홀(120H) 내에 수직형 PN 다이오드(140)를 형성한다.
전술한 바와 같이, 본 발명은 제1절연막(121) 및 제2절연막(122)을 통하여 다이오드가 형성되는 홀을 형성함으로써, 홀 패터닝 공정으로 홀을 형성하는 공정에 비해 안정적인 홀을 얻을 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 상변화 기억 소자의 스위칭 소자 형성방법을 설명하기 위한 공정별 사시도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 상변화 기억 소자의 스위칭 소자 형성방법을 설명하기 위한 공정별 평면도.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 상변화 기억 소자의 스위칭 소자 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 실리콘기판 110: 활성영역
111: 소자분리영역 121: 제1절연막
122: 제2절연막 120H: 홀
130: 실리콘막 140: PN 다이오드
Claims (9)
- 활성영역을 포함하는 실리콘기판 상에 상기 활성영역 이외의 영역을 가리는 바(bar) 형태의 제1절연막을 형성하는 단계;상기 제1절연막 상에 상기 제1절연막과 수직한 방향에 따라 일정한 간격으로 이격하는 바(bar) 형태의 제2절연막을 형성하여 스위칭 소자 형성 영역인 활성영역 부분을 노출시키는 단계;상기 노출된 활성영역이 매립되도록 실리콘막을 형성하는 단계; 및상기 실리콘막에 연마 공정을 수행하는 단계;를 포함하는 것을 특징으로 하는 상변화 기억 소자의 스위칭 소자 형성방법.
- 제 1 항에 있어서,상기 제1절연막은 질화막 또는 산화막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 스위칭 소자 형성방법.
- 제 1 항에 있어서,상기 제2절연막은 질화막 또는 산화막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 스위칭 소자 형성방법.
- 제 1 항에 있어서,상기 제1절연막은 TEOS막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 스위칭 소자 형성방법.
- 제 1 항에 있어서,상기 제2절연막은 TEOS막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 스위칭 소자 형성방법.
- 제 1 항에 있어서,상기 스위칭 소자 형성 영역인 활성영역 부분을 노출시키는 단계 후, 상기 노출된 활성영역이 매립되도록 실리콘막을 형성하는 단계 전,상기 노출된 활성영역 부분에 세정 공정을 수행하는 단계;를 포함하는 것을 특징으로 하는 상변화 기억 소자의 스위칭 소자 형성방법.
- 제 1 항에 있어서,상기 실리콘막은 SEG 공정으로 수행하는 것을 특징으로 하는 상변화 기억 소자의 스위칭 소자 형성방법.
- 제 1 항에 있어서,상기 연마 공정은, CMP 공정으로 수행하는 것을 특징으로 하는 상변화 기억 소자의 스위칭 소자 형성방법.
- 제 1 항에 있어서,상기 연마 공정은, 상기 제1절연막이 노출될 때까지 수행하는 것을 특징으로 하는 상변화 기억 소자의 스위칭 소자 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090048734A KR20100130072A (ko) | 2009-06-02 | 2009-06-02 | 상변화 기억 소자의 스위칭 소자 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090048734A KR20100130072A (ko) | 2009-06-02 | 2009-06-02 | 상변화 기억 소자의 스위칭 소자 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100130072A true KR20100130072A (ko) | 2010-12-10 |
Family
ID=43506522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090048734A KR20100130072A (ko) | 2009-06-02 | 2009-06-02 | 상변화 기억 소자의 스위칭 소자 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100130072A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8810003B2 (en) | 2011-07-25 | 2014-08-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
-
2009
- 2009-06-02 KR KR1020090048734A patent/KR20100130072A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8810003B2 (en) | 2011-07-25 | 2014-08-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101038314B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR100973273B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR100972074B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100973275B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20100052300A (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR100973279B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20080100053A (ko) | 피엔 다이오드를 이용한 상변화 기억 소자의 제조방법 | |
| KR101096445B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR101012435B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US20160104746A1 (en) | Methods of fabricating a variable resistance memory device using masking and selective removal | |
| KR100972075B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20100130072A (ko) | 상변화 기억 소자의 스위칭 소자 형성방법 | |
| KR101077157B1 (ko) | 상변화 기억 소자의 제조방법 및 이를 이용한 반도체 소자의 제조방법 | |
| KR100929633B1 (ko) | 상변화 기억 소자 | |
| KR101097866B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20090026674A (ko) | 수직형 피엔 다이오드의 형성방법 | |
| KR101019702B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20090042580A (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20100032583A (ko) | 상변화 기억 소자의 제조방법 | |
| KR101026480B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR101069282B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR20090114154A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20090088008A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20090093393A (ko) | 상변화 기억 소자의 제조방법 | |
| KR101085520B1 (ko) | 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |