KR20100032583A - 상변화 기억 소자의 제조방법 - Google Patents
상변화 기억 소자의 제조방법 Download PDFInfo
- Publication number
- KR20100032583A KR20100032583A KR1020080091540A KR20080091540A KR20100032583A KR 20100032583 A KR20100032583 A KR 20100032583A KR 1020080091540 A KR1020080091540 A KR 1020080091540A KR 20080091540 A KR20080091540 A KR 20080091540A KR 20100032583 A KR20100032583 A KR 20100032583A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- film
- hole
- change material
- heater
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010408 film Substances 0.000 claims abstract description 80
- 239000012782 phase change material Substances 0.000 claims abstract description 42
- 239000010409 thin film Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910010037 TiAlN Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- 229910008599 TiW Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims 1
- 238000005240 physical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 150000001875 compounds Chemical group 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변화 기억 소자의 제조방법을 개시한다. 개시된 본 발명은, 반도체기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막 내에 스위칭 소자를 형성하는 단계와, 상기 스위칭 소자를 포함한 층간절연막 상에 플래너(planar) 타입의 히터용 박막을 형성하는 단계와, 상기 히터용 박막 상부에 제1절연막을 형성하는 단계와, 상기 제1절연막을 식각하여 상기 히터용 박막의 상부를 노출시키는 홀을 형성하는 단계와, 상기 홀을 포함한 제1절연막 상에 상변화 물질을 형성하는 단계와, 상기 상변화 물질이 상기 홀의 양측벽에 스페이서 형태로 잔류되도록 상기 절연막의 상단부가 노출될 때까지 상기 상변화 물질을 식각하는 단계 및 상기 스페이서 형태의 상변화 물질이 형성된 홀 내에 제2절연막을 매립하는 단계를 포함한다.
Description
본 발명은 상변화 기억 소자의 제조방법에 관한 것으로, 더욱 상세하게는, 리셋 전류를 감소시킬 수 있는 상변화 기억 소자의 제조방법에 관한 것이다.
일반적으로, 메모리 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 이이피롬(EEPROM)과 같은 플래쉬 메모리(Flash memory)를 들 수 있다.
그런데, 상기 디램은 점점 높은 전하 저장 능력이 요구되어 지면서, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
최근, 구조가 단순하고, 인접 셀 간의 간섭 문제가 없기 때문에 고집적이 가능하며, 수십㎱의 빠른 읽기 속도 및 수십∼수백㎱의 비교적 빠른 쓰기 속도를 가 지는 상변화 기억 소자(Phase Change RAM, PCRAM)에 대한 연구가 활발히 진행되고 있다.
상기 상변화 기억 소자는 기존 씨모스 로직(CMOS Logic) 공정과의 연계성이 우수하여 생산 비용을 절감할 수 있어서 상용화 측면에서도 매우 가능성이 있는 메모리 소자로 평가받고 있다.
한편, 상기 상변화 기억 소자의 개발시 고려되어야 할 중요한 사항 중의 하나는 상기 상변화 물질을 결정질 상에서 비정질 상으로 변환시키기 위해 필요한 리셋(reset) 전류를 낮추는 것이다.
통상, 논리 소자에서 사용화되고 있는 트랜지스터의 허용 전류가 0.05㎃∼1㎂ 인데 반해, 현재 상변화 기억 소자에서 상변화막을 리셋(reset) 상태로 전이시키기 위해 요구되는 리셋 전류는 1㎃ 정도로 매우 크다.
이처럼, 논리 소자에서 사용화되고 있는 트랜지스터의 허용 전류가 0.05㎃∼1㎂ 인 것을 감안한다면, 상변화에 필요한 1㎃ 정도의 리셋 전류값은 트랜지스터의 크기를 줄이는데 있어서 큰 장애물로 작용하게 된다.
이에, 상변화 기억 소자에서는 리셋 전류를 감소시키기 위하여 여러가지 제안을 내고 있는 실정이며, 그 중 하나로, 상변화 물질과 접촉하는 히터(heater)의 크기를 감소시키는 개발을 진행하고 있다. 그러나, 상기와 같이 히터의 크기를 감소시켜 리셋 전류를 감소시키는 방법은 계속되는 소자의 고집적화로 인하여 그 한계를 가질 수밖에 없는 실정이다.
또 다른 방법으로는, 콘택홀 내에 상기 상변화 물질이 매립되는 구조,즉, 컨 파인드(confined) 구조 및 트렌치(Trench-Shape) 구조가 제안되고 있다.
도 1은 종래 기술에 따른 컨파인드 구조의 상변화 셀 및 트렌치 구조의 상변화 셀 형상을 보여주는 공정 단면도이다.
도시된 바와 같이, 상기 컨파인드 구조는 콘택홀 내에 상변화 물질(170)이 형성되는 구조이며, 상기 트렌치 구조는 트렌치를 형성하여 상기 트렌치 내에 상변화 물질(170)이 형성되는 구조이다. 이러한 상기 컨파인드 구조의 상변화 셀은 상기 콘택홀 내의 중심에서 상변화 영역이 형성하게 되므로, 상기 트렌치 구조에 비해 더 낮은 리셋 전류를 가질 수 있게 된다.
미설명된 도면 부호 100은 반도체기판을, 110,150,180은 층간절연막을, 120은 스위칭 소자를, 120은 히터를, 190은 상부번극을 각각 나타낸다.
그러나, 전술한 바와 같이, 상기 컨파인드 구조의 상변화막(170)은 좁은 콘택홀 내에 상변화물질을 매립해야 하는 것이 그 특징이므로, 소자의 고집적화가 진행될수록 매립 특성의 한계가 발생하게 되고, 그래서, 안정적인 상변화막을 형성하기가 매우 어려운 실정이다.
본 발명은 리셋 전류를 감소시킬 수 있는 상변화 기억 소자의 제조방법을 제공함에 그 목적이 있다.
본 발명은, 반도체기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 내에 스위칭 소자를 형성하는 단계; 상기 스위칭 소자를 포함한 층간절연막 상에 플래너(planar) 타입의 히터용 박막을 형성하는 단계; 상기 히터용 박막 상부에 제1절연막을 형성하는 단계; 상기 제1절연막을 식각하여 상기 히터용 박막의 상부를 노출시키는 홀을 형성하는 단계; 상기 홀을 포함한 제1절연막 상에 상변화 물질을 형성하는 단계; 상기 상변화 물질이 상기 홀의 양측벽에 스페이서 형태로 잔류되도록 상기 절연막의 상단부가 노출될 때까지 상기 상변화 물질을 식각하는 단계; 및 상기 스페이서 형태의 상변화 물질이 형성된 홀 내에 제2절연막을 매립하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 스위칭 소자는 수직형 PN 다이오드를 포함하는 것을 특징으로 한다.
상기 스위칭 소자를 형성하는 단계 후, 상기 히터용 박막을 형성하는 단계 전, 상기 스위칭 소자의 표면 상에 실리사이드막을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.
상기 히터용 박막은 TiN, TiW, TiAlN 및 TiSiN 중 어느 하나의 막으로 형성하는 것을 특징으로 한다.
상기 제1절연막은 SiN막으로 형성하는 것을 특징으로 한다.
상기 상변화 물질은 PVD 방식에 따라 형성하는 것을 특징으로 한다.
상기 상변화 물질은 상기 홀 내에 보이드가 형성되도록 형성하는 것을 특징으로 한다.
상기 상변화 물질을 식각하는 단계는, 블랭킷(blanket) 식각으로 수행하는 것을 특징으로 한다.
상기 상변화 물질을 식각하는 단계는, 상기 히터용 박막이 서로 분리되도록 수행하는 것을 특징으로 한다.
상기 제2절연막은 SiN막으로 형성하는 것을 특징으로 한다.
본 발명은 PVD 방식의 증착 및 블랭킷 식각 공정을 통해 홀의 양측벽에 스페이서 형태의 상변화막을 형성함으로써, 이를 통해, 더블 컨파인드 구조의 상변화막을 구현할 수 있게 된다.
따라서, 본 발명은 매립 능력의 한계없이 컨파인드 구조의 상변화막을 형성할 수 있게 되어 안정적인 상변화막을 형성할 수 있게 되고, 그래서, 상변화 리셋 전류 특성을 기대할 수 있다.
또한, 본 발명은 한 셀당 두 개의 컨파인드 구조를 갖는 상변화막을 형성함으로써, 종래 대비 히터용 박막과의 접촉 면적을 더 감소시킬 수 있음과 아울러 외부로의 열손실을 막을 수 있게 된다.
본 발명은 히터(heater)용 박막 상에 홀을 갖는 절연막을 형성한 후, 상기 홀의 양측벽에 스페이서(spacer)형태의 상변화막을 형성한다.
바람직하게, 본 발명은 플래너(planar) 타입의 히터용 박막 상에 홀이 구비된 SiN막과 같은 절연막을 형성한 후, 상기 홀 내에 보이드(void)가 형성되도록 물리적 기상 증착(Physical Vapor Deposition, PVD) 방식에 따라 상변화 물질을 형성 한다. 상기 상변화 물질이 홀의 양측벽에 스페이서 형태로 잔류하도록 상변화 물질을 식각한다.
이렇게 하면, 상기 히터용 박막 상에 더블 컨파인드(double confined) 구조의 상변화막을 형성할 수 있게 된다. 자세히는, 상기 홀의 양측벽에 스페이서 형태로 형성되는 상변화막이 컨파인드 구조의 상변화막으로 볼 수 있다.
따라서, 본 발명은 매립 능력의 한계 없이 상변화막을 컨파인드 구조로 형성할 수 있으므로, 좁은 콘택홀 내에 보이드의 생성없이 안정적인 컨파인드 구조의 상변화막을 형성할 수 있고, 이를 통해, 상변화막의 특성을 향상시킬 수 있다.
즉, 종래의 컨파인드 구조의 상변화막은 좁은 콘택홀 내에 매립되는 형태로 형성되기 때문에 매립 능력에 한계가 발생하여 안정적인 상변화막을 형성할 수 없었다.
그러나, 본 발명에서는 상변화막을 콘택홀 내에 매립하는 공정으로 형성하지 않고, PVD 방식에 따른 증착 및 식각 공정을 통해 상기 홀의 양측벽에 스페이서 형태로 상변화막을 형성함으로써, 매립 능력의 제한없이 컨파인드 구조의 상변화막을 형성할 수 있게 된다.
또한, 본 발명은 더블 컨파인드 구조의 상변화막을 형성함으로써, 한 셀당 두 개의 컨파인드 상변화막을 갖는 상변화 기억 소자를 제조할 수 있다.
따라서, 본 발명은 한 셀당 한 개의 컨파이드 상변화막을 갖는 종래의 상변화 기억 소자 대비 접촉 면적을 더욱 감소시킬 수 있고, 아울러, 동시에 외부로의 열손실을 막을 수 있는 상변화 기억 소자를 제조할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 2a를 참조하면, n형 불순물이 도핑된 반도체기판(200) 상에 층간절연막(210)을 증착한다. 상기 층간절연막(210)은 산화막 계열의 막으로 증착한다. 그런다음, 상기 층간절연막(210)의 평탄화를 위하여 상기 층간절연막(210)을 화학적 기계적 연마(Chemical Mechanical Polishing, CMP)한다.
다음으로, 상기 층간절연막(210) 상부에 실리콘막이 형성될 영역을 노출시키는 마스크 패턴(미도시)을 형성한 후, 상기 마스크 패턴을 식각마스크로 이용하여 상기 노출된 층간절연막(210) 부분을 식각하여 다수의 홀을 형성한다. 이어서, 상기 마스크 패턴을 제거한다.
이어서, 상기 홀 내에 실리콘막을 매립한다. 바람직하게, 상기 홀이 형성된 반도체기판에 선택적인 에피택셜 성장(Selecitive Epitaxial Grwth, SEG) 공정을 수행하여 상기 홀 내에 실리콘막을 형성한다. 상기 실리콘막은 n형 실리콘막으로 형성된다.
계속해서, 상기 실리콘막에 p형 불순물 이온주입을 수행하여, 이로써, 상기 홀 내에 스위칭 소자인 다수의 수직형 PN 다이오드(220)를 형성한다.
도 2b를 참조하면, 상기 수직형 PN 다이오드(220)를 포함한 층간절연막(210) 상에 실리사이드 공정을 수행하여 상기 수직형 PN 다이오드(220)의 표면 상에 실리 사이드막(220S)을 형성한다. 상기 실리사이드막(220S)은 콘택 저항을 감소시키는 역할을 한다.
그런다음, 상기 실리사이드막(200S)을 포함한 층간절연막(210) 상에 히터용 박막(230)을 형성한다. 상기 히터용 박막(230)은 TiN, TiW, TiAlN 및 TiSiN 중 어느 하나의 막으로 형성한다.
상기 히터용 박막(230)은 필라(pillar) 또는 링(ring) 타입으로 형성되지 않고, 플래너(planar) 타입으로 형성된다. 상기 히터용 박막(230)은 플래너 타입으로 형성함으로써, 후속의 셀 형성시 오버레이(overlay) 측면에서 유리한 면을 가져올 수 있다.
도 2c를 참조하면, 상기 히터용 박막(230) 상부에 제1절연막을 증착한다. 상기 제1절연막은 실리콘질화막 계열의 막으로 형성하되, 바람직하게는, SiN막으로 형성한다.
그런다음, 상기 제1절연막을 식각하여 상기 히터용 박막(230)의 상부를 노출시키는 홀(240)을 형성한다. 자세하게, 상기 제1절연막을 식각하여 상기 수직형 PN 다이오드(220) 형성 영역 상부에 절연 패턴(250)을 형성한다.
도 2d를 참조하면, 상기 홀(240)을 포함한 절연 패턴(250) 상에 상변화 물질(260)을 증착한다. 바람직하게, 상기 상변화 물질(260)은 상기 홀(240) 내에 보이드(261)가 발생되도록 매립 특성이 안 좋은 PVD 방식에 따라 형성한다.
상기 PVD 방식으로 상변화 물질을 형성하는 경우, 상기 홀(240)의 상부면에서 오버행(overhang)이 발생되면서 싱변화 물질의 증착이 이루어지기 때문에 상변 화 물질이 홀 내에 완전히 채워지지 않게 되고, 결국, 상기 홀(240) 내에 보이드(261)가 생성하게 된다.
도 2e를 참조하면, 상기 상변화 물질(260)이 상기 홀(240)의 양측벽에 스페이서 형태로 잔류되도록 상기 층간절연막(210)의 상단부가 노출될 때까지 상기 상변화 물질(260)을 식각한다.
상기 홀(240) 내에 보이드(261)가 생성되어 있으므로, 상기 상변화 물질의 식각시 상기 홀(240)의 양측벽에만 상변화막이 잔류되도록 식각 공정이 이루어지게 된다.
바람직하게, 상기 홀 내의 보이드를 이용하여 상기 상변화 물질을 블랭킷(blanket) 식각한다. 이렇게 상기 상변화 물질의 식각을 블랭킷 식각 공정으로 수행하게 되면, 상기 상변화 물질은 상기 홀의 양측벽에 스페이서 형태로 잔류하게 되거나, 또는 상기 절연 패턴의 전면을 감싸는 형태로 잔류하게 된다. 여기서, 상기 홀의 양측벽에 잔류하게 되는 상변화 물질(270)은 후속의 컨파인드 구조의 상변화막으로 보여져야 한다.
한편, 상기 블랭킷 식각 공정시 상기 층간절연막(210)의 상단부가 노출되도록 플래너 타입의 히터용 박막(230) 부분까지 식각을 수행하여 상기 히터용 박막을 분리시킨다.
도 2f를 참조하면, 상기 스페이서 형태의 상변화 물질(270)이 형성된 홀(240) 내에 제2절연막(280)이 매립되도록 제2절연막(280)을 증착한다. 상기 제2절연막(280)은 실리콘질화막 계열의 막으로 형성하되, 바람직하게는, SiN막으로 증 착한다.
그런다음, 상기 절연 패턴(250)의 상단부가 노출될 때까지 상기 제2절연막(280) 부분을 CMP하여 평탄화시킨다.
다음으로, 상기 평탄화된 제2절연막(280)을 포함한 반도체기판 전면 상에 상부전극용 박막을 형성한 후, 상기 상부전극용 박막을 식각하여 상기 상변화 물질(270)과 콘택하는 상부전극(290)을 형성한다.
전술한 바와 같이, 본 발명은 상기 홀의 양측벽에 히터용 박막과 콘택하는 더블 컨파인드 구조의 상변화막을 형성함으로써, 매립 능력의 한계없이 컨파인드 구조의 상변화막을 형성할 수 있다.
또한, 본 발명은 한 셀당 두 개의 컨파인드 구조를 갖는 상변화막을 형성함으로써, 종래 대비 히터용 박막과의 접촉 면적을 더 감소시킬 수 있고, 이로 인해, 리셋 전류 특성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래의 상변화막의 구조를 보여주는 상변화 기억 소자의 공정 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명
200: 반도체기판 210: 층간절연막
220: 수직형 PN 다이오드 230: 히터용 박막
240: 홀 250: 절연 패턴
260: 상변화 물질 261: 보이드
270: 스페이서 형태의 상변화막 280: 제2절연막
290: 상부전극 220S: 실리사이드막
Claims (10)
- 반도체기판 상에 층간절연막을 형성하는 단계;상기 층간절연막 내에 스위칭 소자를 형성하는 단계;상기 스위칭 소자를 포함한 층간절연막 상에 플래너(planar) 타입의 히터용 박막을 형성하는 단계;상기 히터용 박막 상부에 제1절연막을 형성하는 단계;상기 제1절연막을 식각하여 상기 히터용 박막의 상부를 노출시키는 홀을 형성하는 단계;상기 홀을 포함한 제1절연막 상에 상변화 물질을 형성하는 단계;상기 상변화 물질이 상기 홀의 양측벽에 스페이서 형태로 잔류되도록 상기 절연막의 상단부가 노출될 때까지 상기 상변화 물질을 식각하는 단계; 및상기 스페이서 형태의 상변화 물질이 형성된 홀 내에 제2절연막을 매립하는 단계;를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 스위칭 소자는 수직형 PN 다이오드를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 스위칭 소자를 형성하는 단계 후, 상기 히터용 박막을 형성하는 단계 전, 상기 스위칭 소자의 표면 상에 실리사이드막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 히터용 박막은 TiN, TiW, TiAlN 및 TiSiN 중 어느 하나의 막으로 형성하는 것을 특징으로 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 제1절연막은 SiN막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 상변화 물질은 PVD 방식에 따라 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 상변화 물질은 상기 홀 내에 보이드가 형성되도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 상변화 물질을 식각하는 단계는, 블랭킷(blanket) 식각으로 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 상변화 물질을 식각하는 단계는, 상기 히터용 박막이 서로 분리되도록 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 제2절연막은 SiN막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080091540A KR20100032583A (ko) | 2008-09-18 | 2008-09-18 | 상변화 기억 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080091540A KR20100032583A (ko) | 2008-09-18 | 2008-09-18 | 상변화 기억 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100032583A true KR20100032583A (ko) | 2010-03-26 |
Family
ID=42181740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080091540A KR20100032583A (ko) | 2008-09-18 | 2008-09-18 | 상변화 기억 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100032583A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8765564B2 (en) | 2011-06-13 | 2014-07-01 | Samsung Electronics Co., Ltd. | Methods of forming variable resistive memory devices |
| US9685609B2 (en) | 2014-12-22 | 2017-06-20 | Samsung Electronics Co., Ltd. | Variable resistance memory devices and methods of manufacturing the same |
-
2008
- 2008-09-18 KR KR1020080091540A patent/KR20100032583A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8765564B2 (en) | 2011-06-13 | 2014-07-01 | Samsung Electronics Co., Ltd. | Methods of forming variable resistive memory devices |
| US9034719B2 (en) | 2011-06-13 | 2015-05-19 | Samsung Electronics Co., Ltd. | Methods of forming variable resistive memory devices |
| US9685609B2 (en) | 2014-12-22 | 2017-06-20 | Samsung Electronics Co., Ltd. | Variable resistance memory devices and methods of manufacturing the same |
| US10276793B2 (en) | 2014-12-22 | 2019-04-30 | Samsung Electronics Co., Ltd. | Variable resistance memory devices and methods of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100782496B1 (ko) | 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법 | |
| US7359226B2 (en) | Transistor, memory cell array and method for forming and operating a memory device | |
| KR101453173B1 (ko) | 메모리 밀도를 증가시키기 위한 방법들, 구조들 및 디바이스들 | |
| KR101038314B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US8811062B2 (en) | Variable resistance memory device and method of manufacturing the same | |
| US20090250679A1 (en) | Phase-change memory device and method of fabricating the same | |
| KR100973279B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US20080099814A1 (en) | Integrated circuit and method for production | |
| KR20080100053A (ko) | 피엔 다이오드를 이용한 상변화 기억 소자의 제조방법 | |
| US8053750B2 (en) | Phase change memory device having heat sinks formed under heaters and method for manufacturing the same | |
| KR101298258B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR101647312B1 (ko) | 가변 저항 메모리 소자의 제조 방법 | |
| KR101012435B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20100032583A (ko) | 상변화 기억 소자의 제조방법 | |
| KR100972075B1 (ko) | 상변화 기억 소자의 제조방법 | |
| US20090267045A1 (en) | Phase change memory device having heaters and method for manufacturing the same | |
| KR101019702B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20090026674A (ko) | 수직형 피엔 다이오드의 형성방법 | |
| KR20070069767A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20100130072A (ko) | 상변화 기억 소자의 스위칭 소자 형성방법 | |
| KR20090088008A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20100092117A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20090088003A (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20120087713A (ko) | 상변화 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |