KR20100092117A - 상변화 기억 소자의 제조방법 - Google Patents
상변화 기억 소자의 제조방법 Download PDFInfo
- Publication number
- KR20100092117A KR20100092117A KR1020090011326A KR20090011326A KR20100092117A KR 20100092117 A KR20100092117 A KR 20100092117A KR 1020090011326 A KR1020090011326 A KR 1020090011326A KR 20090011326 A KR20090011326 A KR 20090011326A KR 20100092117 A KR20100092117 A KR 20100092117A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- heater
- hole
- heater material
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 46
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 38
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 26
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 24
- 239000010941 cobalt Substances 0.000 claims abstract description 24
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 27
- 230000010354 integration Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변화 기억 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 실리콘기판 상에 제1절연막을 형성하는 단계와, 상기 제1절연막을 식각하여 상기 실리콘기판의 표면 부분을 노출시키는 홀을 형성하는 단계와, 상기 홀 내에 실리콘막을 매립시키는 단계와, 상기 매립된 실리콘막을 에치백하는 단계와, 상기 에치백된 실리콘막의 표면 상에 금속실리사이드막을 형성하는 단계와, 상기 금속실리사이드막이 형성된 홀 내에 제1히터용 물질을 매립하는 단계와, 상기 제1히터용 물질을 포함하여 상기 제1절연막 상부에 제2절연막을 형성하는 단계와, 상기 제2절연막을 식각하여 상기 제1히터용 물질의 표면 부분을 노출시키는 콘택홀을 형성하는 단계 및 상기 콘택홀 내에 제2히터용 물질을 형성하는 단계를 포함한다.
Description
본 발명은 상변화 기억 소자의 제조방법에 관한 것으로, 보다 상세하게는, PN 다이오드와 히터 간의 계면 불량을 방지할 수 있는 상변화 기억 소자의 제조방법에 관한 것이다.
일반적으로, 메모리 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 이이피롬(EEPROM)과 같은 플래쉬 메모리(Flash memory)를 들 수 있다.
그런데, 상기 디램은 점점 높은 전하 저장 능력이 요구되어 지면서, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화가 가능하며, 구조의 단순함을 갖는 상변화 기억 소자(Phase Change RAM, PCRAM)에 대한 연구가 활발히 진행되고 있다.
상기 상변화 기억 소자는 전기적 신호를 이용하여 상변화 물질을 비정질 상(amorphous phase) 또는 결정질 상(crystalline phase)으로 변환시키는 것으로, 전기전도도의 차이를 이용하여 정보를 저장하고 읽는 메모리 소자이다.
도 1a 내지 도 1c를 참조하여 종래의 상변화 기억 소자의 제조방법에 대해 간략하게 설명하도록 한다.
도 1a를 참조하면, 실리콘기판(100) 상부에 수직형 PN 다이오드(120)를 형성한 후, 저항 감소를 위하여 상기 PN 다이오드(120) 상부에 코발트실리사이드막(130)을 형성한다.
도 1b를 참조하면, 상기 코발트실리사이드막(130)이 형성된 실리콘기판(100) 상부에 층간절연막(140)을 형성한 후, 상기 코발트실리사이드막(130)의 표면 부분을 노출시키는 홀을 형성한다. 상기 홀은 후속의 히터가 형성되는 영역이다.
도 1c를 참조하면, 상기 홀의 전면에 히터(150)를 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 종래에 따른 상변화 기억 소자를 제조한다.
도 1에서 미설명된 도면 110은 산화막을 나타낸다.
전술한 바와 같이, 종래의 상변화 기억 소자는 트랜지스터 대신에 수직 PN 다이오드를 스위칭 소자로 사용함으로써, 전류량을 높일 수 있고 셀 크기를 작게 할 수 있는 잇점이 있다.
그런데, 종래에 따른 상변화 기억 소자의 제조에서 저항 감소를 위한 코발트실리사이드막의 형성 공정시, 도 1a에 나타낸 바와 같이, 상기 코발트실리사이드막(130)의 표면에 보이드(130V)가 발생하는 현상이 나타난다. 상기 보이드가 발생된 코발트실리사이드막 부분은 홀을 형성하기 위한 식각 공정시 함께 식각이 이루어지게 되고, 이로 인해, 코발트실리사이드막의 하부에 위치한 PN 다이오드 부분이 노출하게 된다. 이러한 현상은 PN 다이오드와 히터 간의 계면 불량을 일으키게 되고, 결과적으로, 콘택 저항의 증가를 가져온다.
또한, 소자의 고집적화에 의하여 상기 홀을 위한 식각 공정시 상기 홀과 코발트실리사이드막 간에 오정렬 현상이 발생하게 되는데, 이러한 현상은 오버 식각을 유발시키고, 이로 인해, 코발트실리사이드막 부분이 어택을 받게 된다. 상기 코발트실리사이드막의 어택은 PN 다이오드와 히터 간의 계면 불량을 발생시킨다.
본 발명은 코발트실리사이드막의 어택을 방지할 수 있는 상변화 기억 소자의 제조방법을 제공함에 그 목적이 있다.
본 발명은, 실리콘기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막을 식각하여 상기 실리콘기판의 표면 부분을 노출시키는 홀을 형성하는 단계; 상기 홀 내에 실리콘막을 매립시키는 단계; 상기 매립된 실리콘막을 에치백하는 단계; 상기 에치백된 실리콘막의 표면 상에 금속실리사이드막을 형성하는 단계; 상기 금속실리사이드막이 형성된 홀 내에 제1히터용 물질을 매립하는 단계; 상기 제1히터용 물질을 포함하여 상기 제1절연막 상부에 제2절연막을 형성하는 단계; 상기 제2절연막을 식각하여 상기 제1히터용 물질의 표면 부분을 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀 내에 제2히터용 물질을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 제1절연막은 산화막을 포함하는 것을 특징으로 한다.
상기 실리콘막은 n형 실리콘막과 p형 실리콘막의 적층막을 포함하는 것을 특징으로 한다.
상기 금속실리사이드막은 코발트실리사이드막을 포함하는 것을 특징으로 한다.
상기 제1히터용 물질은 티타늄막과 티타늄질화막의 적층막을 포함하는 것을 특징으로 한다.
상기 제2절연막은 질화막을 포함하는 것을 특징으로 한다.
상기 제2히터용 물질은 티타늄질화막을 포함하는 것을 특징으로 한다.
상기 제2히터용 물질을 형성하는 단계 후, 상기 제2히터용 물질 상에 제3히터용 물질을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.
본 발명은 금속실리사이드막 상부에 금속막을 형성시킨 상태에서 절연막의 식각 공정을 수행함으로써, 상기 식각 공정시 상기 금속막에 의해 금속실리사이드 막 부분이 어택을 받는 것을 방지할 수 있다.
따라서, 본 발명은 PN 다이오드와 히터 간의 계면 불량을 방지할 수 있고, 그래서, 콘택 저항의 증가 현상을 억제할 수 있다.
본 발명은 금속실리사이드막 상부에 히터용 물질이 형성된 상태에서 콘택홀을 형성하기 위한 식각 공정을 수행한다.
이렇게 하면, 상기 식각 공정시 상기 히터용 물질에 의해 금속실리사이드막이 노출되지 않게 되어, 금속실리사이드막의 어택을 방지할 수 있다.
따라서, 본 발명은 PN 다이오드와 히터 간의 계면 불량을 방지할 수 있고, 그래서, 콘택 저항의 증가 현상을 억제할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 2a를 참조하면, 실리콘기판(200) 상에 제1절연막으로 산화막(210)을 증착한 후, 상기 산화막(210)을 식각하여 실리콘기판(200)의 표면 부분을 노출시키는 홀을 형성한다. 상기 홀이 형성된 실리콘기판(200)에 선택적 에피택셜 성장 공정을 수행하여 홀 내에 n형 실리콘막을 형성한다. 상기 홀에 매립된 n형 실리콘막을 에치백(etch-back)하여 홀의 상단 부분을 노출시킨 후, 상기 에치백된 n형 실리콘막에 불순물 이온주입을 수행하여, 이로써, 상기 홀 내에 n형 실리콘막 및 p형 실리 콘막으로 구성된 PN 다이오드(220)를 형성한다.
도 2b를 참조하면, 상기 PN 다이오드(220)를 포함하여 상기 산화막(210) 상부에 금속막을 증착한다. 바람직하게, 상기 금속막은 코발트막으로 증착하며, 상기 홀을 매립하지 않는 범위 내에서 증착한다. 그런다음, 상기 금속막이 증착된 실리콘기판(200)에 급속열처리를 수행하여, 상기 에치백된 PN 다이오드(220)의 표면 상에 금속실리사이드막, 바람직하게, 코발트실리사이드막(230)을 형성한다. 상기 급속열처리시 PN 다이오드와 반응되지 않고 잔류된 막들을 제거한다.
도 2c를 참조하면, 상기 코발트실리사이드막(230)이 형성된 홀을 포함하여 산화막(210) 상부에 상기 홀이 매립되도록 제1히터용 물질(251)을 증착한다. 상기 제1히터용 물질(251)은 티타늄막과 티타늄질화막의 적층막을 포함한다. 그런다음, 상기 산화막(210) 부분이 노출될 때까기 상기 제1히터용 물질(251)에 화학적기계적연마(Chemical Mechanical Polishing) 공정을 수행하고, 이로써, 상기 홀 내에 PN 다이오드(220)와 코발트실리사이드막(230) 및 제1히터용 물질(251)을 적층 구조로 형성한다.
도 2d를 참조하면, 상기 제1히터용 물질(251)을 포함하여 상기 산화막(210) 상부에 제2절연막으로 질화막(240)을 증착한다. 상기 제2절연막(240)을 식각하여 상기 제1히터용 물질(251)의 표면 부분을 노출시키는 콘택홀(240H)을 형성한다.
여기서, 상기 콘택홀(240H) 형성을 위한 식각 공정시 상기 제1히터용 물질(251)에 의해 코발트실리사이드막(230) 부분은 노출되지 않는다. 따라서, 상기 식각 공정시 코발트실리사이드막(230)의 어택을 방지할 수 있어 PN 다이오드와 제1 히터용 물질 간의 계면 불량 현상을 방지할 수 있다.
또한, 상기 식각 공정시 상기 콘택홀(240H)과 제1히터용 물질(251) 간의 오정렬로 인한 오버 식각이 발생되어도 상기 제1히터용 물질에 의해 코발트실리사이드막 부분은 식각되지 않는다.
도 2e를 참조하면, 상기 콘택홀(240H)의 전면을 포함하여 질화막(240) 상부에 제2히터용 물질(252)을 증착한다. 상기 제2히터용 물질(252)은 티타늄질화막을 포함한다. 상기 제2히터용 물질(252)을 에치백하여 상기 콘택홀(240H)의 상단 부분을 노출시킨다.
도 2f를 참조하면, 상기 제2히터용 물질(252)이 형성된 콘택홀(240H) 내에 제3히터용 물질(253)을 형성하여, 상기 제1히터용 물질(251)과 제2히터용 물질(252) 및 제3히터용 물질(253)로 구성된 히터를 형성한다.
이후, 도시하지는 않았으나, 공지된 후속의 일련 공정을 차례로 진행하여 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다.
전술한 바와 같이, 본 발명은 코발트실리사이드막 상부에 제1히터용 물질을 형성한 상태에서 콘택홀을 형성하기 위한 식각 공정을 진행함으로써, 상기 식각 공정시 코발트실리사이드막의 어택을 방지할 수 있다,
또한, 본 발명은 제1히터용 물질과 제2히터용 물질 및 제3히터용 물질로 구성된 히터를 형성함으로써, 종래 대비 안정적인 히터를 형성할 수 있게 된다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1c는 종래에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200: 실리콘기판 210: 산화막
220: PN 다이오드 230: 코발트실리사이드막
240: 질화막 240H: 콘택홀
251: 제1히터용 물질 252: 제2히터용 물질
253: 제3히터용 물질
Claims (8)
- 실리콘기판 상에 제1절연막을 형성하는 단계;상기 제1절연막을 식각하여 상기 실리콘기판의 표면 부분을 노출시키는 홀을 형성하는 단계;상기 홀 내에 실리콘막을 매립시키는 단계;상기 매립된 실리콘막을 에치백하는 단계;상기 에치백된 실리콘막의 표면 상에 금속실리사이드막을 형성하는 단계;상기 금속실리사이드막이 형성된 홀 내에 제1히터용 물질을 매립하는 단계;상기 제1히터용 물질을 포함하여 상기 제1절연막 상부에 제2절연막을 형성하는 단계;상기 제2절연막을 식각하여 상기 제1히터용 물질의 표면 부분을 노출시키는 콘택홀을 형성하는 단계; 및상기 콘택홀 내에 제2히터용 물질을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 제1절연막은 산화막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 실리콘막은 n형 실리콘막과 p형 실리콘막의 적층막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 금속실리사이드막은 코발트실리사이드막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 제1히터용 물질은 티타늄막과 티타늄질화막의 적층막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 제2절연막은 질화막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 제2히터용 물질은 티타늄질화막을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 1 항에 있어서,상기 제2히터용 물질을 형성하는 단계 후, 상기 제2히터용 물질 상에 제3히터용 물질을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090011326A KR20100092117A (ko) | 2009-02-12 | 2009-02-12 | 상변화 기억 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090011326A KR20100092117A (ko) | 2009-02-12 | 2009-02-12 | 상변화 기억 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100092117A true KR20100092117A (ko) | 2010-08-20 |
Family
ID=42757060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090011326A KR20100092117A (ko) | 2009-02-12 | 2009-02-12 | 상변화 기억 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100092117A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136474B2 (en) | 2012-04-23 | 2015-09-15 | Samsung Electronics Co., Ltd. | Method of fabricating phase-change random access memory device |
-
2009
- 2009-02-12 KR KR1020090011326A patent/KR20100092117A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136474B2 (en) | 2012-04-23 | 2015-09-15 | Samsung Electronics Co., Ltd. | Method of fabricating phase-change random access memory device |
| US9583705B2 (en) | 2012-04-23 | 2017-02-28 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337237B2 (en) | Methods, structures and devices for increasing memory density | |
| US8416616B2 (en) | Phase change memory device and method for manufacturing the same | |
| KR100972074B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR101038314B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| JP2009038378A (ja) | ショットキーダイオードを備える相変化メモリ素子 | |
| KR100973275B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20100052300A (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR100973279B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US7883958B2 (en) | Phase change memory device having a diode that has an enlarged PN interfacial junction and method for manufacturing the same | |
| US20150056772A1 (en) | Semiconductor device comprising buried gate and method for fabricating the same | |
| JP2006179778A (ja) | 半導体装置及びその製造方法 | |
| KR100972075B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20100092117A (ko) | 상변화 기억 소자의 제조방법 | |
| KR101006528B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20100032583A (ko) | 상변화 기억 소자의 제조방법 | |
| KR100939774B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20090003713A (ko) | 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법 | |
| KR20100053129A (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20100130072A (ko) | 상변화 기억 소자의 스위칭 소자 형성방법 | |
| KR101085520B1 (ko) | 메모리 소자 및 그 제조방법 | |
| KR101058498B1 (ko) | 메모리 소자의 제조방법 | |
| KR20090026679A (ko) | 상변화 기억 소자의 제조방법 | |
| KR101026480B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20090093393A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20090088008A (ko) | 상변화 기억 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |