KR20090093393A - 상변화 기억 소자의 제조방법 - Google Patents

상변화 기억 소자의 제조방법

Info

Publication number
KR20090093393A
KR20090093393A KR1020080018896A KR20080018896A KR20090093393A KR 20090093393 A KR20090093393 A KR 20090093393A KR 1020080018896 A KR1020080018896 A KR 1020080018896A KR 20080018896 A KR20080018896 A KR 20080018896A KR 20090093393 A KR20090093393 A KR 20090093393A
Authority
KR
South Korea
Prior art keywords
forming
contact
diode
contact hole
film
Prior art date
Application number
KR1020080018896A
Other languages
English (en)
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080018896A priority Critical patent/KR20090093393A/ko
Publication of KR20090093393A publication Critical patent/KR20090093393A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 실리콘기판 상에 제1절연막을 형성하는 단계와, 상기 제1절연막을 식각하여 일정 간격으로 이격하면서 PN 다이오드 형성 영역을 한정하는 제1콘택홀을 형성하는 단계와, 상기 제1콘택홀 내에 에피실리콘막을 형성하는 단계와, 상기 일정 갯수로 형성된 에피실리콘막들 사이의 제1절연막 부분을 식각하여 콘택 플러그 형성 영역을 한정하는 제2콘택홀을 형성하는 단계와, 상기 제2콘택홀 내에 콘택 플러그를 형성하는 단계와, 상기 에피실리콘막 부분에 이온주입하여 상기 제1콘택홀 내에 수직형 PN 다이오드를 형성하는 단계와, 상기 PN 다이오드가 형성된 실리콘기판의 전면 상에 제2절연막을 형성하는 단계와, 상기 제2절연막을 식각하여 상기 PN 다이오드를 노출시키는 히터용 콘택홀을 형성하는 단계와, 상기 히터용 콘택홀 내에 히터용 콘택을 형성하는 단계 및 상기 히터용 콘택과 콘택하는 상변화막과 상부전극을 형성하는 단계를 포함한다.

Description

상변화 기억 소자의 제조방법{Method of manufacturing PRAM device}
본 발명은 상변화 기억 소자의 제조방법에 관한 것으로, 보다 상세하게는, 상변화막과 상부전극의 적층막 식각 공정시 워드라인과 실리콘기판을 전기적으로 연결시키는 콘택 부분의 손실을 방지할 수 있는 상변화 기억 소자의 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변화 기억 소자(Phase change memory)가 제안되었다.
이러한, 상기 상변화 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
한편, 고집적화된 상변화 기억 소자의 개발시 가장 중요한 사항 중의 하나는 프로그래밍 전류를 확보하는 일인데, 그 방안 중의 하나로 상변화 기억 소자에 스위칭 소자로 PN 다이오드를 적용하고 있다.
이와 같은, PN 다이오드를 이용한 상변화 기억 소자는 씨모스(CMOS) 트랜지스터에 비해 전류 흐름이 높아 프로그래밍 전류를 확보할 수 있으며, 디램 또는 플래쉬 소자에 비해 셀 사이즈를 작게 형성할 수 있는 장점을 가지고 있다.
이하에서는, 도 1a 및 도 1b를 참조하여 상기 PN 다이오드를 적용한 상변화 기억 소자의 제조방법을 간략하게 설명하도록 한다.
도 1a을 참조하면, 실리콘기판(100) 내에 N형 영역을 형성한 후, 상기 실리콘기판(100) 상에 제1산화막(121)을 형성한다. 그런다음, 상기 제1산화막(121)을 식각하여 PN 다이오드 형성 영역을 한정하는 콘택홀을 형성한다.
그런다음, 상기 콘택홀 내에 에피실리콘막을 형성한 후, 상기 에피실리콘막에 불순물을 이온주입하여, 이를 통해, 수직형 PN 다이오드(130)를 형성한다.
다음으로, 상기 수직형 PN 다이오드(130)의 상부를 보호하기 위하여 상기 수직형 PN 다이오드(130)를 포함한 제1산화막(121)의 표면 상에 얇은 두께의 제1질화막(122)과 제2산화막(123)을 형성한 후, 상기 제2산화막(123), 제1질화막(122) 및 제1산화막(121)을 식각하여 후속의 워드라인과 연결되는 콘택 영역을 한정하는 콘택홀을 형성한다.
이어서, 상기 콘택홀 내에 도전막을 증착한 후, 상기 도전막을 화학적 기계적 연마(Chemical Mechanical Polishing; 이하, "CMP"라 칭함)하여 상기 콘택홀 내에 콘택 플러그(140)를 형성한다.
도 1b를 참조하면, 상기 제2산화막 부분을 제거하여 상기 제1질화막(122) 부분을 노출시킨 후, 상기 제1질화막(122)을 포함하여 상기 콘택 플러그(140) 상에 두꺼운 두께로 제2질화막(124)을 증착한다. 이때, 상기 제2질화막(124)의 증착시 상기 PN 다이오드(130) 상에 형성된 상기 제1질화막(121)의 두께만큼 상기 콘택 플러그(140) 부분과 PN 다이오(130)드 부분 간에 단차가 발생하게 된다.
그런다음, 상기 단차진 부분을 없애기 위해 상기 제2질화막(124) 부분을 CMP한 후, 상기 제2질화막(124)을 식각하여 상기 PN 다이오드(130) 상부를 노출시키는 히터용 콘택홀을 형성한다.
다음으로, 상기 히터용 콘택홀 내에 히터용 물질을 증착한 후, 상기 히터용 물질을 CMP하여 상기 히터용 콘택홀 내에 히터용 콘택(170)을 형성한다.
이어서, 상기 히터용 콘택(170)을 포함한 제2질화막(124) 상에 상변화 물질과 상부전극용 물질을 증착한 후, 상기 히터용 콘택과 콘택하도록 상기 상변화 물질과 상부전극용 물질을 식각하여 상기 상변화막(181)과 상부전극(182)의 적층 패턴을 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 종래 기술에 따른 상변화 기억 소자를 제조한다.
그런데, 전술한 바와 같은, 종래의 상변화 기억 소자의 제조방법에서는, 상기 제2질화막(124)의 증착시 발생된 단차를 제거하기 위하여 제2질화막에 CMP를 수행하고 있는데, 이러한, 상기 제2질화막의 CMP에 의해 상기 제2질화막(124)의 두께가 얇아지고 있다.
이처럼, 상기 제2질화막의 두께가 얇아지게 되면 상기 상변화 물질 및 상부전극용 물질의 식각 공정시 상기 콘택의 상단 부분까지도 식각되면서, 이로 인해, 상기 콘택 부분이 손실되는 현상이 나타날 수 있다.
한편, 상기 제2질화막를 두껍게 증착하는 것으로, 상기 상변화 물질 및 상부전극용 물질의 식각 공정시 상기 콘택 부분이 손시되는 현상을 방지할 수는 있다.
그러나, 상기 제2질화막의 두께가 높으면 높을수록 상기 제2질화막 내에 형성되는 상기 히터용 콘택의 높이 또한 증가하게 되어서, 상기 히터용 콘택의 형성 공정이 어려워지게 되는 또 다른 문제가 나타나게 된다.
본 발명은 콘택 플러그의 손실을 방지할 수 있는 상변화 기억 소자의 제조방법을 제공함에 그 목적이 있다.
본 발명은, 실리콘기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막을 식각하여 일정 간격으로 이격하면서 PN 다이오드 형성 영역을 한정하는 제1콘택홀을 형성하는 단계; 상기 제1콘택홀 내에 에피실리콘막을 형성하는 단계; 상기 일정 갯수로 형성된 에피실리콘막들 사이의 제1절연막 부분을 식각하여 콘택 플러그 형성 영역을 한정하는 제2콘택홀을 형성하는 단계; 상기 제2콘택홀 내에 콘택 플러그를 형성하는 단계; 상기 에피실리콘막 부분에 이온주입하여 상기 제1콘택홀 내에 수직형 PN 다이오드를 형성하는 단계; 상기 PN 다이오드가 형성된 실리콘기판의 전면 상에 제2절연막을 형성하는 단계; 상기 제2절연막을 식각하여 상기 PN 다이오드를 노출시키는 히터용 콘택홀을 형성하는 단계; 상기 히터용 콘택홀 내에 히터용 콘택을 형성하는 단계; 및 상기 히터용 콘택과 콘택하는 상변화막과 상부전극을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 실리콘기판은 N형 불순물 영역이 형성된 활성 영역을 포함하는 것을 특징으로 한다.
상기 제1절연막은 산화막으로 형성하는 것을 특징으로 한다.
상기 제1콘택홀 내에 수직형 PN 다이오드를 형성하는 단계는, 상기 콘택 플러그가 형성된 제1절연막 상에 상기 콘택 플러그 영역을 가리는 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴이 형성된 실리콘기판의 전면에 N형 불순물 및 P형 불순물을 순차적으로 이온주입하는 단계;로 구성되는 것을 특징으로 한다.
상기 제1콘택홀 내에 수직형 PN 다이오드를 형성하는 단계 후, 상기 제2절연막을 형성하는 단계 전, 상기 수직형 PN 다이오드의 상부 표면 부분을 실리사이드막으로 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 실리사이드막은 코발트막 또는 티타늄막으로 형성하는 것을 특징으로 한다.
상기 제2절연막은 질화막으로 형성하는 것을 특징으로 한다.
또한, 본 발명은, 실리콘기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막을 식각하여 콘택 플러그 형성 영역을 한정하는 제1콘택홀을 형성하는 단계; 상기 제1콘택홀 내에 콘택 플러그를 형성하는 단계; 상기 콘택 플러그 사이의 제1절연막 부분을 식각하여 일정 간격으로 이격하면서 PN 다이오드 형성 영역을 한정하는 제2콘택홀을 형성하는 단계; 상기 제2콘택홀 내에 에피실리콘막을 형성하는 단계; 상기 에피실리콘막 부분에 이온주입하여 상기 제2콘택홀 내에 수직형 PN 다이오드를 형성하는 단계; 상기 PN 다이오드가 형성된 실리콘기판의 전면 상에 제2절연막을 형성하는 단계; 상기 제2절연막을 식각하여 상기 PN 다이오드를 노출시키는 히터용 콘택홀을 형성하는 단계; 상기 히터용 콘택홀 내에 히터용 콘택을 형성하는 단계; 및 상기 히터용 콘택과 콘택하는 상변화막과 상부전극을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 실리콘기판은 N형 불순물 영역이 형성된 활성 영역을 포함하는 것을 특징으로 한다.
상기 제1절연막은 산화막으로 형성하는 것을 특징으로 한다.
상기 제2콘택홀 내에 수직형 PN 다이오드를 형성하는 단계는, 상기 콘택 플러그가 형성된 제1절연막 상에 상기 콘택 플러그 영역을 가리는 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴이 형성된 실리콘기판의 전면에 N형 불순물 및 P형 불순물을 순차적으로 이온주입하는 단계;로 구성되는 것을 포함하는 것을 특징으로 한다.
상기 제2콘택홀 내에 수직형 PN 다이오드를 형성하는 단계 후, 상기 제2절연막을 형성하는 단계 전, 상기 수직형 PN 다이오드의 상부 표면 부분을 실리사이드막으로 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 실리사이드막은 코발트막 또는 티타늄막으로 형성하는 것을 특징으로 한다.
상기 제2절연막은 질화막으로 형성하는 것을 특징으로 한다.
본 발명은 에피실리콘막을 형성하고, 콘택플러그를 형성한 후에, 이온주입 공정을 통해 수직형 PN 다이오드를 형성함으로써, 상기 콘택플러그와 수직형 PN 다이오드 상에 실리콘기판의 전면 상에 균일한 두께로 질화막을 증착할 수 있다.
따라서, 본 발명은 상기 질화막의 두께를 두껍게 가져갈 수 있어, 이를 통해, 상변화막과 상부전극을 형성하기 위한 식각 공정시 콘택 플러그의 상단부가 식각되는 것을 방지할 수 있고, 그래서, 상기 콘택 플러그가 손실되는 현상을 억제할 수 있다.
또한, 본 발명은 상기 수직형 PN 다이오드와 상기 콘택 플러그 상에 균일한 형태로 질화막이 형성됨으로써, 균일한 크기를 갖는 히터용 콘택을 형성할 수 있게 된다.
따라서, 본 발명은 상기 히터용 콘택과 상변화막의 접촉 면적을 균일하게 할 수 있고, 그래서, 상변화에 필요한 프로그래잉 전류를 균일하게 가져갈 수 있다.
게다가, 본 발명은 상기 콘택 플러그를 형성하기 전에 상기 수직형 PN 다이오드 상에 상기 수직형 PN 다이오드의 보호를 위해 형성하였던 질화막을 스킵하게 되면서 공정의 단순화를 이룰 수 있다.
도 1a 및 도 1b는 종래 기술에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 3a 내지 도 3f는 본 발명의 제2실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200,300: 실리콘기판 210,310: N형 불순물 영역
221,321: 제1절연막 222,322: 제2절연막
230,330: 에피실리콘막 240,340: 콘택 플러그
250,350: 수직형 PN 다이오드 260,360: 실리사이드막
270,370: 히터용 콘택 280,380: 상변화막
290,390: 상부전극
본 발명은 실리콘기판에 형성된 산화막 내에 일정 간격으로 이격해서 에피실리콘막을 형성한 후, 상기 일정 갯수로 형성된 에피실리콘막들 사이에 워드라인과 콘택하는 콘택 플러그를 형성한다.
그런다음, 상기 콘택플러그를 가리는 감광막 패턴을 이용해서 상기 에피실리콘막에 불순물을 이온주입하여 수직형 PN 다이오드를 형성한다.
이렇게 하면, 상기 PN 다이오드 부분과 상기 콘택 플러그 간에 높이 단차가 발생하지 않으므로, 히터용 콘택을 형성하기 위한 질화막의 형성시, 상기 PN 다이오드 부분과 상기 콘택 플러그 부분 간에 높이 단차 없이 상기 질화막을 형성할 수 있다.
따라서, 본 발명은 단차를 제거하기 위한 질화막의 CMP를 스킵할 수 있어 종래 대비 두꺼운 두께를 갖는 질화막을 확보할 수 있게 된다.
그러므로, 본 발명은 상변화막과 상부전극의 식각 공정시 상기 질화막 부분이 식각되어도, 상기 질화막이 어느 정도의 두께로 잔류하고 있어서, 이를 통해, 상기 상변화막과 상부전극의 식각 공정시 잔류된 질화막으로 인해 상기 콘택 플러그의 상단부가 식각되지 않아서 상기 콘택 플러그가 손실되는 현상을 방지할 수 있다.
또한, 종래의 기술에서는 상기 콘택 플러그를 형성하기 전에, 상기 PN 다이오드의 보호를 위하여 질화막과 산화막의 적층막을 형성하였는데, 본 발명에서는 상기 질화막과 산화막의 적층막을 형성하는 공정을 스킵함으로써, 공정의 단순화가 가능하다.
구체적으로, 종래의 기술에서는 수직형 PN 다이오드 상부에 상기 수직형 PN 다이오드의 보호를 위한 절연막을 형성하고, 콘택 플러그를 형성하였기 때문에, 상기 절연막으로 인하여 상기 콘택 플러그와 PN 다이오드 간에 단차가 발생된 상태에서 히터용 콘택을 형성하기 위한 질화막을 증착하였다.
그래서, 종래에서는 질화막의 단차 부분을 제거하기 위하여 질화막에 CMP를 수행하고 있는데, 이러한 상기 질화막의 CMP는 질화막의 두께를 얇아지게 하여서 후속의 상변화 물질과 상부전극용 물질의 식각 공정시 콘택 플러그가 식각되어지고, 이로 인해, 콘택 플러그가 손실되는 현상을 유발시켰다.
이에, 본 발명에서는 수직형 PN 다이오드가 형성된 부분과 콘택 플러그가 형성된 부분에 높이 단차가 없는 상태에서 상기 질화막을 증착하도록 한다.
따라서, 본 발명은 상기 질화막의 CMP 공정을 스킵할 수 있어 종래 대비 두꺼운 두께의 질화막을 형성할 수 있고, 그래서, 상변화막과 상부전극의 식각 공정시 콘택 플러그가 식각되지 않으므로, 상기 콘택 플러그가 손실되는 현상을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 2a를 참조하면, 실리콘기판(200)의 활성 영역에 N형 불순물을 이온주입하여 상기 실리콘기판(200)의 활성 영역 내에 N형 불순물 영역(210)을 형성한다.
그런다음, 상기 N형 불순물 영역(210)이 형성된 실리콘기판(200) 상에 제1절연막(221)을 증착한다. 상기 제1절연막(221)은 산화막으로 증착한다.
다음으로, 상기 제1절연막(221)을 식각하여 일정 간격으로 이격하면서 PN 다이오드 형성 영역을 한정하는 제1콘택홀(230H)을 형성한 후, 상기 제1콘택홀(230H)이 형성된 실리콘기판(200)에 선택적 에피택셜 성장(Select Epitaxial Growth; SEG) 공정을 수행하여 상기 제1콘택홀(230H) 내에 1000∼5000Å 두께로 에피실리콘막(230)을 형성한다.
한편, 상기 에피실리콘막(230)에 불순물이 도핑된 경우에는, 상기 불순물의 타입은 N형이며, 도핑 농도는 대략 1E18∼1E21 원자/㎤ 정도가 되도록 한다.
이어서, 상기 제1절연막(221)이 노출될 때까지 상기 에피실리콘막(230)을 CMP한다.
도 2b를 참조하면, 상기 일정 갯수로 형성된 에피실리콘막(230)들 사이의 제1절연막(221) 부분을 식각하여 콘택 플러그 형성 영역을 한정하는 제2콘택홀(240H)을 형성한다.
그런다음, 상기 제2콘택홀(240H) 내에 후속의 워드라인과 상기 실리콘기판(200)의 N형 불순물 영역(210)을 전기적으로 연결시키는 콘택 플러그(240)를 형성한다.
상기 콘택 플러그(240)는 상기 에피실리콘막(230)의 높이와 동일한 높이로 형성한다.
도 2c를 참조하면, 상기 콘택 플러그(240)가 형성된 제1절연막(221) 상에 상기 콘택 플러그 영역을 가리는 감광막 패턴(200M)을 형성한 후, 상기 감광막 패턴(200M)이 형성된 실리콘기판의 전면에 N형 불순물 및 P형 불순물을 순차적으로 이온주입하여 상기 제1콘택홀(230H) 내에 수직형 PN 다이오드(250)를 형성한다.
바람직하게, 상기 에피실리콘막에 N형 불순물을 이온주입하여 N형 영역을 형성하고, 상기 에피실리콘막의 상부 표면에 P형 불순물을 이온주입하여, 이로써, 수직형 PN 다이오드(250)를 형성한다.
상기 에피실리콘막에 이온주입되는 N형 불순물은 상기 실리콘기판의 N형 불순물 영역(210)의 도핑 농도 보다 낮은 도핑 농도를 갖도록 한다.
이처럼, 상기 에피실리콘막에 이온주입되는 N형 불순물의 도핑 농도가 상기 실리콘기판의 N형 불순물 영역의 도핑 농도 보다 낮은 경우에는 상기 수직형 PN 다이오드의 P형 영역과 N형 영역 간에 전기장(electric field)이 강화되면서 브레이크다운(breakdown) 전압을 높일 수 있다.
도 2d를 참조하면, 상기 감광막 패턴(200M)이 잔류된 상태에서 상기 수직형 PN 다이오드(250)가 형성된 실리콘기판(200)에 실리사이드(silicide) 공정을 수행하여 상기 수직형 PN 다이오드(250)의 상부 표면에 실리사이드막(260)을 형성한다. 상기 실리사이드막(260)은 코발트(Co)막 또는 티타늄(Ti)막으로 형성한다.
상기 실리사이드막(260)은 오믹(ohmic) 콘택의 역할을 하게 된다.
도 2e를 참조하면, 상기 감광막 패턴이 제거된 상태에서, 상기 수직형 PN 다이오드(250)의 상부에 실리사이드막(260)이 형성된 실리콘기판(200) 전면 상에 제2절연막(222)을 증착한다. 상기 제2절연막(222)은 질화막으로 증착한다.
여기서, 상기 수직형 PN 다이오드(250) 부분과 상기 콘택 플러그(240) 부분은 균일한 높이를 이루어져 있으므로, 실리콘기판의 전면에 균일한 두께로 제2절연막인 질화막을 증착할 수 있다.
그래서, 단차 제거를 위한 상기 제2절연막의 CMP 공정을 스킵할 수 있어 종래 대비 두꺼운 두께를 갖는 제2절연막을 확보할 수 있다.
그런다음, 상기 제2절연막(222)을 식각하여 상기 PN 다이오드(250)를 노출시키는 히터용 콘택홀을 형성한다.
다음으로, 상기 히터용 콘택홀 내에 히터용 물질을 매립한 후, 상기 히터용 물질은 CMP하여 상기 히터용 콘택홀 내에 히터용 콘택(270)을 형성한다.
상기 히터용 콘택(270)은 상기 수직형 PN 다이오드로부터 전류 흐름을 형성하여, 후속의 상변화막과의 접촉 계면에서 주울 열을 발생시키는 역할을 한다.
상기 히터용 콘택(270)의 크기는 작으면 작을수록 상변화에 필요한 프로그래밍 전류를 낮출 수 있다. 그래서, 상기 히터용 콘택홀의 양측벽에 스페이서를 더 형성하여 상기 히터용 콘택홀의 크기를 감소시키는 방법도 있다.
도 2f를 참조하면, 상기 히터용 콘택(270)을 포함하여 상기 제2절연막(222) 상에 상변화 물질과 상부전극용 물질을 순차적으로 증착한 후, 상기 상부전극용 물질과 상변화 물질을 식각하여 상기 히터용 콘택(270)과 콘택하는 상변화막(280)과 상부전극(290)의 적층 패턴을 형성한다.
여기서, 상기 상부전극용 물질과 상변화 물질의 식각 공정시 상기 제2절연막 부분(222)도 식각되지만, 상기 제2절연막의 두께가 두껍게 형성되었기 때문에 상기 제2절연막은 어느 정도 잔류하게 된다.
그래서, 상기 상부전극용 물질과 상변화 물질의 식각 공정시 상기 제2절연막에 의해 상기 콘택 플러그(240) 부분이 식각되지 않으므로, 상기 상부전극용 물질과 상변화 물질의 식각 공정시 상기 콘택 플러그(240)가 손실되는 현상은 나타나지 않는다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 제1실시예에 따른 상변화 기억 소자를 제조한다.
한편, 도 3a 내지 도 3f는 본 발명의 제2실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 3a를 참조하면, 실리콘기판(300)의 활성 영역에 N형 불순물을 이온주입하여 상기 실리콘기판(300)의 활성 영역 내에 N형 불순물 영역(310)을 형성한다.
그런다음, 상기 N형 불순물 영역(310)이 형성된 실리콘기판(300) 상에 제1절연막(321)을 증착한다. 상기 제1절연막(321)은 산화막으로 증착한다.
다음으로, 상기 제1절연막(321) 부분을 식각하여 콘택 플러그 형성 영역을 한정하는 제1콘택홀(340H)을 형성한 후, 상기 제1콘택홀(340H) 내에 후속의 워드라인과 상기 실리콘기판(300)의 N형 불순물 영역(310)을 전기적으로 연결시키는 콘택 플러그(340)를 형성한다.
도 3b를 참조하면, 상기 콘택 플러그(340) 사이의 상기 제1절연막(221) 부분을 식각하여 일정 간격으로 이격하면서 PN 다이오드 형성 영역을 한정하는 제2콘택홀(330H)을 형성한 후, 상기 제2콘택홀(330H)이 형성된 실리콘기판(300)에 SEG 공정을 수행하여 상기 제2콘택홀(330H) 내에 1000∼5000Å 두께로 에피실리콘막(330)을 형성한다.
한편, 상기 에피실리콘막(330)에 불순물이 도핑된 경우에는, 상기 불순물의 타입은 N형이며, 도핑 농도는 대략 1E18∼1E21 원자/㎤ 정도가 되도록 한다.
이어서, 상기 제1절연막(321)이 노출될 때까지 상기 에피실리콘막(330)을 CMP한다.
도 3c를 참조하면, 상기 콘택 플러그(340)가 형성된 제1절연막(321) 상에 상기 콘택 플러그 영역을 가리는 감광막 패턴(300M)을 형성한 후, 상기 감광막 패턴(300M)이 형성된 실리콘기판의 전면에 N형 불순물 및 P형 불순물을 순차적으로 이온주입하여 상기 제2콘택홀(330H) 내에 수직형 PN 다이오드(350)를 형성한다.
바람직하게, 상기 에피실리콘막에 N형 불순물을 이온주입하여 N형 영역을 형성하고, 상기 에피실리콘막의 상부 표면에 P형 불순물을 이온주입하여, 이로써, 수직형 PN 다이오드(350)를 형성한다.
상기 에피실리콘막에 이온주입되는 N형 불순물은 상기 실리콘기판의 N형 불순물 영역(310)의 도핑 농도 보다 낮은 도핑 농도를 갖도록 한다.
도 3d를 참조하면, 상기 감광막 패턴(300M)이 잔류된 상태에서 상기 수직형 PN 다이오드(350)가 형성된 실리콘기판(300)에 실리사이드(silicide) 공정을 수행하여 상기 수직형 PN 다이오드(350)의 상부 표면에 실리사이드막(360)을 형성한다. 상기 실리사이드막(360)은 코발트막 또는 티타늄막으로 형성한다.
상기 실리사이드막(360)은 오믹 콘택의 역할을 하게 된다.
도 3e를 참조하면, 상기 감광막 패턴이 제거된 상태에서, 상기 수직형 PN 다이오드(350)의 상부에 실리사이드막(360)이 형성된 실리콘기판(300) 전면 상에 제2절연막(322)을 증착한다. 상기 제2절연막(322)은 질화막으로 증착한다.
그런다음, 상기 제2절연막(322)을 식각하여 상기 PN 다이오드(350)를 노출시키는 히터용 콘택홀을 형성한다.
다음으로, 상기 히터용 콘택홀 내에 히터용 물질을 매립한 후, 상기 히터용 물질은 CMP하여 상기 히터용 콘택홀 내에 히터용 콘택(370)을 형성한다.
상기 히터용 콘택(370)은 상기 수직형 PN 다이오드로부터 전류 흐름을 형성하여, 후속의 상변화막과의 접촉 계면에서 주울 열을 발생시키는 역할을 한다.
상기 히터용 콘택(370)의 크기는 작으면 작을수록 상변화에 필요한 프로그래밍 전류를 낮출 수 있다. 그래서, 상기 히터용 콘택홀의 양측벽에 스페이서를 더 형성하여 상기 히터용 콘택홀의 크기를 감소시키는 방법도 있다.
도 3f를 참조하면, 상기 히터용 콘택(370)을 포함하여 상기 제2절연막(322) 상에 상변화 물질과 상부전극용 물질을 순차적으로 증착한 후, 상기 상부전극용 물질과 상변화 물질을 식각하여 상기 히터용 콘택(370)과 콘택하는 상변화막(380)과 상부전극(390)의 적층 패턴을 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 제2실시예에 따른 상변화 기억 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (14)

  1. 실리콘기판 상에 제1절연막을 형성하는 단계;
    상기 제1절연막을 식각하여 일정 간격으로 이격하면서 PN 다이오드 형성 영역을 한정하는 제1콘택홀을 형성하는 단계;
    상기 제1콘택홀 내에 에피실리콘막을 형성하는 단계;
    상기 일정 갯수로 형성된 에피실리콘막들 사이의 제1절연막 부분을 식각하여 콘택 플러그 형성 영역을 한정하는 제2콘택홀을 형성하는 단계;
    상기 제2콘택홀 내에 콘택 플러그를 형성하는 단계;
    상기 에피실리콘막 부분에 이온주입하여 상기 제1콘택홀 내에 수직형 PN 다이오드를 형성하는 단계;
    상기 PN 다이오드가 형성된 실리콘기판의 전면 상에 제2절연막을 형성하는 단계;
    상기 제2절연막을 식각하여 상기 PN 다이오드를 노출시키는 히터용 콘택홀을 형성하는 단계;
    상기 히터용 콘택홀 내에 히터용 콘택을 형성하는 단계; 및
    상기 히터용 콘택과 콘택하는 상변화막과 상부전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 실리콘기판은 N형 불순물 영역이 형성된 활성 영역을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 제1절연막은 산화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 제1콘택홀 내에 수직형 PN 다이오드를 형성하는 단계는,
    상기 콘택 플러그가 형성된 제1절연막 상에 상기 콘택 플러그 영역을 가리는 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴이 형성된 실리콘기판의 전면에 N형 불순물 및 P형 불순물을 순차적으로 이온주입하는 단계;
    로 구성되는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 제1콘택홀 내에 수직형 PN 다이오드를 형성하는 단계 후, 상기 제2절연막을 형성하는 단계 전,
    상기 수직형 PN 다이오드의 상부 표면 부분을 실리사이드막으로 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 실리사이드막은 코발트막 또는 티타늄막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 제2절연막은 질화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  8. 실리콘기판 상에 제1절연막을 형성하는 단계;
    상기 제1절연막을 식각하여 콘택 플러그 형성 영역을 한정하는 제1콘택홀을 형성하는 단계;
    상기 제1콘택홀 내에 콘택 플러그를 형성하는 단계;
    상기 콘택 플러그 사이의 제1절연막 부분을 식각하여 일정 간격으로 이격하면서 PN 다이오드 형성 영역을 한정하는 제2콘택홀을 형성하는 단계;
    상기 제2콘택홀 내에 에피실리콘막을 형성하는 단계;
    상기 에피실리콘막 부분에 이온주입하여 상기 제2콘택홀 내에 수직형 PN 다이오드를 형성하는 단계;
    상기 PN 다이오드가 형성된 실리콘기판의 전면 상에 제2절연막을 형성하는 단계;
    상기 제2절연막을 식각하여 상기 PN 다이오드를 노출시키는 히터용 콘택홀을 형성하는 단계;
    상기 히터용 콘택홀 내에 히터용 콘택을 형성하는 단계; 및
    상기 히터용 콘택과 콘택하는 상변화막과 상부전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 실리콘기판은 N형 불순물 영역이 형성된 활성 영역을 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  10. 제 8 항에 있어서,
    상기 제1절연막은 산화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  11. 제 8 항에 있어서,
    상기 제2콘택홀 내에 수직형 PN 다이오드를 형성하는 단계는,
    상기 콘택 플러그가 형성된 제1절연막 상에 상기 콘택 플러그 영역을 가리는 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴이 형성된 실리콘기판의 전면에 N형 불순물 및 P형 불순물을 순차적으로 이온주입하는 단계;
    로 구성되는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  12. 제 8 항에 있어서,
    상기 제2콘택홀 내에 수직형 PN 다이오드를 형성하는 단계 후, 상기 제2절연막을 형성하는 단계 전,
    상기 수직형 PN 다이오드의 상부 표면 부분을 실리사이드막으로 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 실리사이드막은 코발트막 또는 티타늄막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  14. 제 8 항에 있어서,
    상기 제2절연막은 질화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
KR1020080018896A 2008-02-29 2008-02-29 상변화 기억 소자의 제조방법 KR20090093393A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080018896A KR20090093393A (ko) 2008-02-29 2008-02-29 상변화 기억 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080018896A KR20090093393A (ko) 2008-02-29 2008-02-29 상변화 기억 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20090093393A true KR20090093393A (ko) 2009-09-02

Family

ID=41301879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018896A KR20090093393A (ko) 2008-02-29 2008-02-29 상변화 기억 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20090093393A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136474B2 (en) 2012-04-23 2015-09-15 Samsung Electronics Co., Ltd. Method of fabricating phase-change random access memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136474B2 (en) 2012-04-23 2015-09-15 Samsung Electronics Co., Ltd. Method of fabricating phase-change random access memory device
US9583705B2 (en) 2012-04-23 2017-02-28 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Similar Documents

Publication Publication Date Title
KR100972074B1 (ko) 상변화 기억 소자 및 그 제조방법
US7804703B2 (en) Phase change memory device having Schottky diode and method of fabricating the same
KR101038314B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100973275B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR20100052300A (ko) 상변화 기억 소자 및 그의 제조방법
KR100973279B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100979235B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100972075B1 (ko) 상변화 기억 소자의 제조방법
KR20090093393A (ko) 상변화 기억 소자의 제조방법
KR20090003709A (ko) 피엔 다이오드를 이용한 상변화 기억 소자 및 그 제조방법
KR20090003713A (ko) 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법
US6664164B2 (en) UV-programmed P-type Mask ROM and fabrication thereof
KR20100130072A (ko) 상변화 기억 소자의 스위칭 소자 형성방법
KR101069282B1 (ko) 상변환 기억 소자의 제조방법
KR101026480B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20090026674A (ko) 수직형 피엔 다이오드의 형성방법
KR20090088008A (ko) 상변화 기억 소자의 제조방법
KR101019702B1 (ko) 상변화 기억 소자의 제조방법
KR101097866B1 (ko) 상변화 기억 소자의 제조방법
KR20090001193A (ko) 상 변화 기억 소자 및 그의 제조방법
KR20090042580A (ko) 상변화 기억 소자 및 그 제조방법
KR20090026679A (ko) 상변화 기억 소자의 제조방법
KR20100052315A (ko) 상변화 기억 소자 및 그의 제조방법
KR20100092117A (ko) 상변화 기억 소자의 제조방법
KR20090014023A (ko) 상변화 기억 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid