KR20090014023A - 상변화 기억 소자의 제조방법 - Google Patents

상변화 기억 소자의 제조방법 Download PDF

Info

Publication number
KR20090014023A
KR20090014023A KR1020070078235A KR20070078235A KR20090014023A KR 20090014023 A KR20090014023 A KR 20090014023A KR 1020070078235 A KR1020070078235 A KR 1020070078235A KR 20070078235 A KR20070078235 A KR 20070078235A KR 20090014023 A KR20090014023 A KR 20090014023A
Authority
KR
South Korea
Prior art keywords
phase change
impurity
memory device
ion implantation
film
Prior art date
Application number
KR1020070078235A
Other languages
English (en)
Inventor
이민용
채수진
이금범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070078235A priority Critical patent/KR20090014023A/ko
Publication of KR20090014023A publication Critical patent/KR20090014023A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변화 기억 소자의 제조방법을 개신한다. 개시된 본 발명의 방법은, 하부전극 콘택과 접하는 상변화막 부분에 불순물이 도핑되도록 불순물 이온주입을 수행하는 것을 포함한다.

Description

상변화 기억 소자의 제조방법{Method of manufacturing phase change RAM device}
본 발명은 상변화 기억 소자의 제조방법에 관한 것으로, 더욱 상세하게는, 상전이에 필요한 리셋 전류량을 감소시켜 고집적화된 상변화 기억 소자를 제작할 수 있는 상변화 기억 소자의 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이 에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변화 기억 소자(Phase change memory)가 제안되었다.
이러한, 종래 기술에 따른 상변화 기억 소자는 하부전극 콘택과 상부전극 사이의 전류 흐름을 통해 상기 상변화막이 결정(crystalline) 상태에서 비정질(amorphous) 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
구체적으로, 상기 상변화 기억 소자는 상변화 물질에 가해준 온도 상태에 따라 상변화 물질이 결정 상태인 셋(Set) 상태와 비정질 상태인 리셋(Reset) 상태로 변환하면서 상변화가 일어나는 것으로부터 셀에 저장된 정보가 '1'인지 또는 '0'인지 판별하는 기억 소자이다.
한편, 고집적화 상변화 기억 소자의 개발을 위한 가장 중요한 사항 중의 하나는, 상변화 물질을 결정 상태에서 비정질 상태로 상변화 시키는 리셋 전류(Reset Current)를 감소시키는 일이다.
최근에, 리셋 전류를 감소시키기 위한 방법으로 상변화 물질의 증착시, 상기 상변화 물질에 불순물을 첨가하여 상변화막의 저항을 증가시키는 방법을 이용하고 있다.
그러나, 종래의 기술에서 리셋 전류를 감소시키기 위한 방법으로 상변화막 내에 불순물을 첨가하는 경우는, 상기 불순물은 상변화 물질의 전체에 균일하게 분포하게 되면서 상변화시 필요 이상으로 상변화 물질의 녹는점을 증가시키고, 결과적으로, 리셋 전류의 열화 원인으로 작용하게 된다.
본 발명은 상변화가 발생되는 상변화막에 국부적으로 불순물을 첨가시킬 수 있는 상변화 기억 소자의 제조방법을 제공함에 그 목적이 있다.
본 발명은, 하부전극 콘택과 접하는 상변화막 부분에 불순물이 도핑되도록 불순물 이온주입을 수행하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 이온주입은, N2, O2, Ar, Si 및 Sb 중에서 어느 하나의 불순물을 사용하여 수행하는 것을 포함한다.
상기 상변화막에 불순물 이온주입을 수행하는 단계는, 상기 하부전극 콘택을 노출시키는 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴에 의해 노출된 상변화막에 불순물 이온주입을 수행하는 단계;로 구성되는 것을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 하부전극 콘택과 접하는 상변화막 부분, 즉, 상변화가 발생되는 상변화막 부분에 선택적으로 불순물 이온주입을 수행한다.
이처럼, 본 발명은 불순물 이온주입을 통하여 상변화막 발생되는 상변화막 부분에 선택적으로 불순물을 도핑함으로써, 상변화막에 필요 이상의 불순물이 도핑되는 것을 방지할 수 있다.
따라서, 본 발명은 리셋 전류를 감소시키기 위하여 상변화막에 불순물 첨가하는 방법 진행시, 상변화가 발생되는 상변화막 부분에만 선택적으로 불순물이 도핑되는 것이 가능하므로, 이를 통해, 리셋 전류를 개선시킬 수 있음은 물론, 상변화막에 필요 이상의 불순물이 도핑되지 않도록 제어가 가능하므로 상변화막의 녹는점을 개선시킬 수 있어 그 만큼의 리셋 전류를 추가로 개선시킬 수 있다.
도 1은 본 발명의 실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도로서, 도시된 바와 같이, 상변화가 발생되는 상변화막 부분, 즉, 상기 상변화막(170)과 PN 다이오드(130) 상에 형성된 하부전극 콘택(150)의 계면 사이에 선택적으로 불순물이 도핑된 모습을 볼 수 있다.
자세하게는, 도 2a 내지 도 2d를 참조하여 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하도록 한다.
도 2a을 참조하면, 바(Bar) 타입의 액티브 영역을 포함하는 실리콘기판(200)의 상기 액티브 영역에 N형의 불순물 이온주입을 수행하여 상기 액티브 영역 내에 N형 불순물 영역(201)을 형성한다.
그런다음, 상기 N형 불순물 영역(201)이 형성된 실리콘기판(200) 상에 제1절연막(211)을 증착한 후, 상기 제1절연막(211)을 식각하여 제1콘택홀을 형성한다.
다음으로, 상기 제1콘택홀(211H)이 형성된 실리콘기판(200)에 선택적 에피택셜 성장(Selective Epitaxial Growth; SEG) 공정을 수행하여 상기 제1콘택홀(211H) 내에 N형 실리콘막(221)을 형성한다. 상기 N형 실리콘막(221)은 상기 제1콘택홀(211H) 내에 완전히 매립되지 않은 형태로 형성한다. 상기 N형 실리콘막(221)은 상기 N형 불순물 영역(201) 보다 낮은 농도를 갖도록 형성한다.
이어서, 상기 N형 실리콘막(221)의 상부에 P형 불순물을 이온주입하여 상기 N형 실리콘막(221)의 상부면을 P형 실리콘막(222)으로 형성하고, 이를 통해, 상기 N형 실리콘막(221)과 P형 실리콘막(222)의 적층패턴 및 상기 N형 불순물 영역(201)으로 구성된 PN 다이오드(230)를 형성한다.
도 2b를 참조하면, 상기 PN 다이오드(230)가 형성된 실리콘기판(200)에 공지된 실리사이드(silicide) 공정을 수행하여 상기 P형 실리콘막(222)의 상부에 금속-실리사이드막(240)을 형성한다. 상기 P형 실리콘막(222) 상부에 형성된 금속-실리사이드막(240)은 후속의 하부전극 콘택과 상기 P형 실리콘막(222)의 오믹(ohmic) 특성을 향상하기 위한 목적으로 사용된다.
도 2c를 참조하면, 상기 금속-실리사이드막(240)을 포함하여 상기 제1절연막 (211)상에 질화막 계열의 제2절연막(212)을 증착한 후, 상기 제2절연막(212)을 식각하여 상기 금속-실리사이드막(240)을 노출시키는 제2콘택홀(212H)을 형성한다.
그런다음, 상기 제2콘택홀(212H)이 매립되도록 상기 제2절연막(212) 상에 도전막을 증착한 후, 상기 도전막을 식각하여 상기 제2콘택홀(212H) 내에 하부전극 콘택(250)을 형성한다. 상기 하부전극 콘택(250)은 후속의 상변화막과 반응성이 낮은 물질을 사용하여 형성한다.
도 2d를 참조하면, 상기 하부전극 콘택(250)를 포함하여 상기 제2절연막(212) 상에 상기 하부전극 콘택(250)과 콘택하도록 상변화막(270)을 형성한다. 상기 상변화막(270)은 약 1000Å 두께를 갖도록 형성한다.
그런다음, 상기 상변화막(270) 상에 하부전극 콘택(250)을 노출시키는 마스크패턴(280)을 형성한 후, 상기 마스크패턴(280)을 이온주입 마스크로 이용해서 상기 상변화막(280)에 불순물 이온주입을 수행한다. 상기 이온주입은 N2, O2, Ar, Si 및 Sb 중에서 어느 하나의 불순물을 사용하면서 상기 하부전극 콘택(250)과 상변화막(270)의 계면 사이(290)에 불순물이 도핑되도록 이온주입 에너지를 조절하며 수행한다.
한편, 상기 불순물 이온주입은 마스크 패턴 없이 상기 하부전극 콘택과 상변화막의 계면 사이에 선택적으로 불순물이 도핑되도록 이온주입을 수행한다. 상기 이온주입은 N2, O2, Ar, Si 및 Sb 중에서 어느 하나의 불순물을 사용하며, 5∼100KeV 에너지로 수행한다.
이처럼, 리셋 전류를 감소시키기 위하여 상변화막에 불순물을 첨가하는 방법 진행시, 이온주입을 통하여 상변화막에 불순물을 도핑함으로써, 상변화가 발생되는 상변화막 부분, 즉, 하부전극 콘택과 상변화막의 계면 사이에 선택적으로 불순물을 첨가시킬 수 있다.
따라서, 본 발명은 상변화막에 불순물이 첨가됨에 따라 리셋 전류를 감소시킬 수 있음은 물론, 선택적으로 하부전극 콘택과 상변화막의 계면 사이에 불순물이 도핑됨으로써, 상기 상변화막의 전체에 필요 이상의 불순물이 도핑되는 것을 억제할 수 있어, 리셋 전류를 추가 개선시킬 수 있다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 상변화 기억 소자를 설명하기 위한 공정 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.

Claims (3)

  1. 하부전극 콘택과 접하는 상변화막 부분에 불순물이 도핑되도록 불순물 이온주입을 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 이온주입은, N2, O2, Ar, Si 및 Sb 중에서 어느 하나의 불순물을 사용하여 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 불순물 이온주입을 수행하는 단계는,
    상기 하부전극 콘택을 노출시키는 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴에 의해 노출된 상변화막에 불순물 이온주입을 수행하는 단계;
    로 구성되는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
KR1020070078235A 2007-08-03 2007-08-03 상변화 기억 소자의 제조방법 KR20090014023A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070078235A KR20090014023A (ko) 2007-08-03 2007-08-03 상변화 기억 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070078235A KR20090014023A (ko) 2007-08-03 2007-08-03 상변화 기억 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20090014023A true KR20090014023A (ko) 2009-02-06

Family

ID=40684224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070078235A KR20090014023A (ko) 2007-08-03 2007-08-03 상변화 기억 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20090014023A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872148B2 (en) 2012-03-29 2014-10-28 Samsung Electronics Co., Ltd. Phase-change memory devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872148B2 (en) 2012-03-29 2014-10-28 Samsung Electronics Co., Ltd. Phase-change memory devices

Similar Documents

Publication Publication Date Title
KR100972074B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20100052300A (ko) 상변화 기억 소자 및 그의 제조방법
KR101038314B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100973279B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR101069284B1 (ko) 상변화 기억 소자의 제조방법
KR100967682B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100973278B1 (ko) 상변화 기억 소자 및 그의 제조방법
US8912064B2 (en) Method for forming impurity region of vertical transistor and method for fabricating vertical transistor using the same
KR101012435B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR20090014023A (ko) 상변화 기억 소자의 제조방법
KR20090003713A (ko) 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법
US20080076242A1 (en) Method of fabricating nonvolatile memory device
KR20090003709A (ko) 피엔 다이오드를 이용한 상변화 기억 소자 및 그 제조방법
KR20090060593A (ko) 상변화 메모리 소자 제조 방법
KR100939774B1 (ko) 상변화 기억 소자 및 그 제조방법
KR101019702B1 (ko) 상변화 기억 소자의 제조방법
KR20110011777A (ko) 쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법
KR101026480B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20090114154A (ko) 상변화 기억 소자의 제조방법
KR20090093393A (ko) 상변화 기억 소자의 제조방법
KR20090014012A (ko) 피엔 다이오드를 이용한 메모리 소자의 제조방법
KR20080100054A (ko) 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법
KR20090009459A (ko) 상변화 기억 소자 및 그 제조방법
KR0150678B1 (ko) 플래쉬 이이피롬의 매립형 비트라인 형성 방법
KR20100092117A (ko) 상변화 기억 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid