KR20090060593A - 상변화 메모리 소자 제조 방법 - Google Patents
상변화 메모리 소자 제조 방법 Download PDFInfo
- Publication number
- KR20090060593A KR20090060593A KR1020070127471A KR20070127471A KR20090060593A KR 20090060593 A KR20090060593 A KR 20090060593A KR 1020070127471 A KR1020070127471 A KR 1020070127471A KR 20070127471 A KR20070127471 A KR 20070127471A KR 20090060593 A KR20090060593 A KR 20090060593A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- layer
- change memory
- phase change
- seg
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 34
- 239000010410 layer Substances 0.000 claims abstract description 51
- 230000008859 change Effects 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 20
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-L Phosphate ion(2-) Chemical compound OP([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-L 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- 230000008569 process Effects 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 238000011534 incubation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
Landscapes
- Semiconductor Memories (AREA)
Abstract
PN 다이오드의 동작 특성을 향상시킬 수 있는 상변화 메모리 소자 제조 방법을 제시한다.
본 발명의 상변화 메모리 소자 제조 방법은 접합 영역이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계, PN 다이오드 형성 예정 영역의 반도체 기판이 노출되도록 층간 절연막을 패터닝하여 콘택홀을 형성하는 단계, 콘택홀 내에 지정된 높이의 제 1 SEG(Selective Epitaxial Growth)층을 형성하는 단계 및 제 1 SEG층 상에 제 2 SEG층을 형성하여 콘택홀을 매립하는 단계로 이루어져, PN 다이오드와 반도체 기판과의 접촉 저항을 감소시킬 수 있고, 이에 따라 소자의 동작 마진을 충분히 확보할 수 있어, 상변화 메모리 소자를 고집적화할 수 있다.
PRAM, PN 다이오드, SEG
Description
본 발명은 상변화 메모리 소자에 관한 것으로, 보다 구체적으로는 PN 다이오드를 스위칭 소자로 이용하는 상변화 메모리 소자에서 PN 다이오드의 동작 특성을 향상시킬 수 있는 상변화 메모리 소자 제조 방법에 관한 것이다.
상변화 메모리 소자(Phase-change Random Access Memory; PRAM)는 비정질 상태에서는 높은 저항을, 결정질 상태에서는 낮은 저항을 갖는 상변화 물질의 상변화에 의해 정보를 기록하고 독출하는 메모리 소자로서, 플래쉬 메모리에 비해 빠른 동작 속도 및 높은 집적도를 갖는 장점이 있으며, 최근에는 집적도 향상을 위해 다이오드 구조를 이용하여 셀을 형성한다.
PRMA에서 스위칭 소자로 사용되는 PN 다이오드는 선택적 에피택셜 성장(Selective Epitaxial Growth; SEG) 공정에 의해 형성된다. PRAM의 개발 초기에 PN 다이오드는 도프트(doped) SEG 공정에 의해 성장시켰다. 그런데, 이 과정에서 확산된 인(Phosphorus)에 의해 원하지 않는 영역에 실리콘이 성장하거나, 실리콘이 과도하게 성장하여 PN 다이오드 형성을 위한 콘택 홀이 매립되기도 전에 콘택 홀의 입구가 막히는 등의 문제가 있다.
이는 다이오드의 바이어스 전압 특성을 열화시키는 주요 원인이 되며, 이러한 문제를 해결하기 위해 언도프트(undoped) SEG 공정에 의해 PN 다이오드를 형성하게 되었다.
언도프트 SEG 공정에 의해 형성한 PN 다이오드는 원하는 부분에만 실리콘층을 균일하게 성장시킬 수 있는 장점이 있으나, 실리콘 성장 후 이온 주입 공정이 후속되어야 하기 때문에 공정이 복잡해지는 단점이 있다. 또한, 이온 주입량과 주입 깊이를 제어하기 어렵고, 이온주입 프로파일이 최대 이온주입 깊이(Rp(Projection Range))을 중심으로 하여 가우시안(Gaussian) 프로파일을 나타내는 등, 이온을 균일하게 주입하기 어렵다.
따라서, 반도체 기판과 PN 다이오드 간의 접촉 저항을 제어하는 데 한계가 있으며, 이에 따라 소자 간의 마진을 충분히 확보하기 어려워 소자를 고집적화할 수 없는 문제가 있다.
본 발명은 상술한 단점 및 문제점을 해결하기 위하여 안출된 것으로서, 반도체 기판과 PN 다이오드 간의 접촉 저항을 감소시킬 수 있는 상변화 메모리 소자 제조 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 상변화 메모리 소자에서 스위칭 소자로 사용되는 PN 다이오드의 동작 특성을 개선할 수 있는 상변화 메모리 소자 제조 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법은 접합 영역이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계; PN 다이오드 형성 예정 영역의 반도체 기판이 노출되도록 상기 층간 절연막을 패터닝하여 콘택홀을 형성하는 단계; 상기 콘택홀 내에 지정된 높이의 제 1 SEG(Selective Epitaxial Growth)층을 형성하는 단계; 및 상기 제 1 SEG층 상에 제 2 SEG층을 형성하여 상기 콘택홀을 매립하는 단계;를 포함한다.
본 발명에 의하면, 상변화 메모리 소자에서 PN 다이오드와 반도체 기판과의 접촉 저항을 감소시킬 수 있고, 이에 따라 소자의 동작 마진을 충분히 확보할 수 있어, 상변화 메모리 소자를 고집적화할 수 있다.
아울러, PN 다이오드의 이온 주입 농도를 균일하게 제어할 수 있어 스위칭 특성을 개선할 수 있고, 결과적으로 상변화 메모리 소자의 동작 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 1a 내지 1e는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 단면도이다.
먼저, 도 1a에 도시한 것과 같이, 반도체 기판(101)에 소자 분리막(103)을 형성하여 셀 영역과 코어 영역을 구분하고, 셀 영역에 이온 주입 공정을 실시하여 접합 영역(105)을 형성한다.
그리고, 도 1b에 도시한 것과 같이, 전체 구조 상에 확산 방지막(107) 및 층간 절연막(109)을 순차적으로 형성한 다음, PN 다이오드 형성 예정 영역의 층간 절연막(109) 및 확산 방지막(107)을 제거하여, 반도체 기판(101)이 노출되는 콘택홀(111)을 형성한다.
이어서, 도 1c에 도시한 것과 같이, 도프트 SEG 공정에 의해, 콘택홀(111) 내에 소정 높이의 N- 전극으로서의 제 1 SEG층(113)을 성장시킨다.
여기에서, 제 1 SEG층(113)은 도프트 실리콘층의 온도 프로파일을 참조하여, 단결정 도프트 실리콘층을 성장시키기 위한 온도가 유지되는 시간동안 성장시키는 것이 바람직하며, 콘택홀(111) 깊이의 5~30%, 보다 구체적으로는 300 내지 500Å의 두께로 형성한다.
아울러, 불순물로는 인(P) 이온을 사용할 수 있으며, 불순물의 농도를 3.0~5.0E20atoms/㎤로 하여, 700~900℃의 온도에서 성장시키는 것이 바람직하다.
도 2는 도프트 SEG 공정에서 공정 진행 시간에 따른 실리콘층의 온도 변화를 설명하기 위한 그래프이다.
도시한 것과 같이, 공정 개시 후 약 470초까지는 도프트 실리콘층의 상부 온도가 910 내지 920℃를 유지하며, 이후부터는 온도 프로파일이 변화하는 것을 알 수 있다. 따라서, 도프트 실리콘층의 상부 온도가 유지되는 시간 동안만 콘택홀(111) 내에 단결정 도프트 실리콘층을 성장시키는 공정을 진행하는 것이 바람직하다.
도 3은 본 발명에 의해 제조된 상변화 메모리 소자에서 도프트 실리콘층의 성장 프로파일을 설명하기 위한 사진이다.
도시한 것과 같이, 반도체 기판 상에 인큐베이션(Incubation) 즉, 실리콘 핵 생성에 유리한 도프트 실리콘층(제 1 SEG층(113))을 성장시킴으로써, 반도체 기판(101)과의 접촉 저항을 낮출 수 있다.
다음, 도 1d에 도시한 것과 같이, 언도프트 SEG 공정을 실시하여 콘택홀을 언도프트 실리콘층(115)으로 매립한 다음, 불순물을 주입하여 도 1e에 도시한 것과 같이 제 2 SEG층(117)을 형성한다.
이때, 제 1 SEG층(113)과의 경계 부분까지 불순물이 주입될 수 있도록 에너지를 제어하는 것이 바람직하며, 예를 들어 90 내지 120KeV의 에너지로 불순물을 주입할 수 있다. 아울러, 언도프트 실리콘층(115)은 2000 내지 2500Å의 두께로 형성할 수 있으며, 이 경우 최대 이온주입 깊이(Rp(Projection Range)) 또한 언도프트 실리콘층(115)의 두께와 같도록 하는 것이 바람직하다.
아울러, 불순물로는 인(P) 이온을 사용할 수 있으며 3.0E13~7E13/㎠의 농도, 700 내지 900℃의 온도 및 20 내지 400Torr의 압력으로 불순물을 도핑할 수 있다.
한편, 불순물 도핑시에는 도핑 가스로 100 내지 150cc의 인화수소(PH3)를 사용할 수 있으며, 이 경우 소스가스로 200 내지 250cc의 디클로로실란(Dichlorosilane; DCS)을 사용한다. 이때, DCS의 양은 PH3 양의 1.2 내지 1.5배가 되도록 하는 것이 바람직하다.
이후, 도시하지 않았지만 카운터 도핑 공정에 의해 제 2 SEG층(117)의 소정 깊이까지 P형 이온을 주입하여 P+ 전극을 형성함으로써, PN 다이오드의 제조가 완료된다.
이상에서 설명한 바와 같이, 본 발명은 PRAM에서 스위칭 소자로 사용되는 PN 다이오드 형성시, 먼저 실리콘 핵 생성(인큐베이션)에 유리한 도프트 실리콘층을 형성하여 접촉 저항을 개선하고, 이어서 적층 결함이 없고 단결정 특성이 우수한 언도프트 실리콘층을 형성함으로써, 다이오드의 동작 특성을 개선한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명은 PRAM 소자를 위한 PN 다이오드와 반도체 기판 간의 접촉 저항을 개선하여, PRAM 소자의 리셋 전류를 대폭 감소시킬 수 있다.
이에 따라, 소자의 센싱 마진을 충분히 확보할 수 있고, 고용량의 메모리 장치를 고집적화하여 제조할 수 있어, 소형 전자기기 등에 PRMA 소자를 적용할 수 있게 된다.
도 1a 내지 1e는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 단면도,
도 2는 도프트 SEG 공정에서 공정 진행 시간에 따른 실리콘층의 온도 변화를 설명하기 위한 그래프,
도 3은 본 발명에 의해 제조된 상변화 메모리 소자에서 도프트 실리콘층의 성장 프로파일을 설명하기 위한 사진이다.
<도면의 주요 부분에 대한 부호 설명>
101 : 반도체 기판 103 : 소자 분리막
105 : 접합 영역 107 : 확산 방지막
109 : 층간 절연막 111 : 콘택홀
113 : 제 1 SEG층 115 : 언도프트 실리콘층
117 : 제 2 SEG층
Claims (15)
- 상변화 메모리 소자 제조 방법으로서,접합 영역이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계;PN 다이오드 형성 예정 영역의 반도체 기판이 노출되도록 상기 층간 절연막을 패터닝하여 콘택홀을 형성하는 단계;상기 콘택홀 내에 지정된 높이의 제 1 SEG(Selective Epitaxial Growth)층을 형성하는 단계; 및상기 제 1 SEG층 상에 제 2 SEG층을 형성하여 상기 콘택홀을 매립하는 단계;를 포함하는 상변화 메모리 소자 제조 방법.
- 제 1 항에 있어서,상기 제 1 SEG층은, 도프트 실리콘층인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 2 항에 있어서,상기 제 1 SEG층은, 300 내지 500Å의 두께로 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 제 1 SEG층은, 3.0~5.0E20atoms/㎤ 농도의 인(P) 이온을 도핑하여 성장시키는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 제 1 SEG층은, 700~900℃의 온도에서 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 1 항에 있어서,상기 제 2 SEG층은, 언도프트 실리콘층인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 1 항 또는 제 6 항에 있어서,상기 제 2 SEG층은 2000 내지 2500Å의 두께로 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 1 항에 있어서,상기 제 2 SEG층을 형성하는 단계 이후, 상기 제 2 SEG층에 불순물을 주입하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 8 항에 있어서,상기 불순물은, 제 1 SEG층과의 경계 부분까지 주입하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 8 항 또는 제 9 항에 있어서,상기 불순물은, 90 내지 120KeV의 에너지로 주입하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 8 항에 있어서,상기 불순물은, 3.0E13~7E13/㎠의 농도의 인(P) 이온인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 8 항에 있어서,상기 불순물은, 700 내지 900℃의 온도에서, 20 내지 400Torr의 압력으로 주입하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 8 항에 있어서,상기 불순물을 주입하는 단계는, 도핑 가스로 100 내지 150cc의 인화수소(PH3)를 사용하여 불순물을 주입하는 단계인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 13 항에 있어서,상기 불순물을 주입하는 단계는, 소스가스로 200 내지 250cc의 디클로로실란(Dichlorosilane; DCS)을 사용하여 불순물을 주입하는 단계인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 13 항에 있어서,상기 불순물을 주입하는 단계는, 상기 인화수소의 1.2 내지 1.5배의 양으로 디클로 디클로로실란(Dichlorosilane; DCS)을 유입시켜 불순물을 주입하는 단계인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070127471A KR20090060593A (ko) | 2007-12-10 | 2007-12-10 | 상변화 메모리 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070127471A KR20090060593A (ko) | 2007-12-10 | 2007-12-10 | 상변화 메모리 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090060593A true KR20090060593A (ko) | 2009-06-15 |
Family
ID=40990315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070127471A KR20090060593A (ko) | 2007-12-10 | 2007-12-10 | 상변화 메모리 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090060593A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853660B2 (en) | 2011-12-07 | 2014-10-07 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having lower and upper interconnections, selection components and memory components |
| US9054296B2 (en) | 2013-01-03 | 2015-06-09 | Samsung Electronics Co., Ltd. | Semiconductor device having diode and method of forming the same |
| US9202844B2 (en) | 2012-12-06 | 2015-12-01 | Samsung Electronics Co., Ltd. | Semiconductor devices having blocking layers and methods of forming the same |
-
2007
- 2007-12-10 KR KR1020070127471A patent/KR20090060593A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853660B2 (en) | 2011-12-07 | 2014-10-07 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having lower and upper interconnections, selection components and memory components |
| US9202844B2 (en) | 2012-12-06 | 2015-12-01 | Samsung Electronics Co., Ltd. | Semiconductor devices having blocking layers and methods of forming the same |
| US9054296B2 (en) | 2013-01-03 | 2015-06-09 | Samsung Electronics Co., Ltd. | Semiconductor device having diode and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101019986B1 (ko) | 성장 방식에 의해 형성되는 콘택 구조를 절연시키는 절연막을 포함하는 상변화 메모리 소자, 이를 포함하는 반도체 소자, 및 그들의 제조방법 | |
| JPS63170969A (ja) | 非揮発性メモリ | |
| CN101176194A (zh) | 半导体器件及其制造方法 | |
| JP4257355B2 (ja) | 半導体装置およびその製造方法 | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN101419905A (zh) | 制造半导体器件的方法 | |
| US7470603B2 (en) | Methods of fabricating semiconductor devices having laser-formed single crystalline active structures | |
| KR101069284B1 (ko) | 상변화 기억 소자의 제조방법 | |
| JP2000188345A (ja) | 浅溝絶縁による半導体不揮発性メモリ装置の製作過程 | |
| KR20090060593A (ko) | 상변화 메모리 소자 제조 방법 | |
| TW418507B (en) | A semiconductor device | |
| US7049230B2 (en) | Method of forming a contact plug in a semiconductor device | |
| CN106158868A (zh) | 掩膜式只读存储阵列、其制作方法以及存储器的制作方法 | |
| WO2003010826A3 (de) | Verfahren zur herstellung eines vertikaltransistors in einem graben | |
| US8859370B2 (en) | Method for forming impurity region of vertical transistor and method for fabricating vertical transistor using the same | |
| JP2004523918A (ja) | 半導体メモリセルおよびその製造方法 | |
| KR100962020B1 (ko) | 상변화 메모리 소자 제조 방법 | |
| KR100481177B1 (ko) | 셀 패드 콘택의 저항을 감소시킨 반도체 장치 및 그제조방법 | |
| JPH11284150A (ja) | 単結晶シリコン領域と多結晶シリコン構造体を有する半導体装置および単結晶シリコン領域と多結晶シリコン構造体との間のコンタクトを生成する方法 | |
| JP2005209890A (ja) | 半導体装置の製造方法 | |
| KR20090015719A (ko) | 상변화 메모리 장치의 ｐｎ 다이오드 및 그 제조방법 | |
| KR20090092410A (ko) | 상변화 메모리 소자 제조 방법 | |
| KR100650715B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| US11882693B2 (en) | Method for manufacturing semiconductor device | |
| CN103972172B (zh) | 一种二极管选择元件阵列结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |