CN103972172B - 一种二极管选择元件阵列结构及制造方法 - Google Patents

一种二极管选择元件阵列结构及制造方法 Download PDF

Info

Publication number
CN103972172B
CN103972172B CN201310040155.3A CN201310040155A CN103972172B CN 103972172 B CN103972172 B CN 103972172B CN 201310040155 A CN201310040155 A CN 201310040155A CN 103972172 B CN103972172 B CN 103972172B
Authority
CN
China
Prior art keywords
diffused layer
type
type diffused
isolation trench
upper strata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310040155.3A
Other languages
English (en)
Other versions
CN103972172A (zh
Inventor
陈秋峰
王兴亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chen Qiufeng
Original Assignee
XIAMEN BOJIAQIN ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XIAMEN BOJIAQIN ELECTRONIC TECHNOLOGY Co Ltd filed Critical XIAMEN BOJIAQIN ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201310040155.3A priority Critical patent/CN103972172B/zh
Publication of CN103972172A publication Critical patent/CN103972172A/zh
Application granted granted Critical
Publication of CN103972172B publication Critical patent/CN103972172B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开二极管选择元件阵列结构制造方法：在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱；在浅隔离槽中填满绝缘层；在P型半导体衬底上形成N阱；在N阱上层掩埋第一P型扩散层；N结胚体柱上形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成二极管第一极；P结胚体柱上延伸形成第二P型扩散层，第二P型扩散层上层形成钨插塞，钨插塞与第二P型扩散层连接形成二极管第二极；N阱一侧上层形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成N阱的接触点电极。本发明工艺简单，节约制造成本；由该方法形成二极管选择元件阵列结构，品质较好。

Description

一种二极管选择元件阵列结构及制造方法
技术领域
本发明涉及半导体技术领域，尤其是指一种二极管选择元件阵列结构及制造方法。
背景技术
相变随机存储器具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流和低成本等特性，适合与CMOS工艺结合，用来作为较高密度的独立式或嵌入式的存储器应用。
相变随机存取存储器包括具有相变层的存储节点、连接到该存储节点的晶体管和与晶体管接的PN结二极管。根据施加到其上的电压，相变层从结晶态变成非结晶态，或与此相反。当所施加的电压为设置电压，相变层从非结晶态变成结晶态。当所施加的电压为重置电压，相变层从结晶态转变成非结晶态。
然而，现有技术相变随机存储器制作过程中PN结二极管是由外延硅或选择性外延硅形成，如图1所示，现有技术相变随机存储器的PN结二极管结构10，在P型半导体衬底101内注入N型离子，形成掩埋N阱102；然后，在P型半导体衬底101上形成N型外延层103；在N型外延层103表面掺杂P型离子，形成P型扩散层104。
现有技术形成相变随机存储器中的PN结二极管采用外延硅或选择性外延硅作为材料，制造成本昂贵；另外，由于外延硅或选择外延硅的沉积温度高，对衬底表面要求高，使制造PN结二极管的工艺复杂，花费时间长；同时，PN结二极管采用在衬底表面堆叠方式形成，其存在材料品质问题。
发明内容
本发明的目的在于提供一种二极管选择元件阵列结构及制造方法，该制造方法工艺简单，对衬底表面要求较低，节约制造成本；由该方法形成二极管选择元件阵列结构，成本较低，且品质较好。
为达成上述目的，本发明的解决方案为：
一种二极管选择元件阵列结构制造方法，包括以下步骤：
步骤一，在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱；
步骤二，在浅隔离槽中填满绝缘层；
步骤三，在P型半导体衬底上形成N阱；
步骤四，在N阱上层掩埋第一P型扩散层；
步骤五，在位于第一P型扩散层上层的N结胚体柱上形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成二极管第一极；在位于第一P型扩散层上层的P结胚体柱上延伸形成第二P型扩散层，第二P型扩散层上层形成钨插塞，钨插塞与第二P型扩散层连接形成二极管第二极；N阱一侧上层形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成N阱的接触点电极。
进一步，步骤三中，采用N阱掩模、曝光、显影工艺把N阱区域打开；用离子植入方式把N型离子植入N阱区域，执行N阱驱入形成N阱，使浅隔离槽之间的胚体柱稀释为轻掺杂P型扩散层或轻掺杂N型扩散层。
进一步，N型离子为磷离子或砷离子的一种或两种，剂量为1E12-1E14cm-2。
进一步，步骤四中，采用掩埋、曝光、显影工艺把第一P型扩散区域打开；用离子植入方式把P型离子植入P型扩散区域，形成第一P型扩散层。
进一步，P型离子为硼离子，剂量为5E14-5E15 cm-2，能量为25Kev-150Kev。
进一步，还包括在P型半导体衬底上形成深隔离槽步骤；深隔离槽的深度大于浅隔离槽的深度，在深隔离槽中填满绝缘层，绝缘层的高度等于深隔离槽的高度；深隔离槽位于N阱的接触点电极一侧。
一种二极管选择元件阵列结构，在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽中填满绝缘层，使浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱；在P型半导体衬底中形成N阱，在N阱上层掩埋第一P型扩散层；在位于第一P型扩散层上层的N结胚体柱上形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成二极管第一极；在位于第一P型扩散层上层的P结胚体柱上延伸形成第二P型扩散层，第二P型扩散层上层形成钨插塞，钨插塞与第二P型扩散层连接形成二极管第二极；N阱一侧上层形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成N阱的接触点电极。
进一步，在P型半导体衬底上还形成深隔离槽；深隔离槽的深度大于浅隔离槽的深度，在深隔离槽中填满绝缘层，绝缘层的高度等于深隔离槽的高度；深隔离槽位于N阱的接触点电极一侧。
进一步，在P型半导体衬底上还形成逻辑电路，逻辑电路位于深隔离槽一侧。
采用上述方案后，本发明在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱，使得本发明二极管的P结形成于P型半导体衬底上，同时，二极管的N结阵列也形成在P型半导体衬底上，由于P型半导体衬底的品质纯度高，因此，本发明二极管选择元件阵列结构品质较好。
同时，本发明二极管选择元件阵列结构制造方法工艺简单，对衬底表面要求较低，节约制造成本。
附图说明
图1为现有技术PN结二极管结构示意图；
图2为本发明在P型半导体衬底上形成浅隔离槽示意图；
图3为本发明在P型半导体衬底上形成深隔离槽示意图；
图4为本发明在P型半导体衬底上形成N阱示意图；
图5为本发明在P型半导体衬底上掩埋第一P型扩散层示意图；
图6为本发明二极管选择元件阵列结构形成示意图。
标号说明
PN结二极管结构10
P型半导体衬底101 N阱102
N型外延层103 P型扩散层104
P型半导体衬底1 浅隔离槽11
胚体柱12 深隔离槽13
N阱14 第一P型扩散层15
逻辑闸16 N型扩散层17
钨插塞18 第二P型扩散层19
逻辑电路2。
具体实施方式
以下结合附图及具体实施例对本发明作详细说明。
参阅图2至图6所示，本发明揭示的一种二极管选择元件阵列结构制造方法，包括以下步骤：
如图2所示，提供P型半导体衬底1，在P型半导体衬底1上间隔形成浅隔离槽11，其执行步骤包含在P型半导体衬底1上形成氧化硅层或氮化硅层，执行光刻步骤包含采用隔离掩模、曝光、显影等把浅隔离槽11区域打开，采用各向异性干蚀刻方式执行硅蚀刻以形成的隔离槽11。浅隔离槽11的形成为标准制程，此处不详述。浅隔离槽11之间形成胚体柱12，其中之一为P结胚体柱，其余为N结胚体柱。
如图3所示，在图2的结构上形成深隔离槽13，深隔离槽13的深度大于浅隔离槽11的深度；将二极管选择元件阵列结构与其它电路较好地隔离。执行光刻步骤包含采用深隔离槽13掩模 、曝光、显影等把深隔离槽13区域打开，采用各向异性干蚀刻方式执行硅蚀刻以形成深隔离槽13。深隔离槽13的形成为标准制程，此处不详述。
在图3的结构上，用热生长和化学气相淀积方式形成氧化硅层，该氧化硅层的厚度超过深隔离槽13的深度，将深隔离槽13和浅隔离槽11填满；执行化学机械研磨法把氧化硅层研磨后让剩余的氧化硅刚好填满深隔离槽13和浅隔离槽11。
如图4所示，在图3的结构基础上，在P型半导体衬底1上形成N阱14。执行光刻步骤包含采用N阱掩模、曝光、显影等把N阱14区域打开；用离子植入方式把N型离子如磷离子及砷离子等植入N阱14区域，该N型离子可以包含一种或数种离子，剂量为1E12 cm-2-1E14 cm-2，能量分别为10Kev-200Kev或200Kev-800Kev；N阱用到的N型离子通常有2-4种，能量大的离子打的比较深，其能量在200Kev-800Kev之间；能量小的离子打的比较浅，其能量在10Kev-200Kev之间。执行N阱驱入形成N阱14、使浅隔离槽11之间的胚体柱12稀释为轻掺杂P型扩散层或轻掺杂N型扩散层。
如图5所示，在图4的结构基础上，在N阱14上层掩埋第一P型扩散层15。执行光刻步骤包含采用P型扩散掩模、曝光、显影等把掩埋第一P型扩散层15区域打开；用离子植入方式把P型离子如硼离子植入第一P型扩散层15区域，该P型离子剂量为5E14 cm-2-5E15 cm-2，能量为25Kev-150Kev。该掩埋第一P型扩散层15形成存储单元的掩埋字线(Buried WordLine)。
如图6所示，在图5的结构上，形成二极管选择元件阵列。执行步骤包含形成多晶硅栅极晶体管如成长栅氧化，用化学汽相淀积方式形成多晶硅层或非晶硅层，采用逻辑闸掩模、曝光、显影等把逻辑闸16区域打开，采用各向异性干蚀刻方式执行多晶硅蚀刻或非晶硅蚀刻以形成逻辑闸16。
在位于第一P型扩散层15上层的N结胚体柱上形成N型扩散层17，N型扩散层17上层形成钨插塞18，钨插塞18与N型扩散层17连接形成二极管第一极；N阱14一侧上层也形成N型扩散层17，N型扩散层17上层形成钨插塞18，钨插塞18与N型扩散层17连接形成N阱14的接触点电极。形成N型扩散层17包含采用N型扩散掩模 、曝光、显影等把N型扩散层17区域打开，用离子植入方式把N型离子如磷离子、砷离子等植入N型扩散层17区域，该N型离子剂量为1E13 cm-2-5E15 cm-2，能量为10Kev-100Kev。
在位于第一P型扩散层15上层的P结胚体柱上延伸形成第二P型扩散层19，第二P型扩散层19上层形成钨插塞18，钨插塞18与第二P型扩散层19连接形成二极管第二极。形成第二P型扩散层19包含采用P型扩散掩模、曝光、显影等把第二P型扩散层19区域打开，用离子植入方式把P型离子如硼离子植入第二P型扩散层19区域，该P型离子剂量为1E13cm-2-5E15cm-2，能量为10Kev-100Kev。
形成钨插塞 18包含采用接触窗掩模、曝光、显影等把接触窗区域打开，执行金属钛淀积、氮化钛淀积和钨淀积，执行化学机械研磨法把钨研磨后让剩余的钨刚好填满接触窗、并与周边的隔离绝缘层的顶面等高，即与浅隔离槽11及深隔离槽13的顶面等高。
基于上述制造方法形成的一种二极管选择元件阵列结构，在P型半导体衬底1上间隔形成浅隔离槽11，浅隔离槽11中填满绝缘层，绝缘层为氧化硅，使浅隔离槽11之间形成胚体柱12，其中之一为P结胚体柱，其余为N结胚体柱。
在P型半导体衬底1中形成N阱14，在N阱14上层掩埋第一P型扩散层15；在位于第一P型扩散层15上层的N结胚体柱上形成N型扩散层17，N型扩散层17上层形成钨插塞18，钨插塞18与N型扩散层17连接形成二极管第一极。
在位于第一P型扩散层15上层的P结胚体柱上延伸形成第二P型扩散层19，第二P型扩散层19上层形成钨插塞18，钨插塞18与第二P型扩散层19连接形成二极管第二极。
N阱14一侧上层形成N型扩散层17，N型扩散层17上层形成钨插塞18，钨插塞18与N型扩散层17连接形成N阱14的接触点电极。
本发明二极管选择元件阵列结构，在P型半导体衬底1上还形成深隔离槽13；深隔离槽13的深度大于浅隔离槽11的深度，在深隔离槽13中填满绝缘层，绝缘层为氧化硅层，绝缘层的高度等于深隔离,13的高度；深隔离槽13位于N阱14的接触点电极一侧。
本发明二极管选择元件阵列结构，在P型半导体衬底1上还形成逻辑电路2，逻辑电路2位于深隔离槽13一侧。深隔离槽13将二极管电路与逻辑电路2隔开。逻辑电路2具体结构为常规电路，其制造方法为常规制程，此处不详述。
本发明采用掩埋字线方式制造二极管选择元件阵列，该阵列适用于高密度的存储元件如相变化存储器、电阻随机存取存储器、导电桥随机存取记忆体等，制造步骤简单，而且不需使用外延生长。
以上所述仅为本发明的较佳实施例，并非对本案设计的限制，凡依本案的设计关键所做的等同变化，均落入本案的保护范围。

Claims (9)

1.一种二极管选择元件阵列结构制造方法，其特征在于：包括以下步骤：
步骤一，在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱；
步骤二，在浅隔离槽中填满绝缘层；
步骤三，在P型半导体衬底上形成N阱；
步骤四，在N阱上层掩埋第一P型扩散层；
步骤五，在位于第一P型扩散层上层的N结胚体柱上形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成二极管第一极；在位于第一P型扩散层上层的P结胚体柱上延伸形成第二P型扩散层，第二P型扩散层上层形成钨插塞，钨插塞与第二P型扩散层连接形成二极管第二极；N阱一侧上层形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成N阱的接触点电极。
2.如权利要求1所述的一种二极管选择元件阵列结构制造方法，其特征在于：步骤三中，采用N阱掩模、曝光、显影工艺把N阱区域打开；用离子植入方式把N型离子植入N阱区域，执行N阱驱入形成N阱，使浅隔离槽之间的胚体柱稀释为轻掺杂P型扩散层或轻掺杂N型扩散层。
3.如权利要求2所述的一种二极管选择元件阵列结构制造方法，其特征在于：N型离子为磷离子或砷离子的一种或两种，剂量为1E12-1E14cm-2，能量分别为10Kev-200Kev或200Kev-800Kev。
4.如权利要求1所述的一种二极管选择元件阵列结构制造方法，其特征在于：步骤四中，采用掩埋、曝光、显影工艺把第一P型扩散区域打开；用离子植入方式把P型离子植入P型扩散区域，形成第一P型扩散层。
5.如权利要求4所述的一种二极管选择元件阵列结构制造方法，其特征在于：P型离子为硼离子，剂量为5E14-5E15 cm-2，能量为25Kev-150Kev。
6.如权利要求1所述的一种二极管选择元件阵列结构制造方法，其特征在于：还包括在P型半导体衬底上形成深隔离槽步骤；深隔离槽的深度大于浅隔离槽的深度，在深隔离槽中填满绝缘层，绝缘层的高度等于深隔离槽的高度；深隔离槽位于N阱的接触点电极一侧。
7.一种二极管选择元件阵列结构，其特征在于：在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽中填满绝缘层，使浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱；在P型半导体衬底中形成N阱，在N阱上层掩埋第一P型扩散层；在位于第一P型扩散层上层的N结胚体柱上形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成二极管第一极；在位于第一P型扩散层上层的P结胚体柱上延伸形成第二P型扩散层，第二P型扩散层上层形成钨插塞，钨插塞与第二P型扩散层连接形成二极管第二极；N阱一侧上层形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成N阱的接触点电极。
8.如权利要求7所述的一种二极管选择元件阵列结构，其特征在于：在P型半导体衬底上还形成深隔离槽；深隔离槽的深度大于浅隔离槽的深度，在深隔离槽中填满绝缘层，绝缘层的高度等于深隔离槽的高度；深隔离槽位于N阱的接触点电极一侧。
9.如权利要求7所述的一种二极管选择元件阵列结构，其特征在于：在P型半导体衬底上还形成逻辑电路，逻辑电路位于深隔离槽一侧。
CN201310040155.3A 2013-02-01 2013-02-01 一种二极管选择元件阵列结构及制造方法 Expired - Fee Related CN103972172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310040155.3A CN103972172B (zh) 2013-02-01 2013-02-01 一种二极管选择元件阵列结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310040155.3A CN103972172B (zh) 2013-02-01 2013-02-01 一种二极管选择元件阵列结构及制造方法

Publications (2)

Publication Number Publication Date
CN103972172A CN103972172A (zh) 2014-08-06
CN103972172B true CN103972172B (zh) 2016-10-05

Family

ID=51241519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310040155.3A Expired - Fee Related CN103972172B (zh) 2013-02-01 2013-02-01 一种二极管选择元件阵列结构及制造方法

Country Status (1)

Country Link
CN (1) CN103972172B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111269A (en) * 1990-04-04 1992-05-05 Kabushiki Kaisha Toshiba Bipolar transistor structure containing a resistor which assures reduction in layout area
CN101281910A (zh) * 2008-05-28 2008-10-08 浙江大学 多晶硅级连二极管
CN102412179A (zh) * 2010-09-21 2012-04-11 中国科学院上海微系统与信息技术研究所 双浅沟道隔离的外延二极管阵列的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8644049B2 (en) * 2010-08-20 2014-02-04 Shine C. Chung Circuit and system of using polysilicon diode as program selector for one-time programmable devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111269A (en) * 1990-04-04 1992-05-05 Kabushiki Kaisha Toshiba Bipolar transistor structure containing a resistor which assures reduction in layout area
CN101281910A (zh) * 2008-05-28 2008-10-08 浙江大学 多晶硅级连二极管
CN102412179A (zh) * 2010-09-21 2012-04-11 中国科学院上海微系统与信息技术研究所 双浅沟道隔离的外延二极管阵列的制备方法

Also Published As

Publication number Publication date
CN103972172A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
JP4893971B2 (ja) 溝形チャネルの負性微分抵抗をベースとするメモリセル
TWI536503B (zh) 半導體裝置及靜態隨機存取記憶胞內電晶體之形成方法
CN101425528B (zh) 衬底中埋植二极管的相变存储器
CN103824860B (zh) 制造存储器单元法、制造存储器单元装置法和存储器单元
CN106098775A (zh) 半导体器件
US7445988B2 (en) Trench memory
CN102543880B (zh) 半导体器件制造方法
KR102596378B1 (ko) 반도체 장치 구조체
KR101464859B1 (ko) 고밀도 ｒｒａｍ 및 ｍｒａｍ을 위한 ４ｆ² 구동기 형성 방법
CN104900594A (zh) 非易失性存储器件的形成方法
KR101277328B1 (ko) 매립 절연층을 통하여 반도체 영역들 사이에 콘택을 가지는 소자 및 소자의 제조 방법
KR101142335B1 (ko) 반도체 소자 및 그 제조방법
US9559104B2 (en) Mask read-only memory array, memory device, and fabrication method thereof
CN104617140A (zh) 凹入式沟道存取晶体管器件及其制作方法
US20160104746A1 (en) Methods of fabricating a variable resistance memory device using masking and selective removal
CN103972172B (zh) 一种二极管选择元件阵列结构及制造方法
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
US10062702B2 (en) Mask read-only memory device
CN103972383B (zh) 二极管选择元件阵列结构的相变化存储器及制造方法
KR20090092410A (ko) 상변화 메모리 소자 제조 방법
US20230073590A1 (en) Semiconductor structure and method for manufacturing same
CN103839892B (zh) 一种半导体结构及其制造方法
CN103972384B (zh) 相变化存储器材料转换区域制造方法及相变化存储器
WO2022033164A1 (zh) 半导体结构及半导体结构的制造方法
JP2008235598A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190426

Address after: Miaoli City, Miaoli County, Taiwan, China, is adjacent to No. 25 Linsen Street, No. 6 Shuiyuan Li, Miaoli City, Taiwan

Patentee after: Chen Qiufeng

Address before: Room 205, Unit 201, 39 Wanhai Road, No. 2, Xiamen Software Park, Fujian Province, 361000

Patentee before: Xiamen Bojiaqin Electronic Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161005

Termination date: 20200201