CN103972384B - 相变化存储器材料转换区域制造方法及相变化存储器 - Google Patents
相变化存储器材料转换区域制造方法及相变化存储器 Download PDFInfo
- Publication number
- CN103972384B CN103972384B CN201310040182.0A CN201310040182A CN103972384B CN 103972384 B CN103972384 B CN 103972384B CN 201310040182 A CN201310040182 A CN 201310040182A CN 103972384 B CN103972384 B CN 103972384B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- unified memory
- ovonics unified
- type diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开相变化存储器材料转换区域制造方法，在二极管选择元件阵列结构的基础上，对应第二P型扩散层位置的钨插塞上及N阱的接触点电极上形成金属层；浅隔离槽的绝缘层上依次形成缓冲层、介质层、低温氮化物及绝缘层；位于N型扩散层之上的钨插塞上形成第一凹槽及第二凹槽，第二凹槽位于第一凹槽的底部；钨插塞之上依次形成第一侧墙、第二侧墙及第三侧墙，第二侧墙位于第一侧墙上，第三侧墙位于第二侧墙上，且延伸深入第二凹槽中；第一侧墙、第二侧墙及第三侧墙围成一空腔，空腔填满相变化存储器材料；相变化存储器材料上形成金属层。由改方法形成的相变化存储器，相变化存储器材料与钨插塞接触面积减小，减小改变相变化存储器单元所需的电流。
Description
技术领域
本发明涉及半导体技术领域，尤其是指相变化存储器材料转换区域制造方法及相变化存储器。
背景技术
相变随机存储器具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流和低成本等特性，适合与CMOS工艺结合，用来作为较高密度的独立式或嵌入式的存储器应用。
相变随机存取存储器包括具有相变层的存储节点、连接到该存储节点的晶体管和与晶体管接的PN结二极管。根据施加到其上的电压，相变层从结晶态变成非结晶态，或与此相反。当所施加的电压为设置电压，相变层从非结晶态变成结晶态。当所施加的电压为重置电压，相变层从结晶态转变成非结晶态。
然而，现有技术相变随机存储器制作过程中PN结二极管是由外延硅或选择性外延硅形成，如图1所示，现有技术相变随机存储器的PN结二极管结构10，在P型半导体衬底101内注入N型离子，形成掩埋N阱102；然后，在P型半导体衬底101上形成N型外延层103；在N型外延层103表面掺杂P型离子，形成P型扩散层104。
现有技术形成相变随机存储器中的PN结二极管采用外延硅或选择性外延硅作为材料，制造成本昂贵；另外，由于外延硅或选择外延硅的沉积温度高，对衬底表面要求高，使制造PN结二极管的工艺复杂，花费时间长；同时，PN结二极管采用在衬底表面堆叠方式形成，其存在材料品质问题。
相变随机存储器（PRAM）是通过施加不同大小的特殊脉冲，导致相变材料局部区域因不同温度而产生非晶态与晶态。然而，相变材料对温度、加热电流和加热时间非常敏感，该因素都可能导致过度写入状态，从而导致写入数据失效。
同时，改变相变化存储器单元的状态如晶态与非晶态之间的转换，需要外加电流来达到加热的效果，其电流大小与要转换的相变化存储器材料的面积和体积有密切关系。改变相变化存储器单元从设置状态(即结晶态)到重置状态(即非结晶态)所需的电流通常大于从重置状态到设置状态。对于较成熟的半导体工艺如65nm或大于65nm的工艺，改变到重置状态需要很大的电流，因此，要把相变化存储器阵列嵌入到一般的逻辑电路制造工艺如包含数位信号处理器的产品，往往遭遇很大的困难。此外，即使先进的半导体制造工艺如小于或等于45nm工艺，改变相变化存储器单元所需要的大电流仍然是限制相变化存储器广为应用的因素之一。
发明内容
本发明的目的在于提供相变化存储器材料转换区域制造方法及相变化存储器，其可以减小改变相变化存储器单元所需的电流。
为达成上述目的，本发明的解决方案为：
相变化存储器材料转换区域制造方法，其包括以下步骤：
步骤一，在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱；
步骤二，在浅隔离槽中填满绝缘层；
步骤三，在P型半导体衬底上形成N阱；
步骤四，在N阱上层掩埋第一P型扩散层；
步骤五，在位于第一P型扩散层上层的N结胚体柱上形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成二极管第一极；在位于第一P型扩散层上层的P结胚体柱上延伸形成第二P型扩散层，第二P型扩散层上层形成钨插塞，钨插塞与第二P型扩散层连接形成二极管第二极；N阱一侧上层形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成N阱的接触点电极；
步骤六，在钨插塞及绝缘层上依次沉积缓冲层和介质层，在介质层上沉积一层光阻层，并在光阻层上对应N型扩散层位置打开相变化存储器区域；
步骤七，依次将相变化存储器区域的介质层和缓冲层蚀刻，使钨插塞暴露；
步骤八，沉积一层氮化物，填满相变化存储器区域并覆盖在介质层上；
步骤九，执行蚀刻，在相变化存储器区域侧壁形成“斜坡状”第一侧墙，且在钨插塞上形成第一凹槽；
步骤十，沉积一层氮化物，填满相变化存储器区域及第一凹槽；
步骤十一，执行蚀刻，在第一侧墙上形成“斜坡状”第二侧墙，且在钨插塞第一凹槽上形成第二凹槽；
步骤十二，采用氩气溅镀，将在氩气清洗中被氩离子撞击产生的氮化物和介质层堆积形成第三侧墙，第三侧墙位于第二侧墙上；
步骤十三，沉积一层相变化存储器材料，填满变化存储器区域，与钨插塞接触；
步骤十四，研磨相变化存储器材料，使相变化存储器材料与介质层齐平；在相变化存储器材料上沉积一层低温氮化物，并在低温氮化物上沉积一层绝缘层；
步骤十五，将对应相变化存储器材料位置的绝缘层蚀刻，同时，将对应第二P型扩散层位置的绝缘层蚀刻，使低温氮化物暴露，形成金属层区域及金属层接触窗区域；
步骤十六，依次将对应第二P型扩散层位置的低温氮化物及介质层蚀刻，使缓冲层暴露，形成金属层接触窗区域；
步骤十七，将对应第二P型扩散层位置的缓冲层蚀刻，同时，将对应相变化存储器材料位置的低温氮化物蚀刻；
步骤十八，沉积一层金属层，将对应第二P型扩散层位置的金属层接触窗区域及对应相变化存储器材料位置的金属层区域填满。
进一步，步骤三中，采用N阱掩模、曝光、显影工艺把N阱区域打开；用离子植入方式把N型离子植入N阱区域，执行N阱驱入形成N阱，使浅隔离槽之间的胚体柱稀释为轻掺杂P型扩散层或轻掺杂N型扩散层；N型离子为磷离子或砷离子的一种或两种，剂量为1E12-1E14cm-2，能量分别为10Kev-200Kev或200Kev-800Kev。
进一步，步骤四中，采用掩埋、曝光、显影工艺把第一P型扩散区域打开；用离子植入方式把P型离子植入P型扩散区域，形成第一P型扩散层；P型离子为硼离子，剂量为5E14-5E15 cm-2，能量为25Kev-150Kev。
进一步，步骤六中，缓冲层为氮化物，介质层为二氧化硅，氮化物的厚度为50Å-200Å，二氧化硅的厚度为200Å-1000Å。
进一步，步骤十三中，相变化存储器材料为一种锗锑碲硫族化物，在相变化存储器材料底部形成一层氮化钽或氮化钛的保护层。
进一步，步骤十四中，低温氮化物厚度为50Å-150Å，温度为350˚-400˚；绝缘层为硼磷硅玻璃或硼磷硅玻璃酸盐或低温化学气相沉积氧化硅，厚度为500Å-3000Å。
进一步，步骤十八中还包括在N阱一侧上层形成N型扩散层对应位置的钨插塞上形成金属层步骤。
相变化存储器，在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽中填满绝缘层，使浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱；在P型半导体衬底中心位置形成N阱，在N阱上层掩埋第一P型扩散层；在位于第一P型扩散层上层的N结胚体柱上形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成二极管第一极；在位于第一P型扩散层上层的P结胚体柱上延伸形成第二P型扩散层，第二P型扩散层上层形成钨插塞，钨插塞与第二P型扩散层连接形成二极管第二极；N阱一侧上层形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成N阱的接触点电极；对应第二P型扩散层位置的钨插塞上及N阱的接触点电极上形成金属层；浅隔离槽的绝缘层上依次形成缓冲层、介质层、低温氮化物及绝缘层；位于N型扩散层之上的钨插塞上形成第一凹槽及第二凹槽，第二凹槽位于第一凹槽的底部；钨插塞之上依次形成第一侧墙、第二侧墙及第三侧墙，第二侧墙位于第一侧墙上，第三侧墙位于第二侧墙上，且延伸深入第二凹槽中；第一侧墙、第二侧墙及第三侧墙围成一空腔，空腔填满相变化存储器材料；相变化存储器材料上形成金属层。
进一步，相变化存储器材料呈“喇叭口”状。
进一步，在P型半导体衬底上还形成深隔离槽；深隔离槽的深度大于浅隔离槽的深度，在深隔离槽中填满绝缘层，绝缘层的高度等于深隔离槽的高度；深隔离槽位于N阱的接触点电极一侧。
进一步，在P型半导体衬底上还形成逻辑电路，逻辑电路位于深隔离槽一侧。
采用上述方案后，本发明在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱，使得本发明二极管的P结形成于P型半导体衬底上，同时，二极管的N结阵列也形成在P型半导体衬底上，由于P型半导体衬底的品质纯度高，因此，本发明二极管品质较好，即本发明二极管选择元件阵列结构的相变化存储器品质较好，成本较低。
而且，本发明钨插塞之上依次形成第一侧墙、第二侧墙及第三侧墙，第一侧墙位于第二侧墙之上，第三侧墙位于第二侧墙之上，且延伸深入第二凹槽中。使得相变化存储器材料与钨插塞的接触面积减小，减小改变相变化存储器单元所需的电流。
附图说明
图1为现有技术PN结二极管结构示意图；
图2为本发明在P型半导体衬底上形成浅隔离槽示意图；
图3为本发明在P型半导体衬底上形成深隔离槽示意图；
图4为本发明在P型半导体衬底上形成N阱示意图；
图5为本发明在P型半导体衬底上掩埋第一P型扩散层示意图；
图6为本发明二极管选择元件阵列结构示意图；
图7为本发明在二极管选择元件阵列结构上形成缓冲层、介质层及光阻层结构示意图；
图8为本发明形成相变化存储器区域示意图；
图9为本发明在相变化存储器区域上沉积氮化物示意图；
图10为本发明过度蚀刻形成第一侧墙示意图；
图11为本发明在相变化存储器区域内沉积一层氮化物示意图；
图12为本发明过度蚀刻形成第二侧墙示意图；
图13为本发明氩气溅镀形成第三侧墙示意图；
图14为本发明沉积相变化存储器材料示意图；
图15为本发明依次形成低温氮化物及绝缘层示意图；
图16至图18为本发明形成金属层区域示意图；
图19为本发明形成金属层示意图（成型相变化存储器）；
图20为本发明相变化存储器区域的宽度、缓冲层、介质层及氮化物的尺寸示意图；
图21为本发明第一侧墙的厚度及第一凹槽深度尺寸示意图；
图22为本发明第一侧墙上沉积的氮化物厚度尺寸示意图；
图23为本发明第一侧墙及第二侧墙厚度尺寸示意图；
图24为本发明第一侧墙、第二侧墙及第三侧墙厚度尺寸示意图。
标号说明
PN结二极管结构10
P型半导体衬底101 N阱102
N型外延层103 P型扩散层104
P型半导体衬底1 浅隔离槽11
胚体柱12 深隔离槽13
N阱14 第一P型扩散层15
逻辑闸16 N型扩散层17
钨插塞18 第一凹槽181
第二凹槽182 第二P型扩散层19
逻辑电路2 缓冲层3
介质层4 氮化物41
第一侧墙42 氮化物43
第二侧墙44 第三侧墙45
光阻层5 相变化存储器区域51
相变化存储器材料6 低温氮化物7
金属层区域71 金属层接触窗区域72
金属层73 绝缘层8。
具体实施方式
以下结合附图及具体实施例对本发明作详细说明。
参阅图2至图19所示，本发明揭示的相变化存储器材料转换区域制造方法，包括以下步骤：
如图2所示，提供P型半导体衬底1，在P型半导体衬底1上间隔形成浅隔离槽11，其执行步骤包含在P型半导体衬底1上形成氧化硅层或氮化硅层，执行光刻步骤包含采用隔离掩模、曝光、显影等把浅隔离槽11区域打开，采用各向异性干蚀刻方式执行硅蚀刻以形成的隔离槽11。浅隔离槽11的形成为标准制程，此处不详述。浅隔离槽11之间形成胚体柱12，其中之一为P结胚体柱，其余为N结胚体柱。
如图3所示，在图2的结构上形成深隔离槽13，深隔离槽13的深度大于浅隔离槽11的深度；将二极管选择元件阵列结构与其它电路较好地隔离。执行光刻步骤包含采用深隔离槽13掩模 、曝光、显影等把深隔离槽13区域打开，采用各向异性干蚀刻方式执行硅蚀刻以形成深隔离槽13。深隔离槽13的形成为标准制程，此处不详述。
在图3的结构上，用热生长和化学气相淀积方式形成氧化硅层，该氧化硅层的厚度超过深隔离槽13的深度，将深隔离槽13和浅隔离槽11填满；执行化学机械研磨法把氧化硅层研磨后让剩余的氧化硅刚好填满深隔离槽13和浅隔离槽11。
如图4所示，在图3的结构基础上，在P型半导体衬底1上形成N阱14。执行光刻步骤包含采用N阱掩模、曝光、显影等把N阱14区域打开；用离子植入方式把N型离子如磷离子及砷离子等植入N阱14区域，该N型离子可以包含一种或数种离子，剂量为1E12 cm-2-1E14 cm-2，能量分别为10Kev-200Kev或200Kev-800Kev，N阱用到的N型离子通常有2-4种，能量大的离子打的比较深，其能量在200Kev-800Kev之间；能量小的离子打的比较浅，其能量在10Kev-200Kev之间。执行N阱驱入形成N阱14、使浅隔离槽11之间的胚体柱12稀释为轻掺杂P型扩散层或轻掺杂N型扩散层。
如图5所示，在图4的结构基础上，在N阱14上层掩埋第一P型扩散层15。执行光刻步骤包含采用P型扩散掩模、曝光、显影等把掩埋第一P型扩散层15区域打开；用离子植入方式把P型离子如硼离子植入第一P型扩散层15区域，该P型离子剂量为5E14 cm-2-5E15 cm-2，能量为25Kev-150Kev。该掩埋第一P型扩散层15形成存储单元的掩埋字线(Buried WordLine)。
如图6所示，在图5的结构上，形成二极管选择元件阵列。执行步骤包含形成多晶硅栅极晶体管如成长栅氧化，用化学汽相淀积方式形成多晶硅层或非晶硅层，采用逻辑闸掩模、曝光、显影等把逻辑闸16区域打开，采用各向异性干蚀刻方式执行多晶硅蚀刻或非晶硅蚀刻以形成逻辑闸16。
在位于第一P型扩散层15上层的N结胚体柱上形成N型扩散层17，N型扩散层17上层形成钨插塞18，钨插塞18与N型扩散层17连接形成二极管第一极；N阱14一侧上层也形成N型扩散层17，N型扩散层17上层形成钨插塞18，钨插塞18与N型扩散层17连接形成N阱14的接触点电极。形成N型扩散层17包含采用N型扩散掩模 、曝光、显影等把N型扩散层17区域打开，用离子植入方式把N型离子如磷离子、砷离子等植入N型扩散层17区域，该N型离子剂量为1E13 cm-2-5E15 cm-2，能量为10Kev-100Kev。
在位于第一P型扩散层15上层的P结胚体柱上延伸形成第二P型扩散层19，第二P型扩散层19上层形成钨插塞18，钨插塞18与第二P型扩散层19连接形成二极管第二极。形成第二P型扩散层19包含采用P型扩散掩模、曝光、显影等把第二P型扩散层19区域打开，用离子植入方式把P型离子如硼离子植入第二P型扩散层19区域，该P型离子剂量为1E13 cm-2-5E15cm-2，能量为10Kev-100Kev。
形成钨插塞 18包含采用接触窗掩模、曝光、显影等把接触窗区域打开，执行金属钛淀积、氮化钛淀积和钨淀积，执行化学机械研磨法把钨研磨后让剩余的钨刚好填满接触窗、并与周边的隔离绝缘层的顶面等高，即与浅隔离槽11及深隔离槽13的顶面等高。
如图7所示，在钨插塞18及浅隔离槽11及深隔离槽13中的绝缘层上依次沉积缓冲层3和介质层4，缓冲层3为缓冲氮化物，介质层4为二氧化硅，氮化物的厚度为50Å-200Å，而二氧化硅的厚度为200Å-1000Å（埃）；在介质层4上沉积一层光阻层(Photo Resist)5，执行光刻步骤包含采用相变化存储器掩模、曝光、显影等把在光阻层5上对应N型扩散层17位置打开相变化存储器区域51。
如图8所示，采用各向异性干蚀刻方式执行二氧化硅蚀刻和氮化物蚀刻，直到相变化存储器区域51内的钨插塞18暴露出来。相变化存储器区域51的宽度为d1。
如图9所示，沉积一层氮化物41，填满相变化存储器区域51并覆盖在介质层4上。
如图10所示，执行蚀刻，在相变化存储器区域51侧壁形成“斜坡状”第一侧墙42，且在钨插塞18上形成第一凹槽181。采用各向异性干蚀刻方式形成第一侧墙42与在钨插塞18表面形成第一凹槽181（过度蚀刻区域）。
采用各向异性干蚀刻方式执行氮化物41蚀刻，并容许适度的过度蚀刻，让靠近表面的钨插塞18被蚀刻掉，形成第一凹槽181；剩余未被蚀刻的氮化物41延着介质层4（二氧化硅）和缓冲层3（缓冲氮化物）的侧壁形成第一侧墙42。第一凹槽181的宽度变为d2，而且d2<d1。第一侧墙42使得相变化存储器区域51内的钨插塞18与后述与之连接的相变化存储器材料接触的面积缩小，有益于降低相变化存储器单元在电性操作时设置和重置需用的电流。
如图11所示，沉积一层氮化物43，填满相变化存储器区域51及第一凹槽181。
如图12所示，执行蚀刻，在第一侧墙42上形成“斜坡状”第二侧墙44，且在钨插塞18第一凹槽181上形成第二凹槽182。
采用各向异性干蚀刻方式形成第二侧壁44。采用各向异性干蚀刻式执行氮化物43蚀刻，并容许适度的过度蚀刻，在第一凹槽181底部上形成第二凹槽182，剩余未被蚀刻的氮化物41延着介质层4（二氧化硅）和缓冲层3（缓冲氮化物）的侧壁以及第一侧墙42形成第二侧墙44。第二凹槽182的宽度变为d3，而且d3<d2。第二侧墙44使得相变化存储器区域51内的钨插塞18与后述与之连接的相变化存储器材料接触的面积缩小，有益于降低相变化存储器单元在电性操作时设置和重置需用的电流。
如图13所示，采用氩气溅镀将蚀刻产生的氮化物43和介质层4堆积形成第三侧墙45，第三侧墙45位于第二侧墙44上。在相变化存储器材料沉积之前的清洗步骤，包含在沉积设备内的真空环境下对硅晶片实施氩气溅镀，从等离子体获取能量的氩原子可以击打介质层4（二氧化硅）和缓冲层3（缓冲氮化物）、氮化物41和清洗钨插塞18的第二凹槽182底部。被击打脱落的二氧化硅和氮化物通常沉积在周边区域形成第三侧墙45。第三侧墙45之间钨插塞18顶面的宽度变为d4，而且d4<d3。第三侧墙45使得相变化存储器区域51内的金属与后述与之连接的相变化存储器材料接触的面积缩小，有益于降低相变化存储器单元在电性操作时设置和重置需用的电流。
如图14所示，沉积一层相变化存储器材料6，填满二氧化硅（介质层4）和缓冲氮化物（缓冲层3）堆叠区块之间的相变化存储器区域51，并覆盖在二氧化硅和缓冲氮化物堆叠区块上，相变化存储器材料6与钨插塞18接触；其中，相变化存储器材料6为一种硫族化物物质，如锗锑碲。在相变化存储器材料6底部可以形成一层氮化钽或氮化钛的保护层。
如图15所示，执行化学机械研磨法(CMP)把二氧化硅（介质层4）和缓冲氮化物（缓冲层3）堆叠区块上的相变化存储器材料6完全磨去，并让相邻二氧化硅和缓冲氮化物堆叠区块间空隙区间填满相变化存储器材料6，且其顶面与相邻的二氧化硅和缓冲氮化物堆叠区块间的顶面齐平。在相变化存储器材料6上沉积一层低温氮化物7，其厚度为50Å-150Å，温度为350˚-400˚；并在低温氮化物7上沉积一层绝缘层8；硼磷硅玻璃或硼磷硅玻璃酸盐或低温化学气相沉积氧化硅，厚度为500Å-3000Å。
如图16所示，采用金属层掩模、曝光、显影等把金属层区域71及金属层接触窗区域72打开；采用各向异性干蚀刻方式将对应相变化存储器材料6位置的绝缘层8蚀刻，同时，将对应第二P型扩散层19位置的绝缘层8蚀刻，直到低温氮化物7暴露出来。
如图17所示，采用金属层掩模、曝光、显影等把非相变化存储器元件金属层接触窗区域72打开；采用各向异性干蚀刻方式依次将对应第二P型扩散层19位置的低温氮化物7及介质层4蚀刻，直到缓冲层3暴露出。
如图18所示，将对应第二P型扩散层19位置的缓冲层3蚀刻，同时，将对应相变化存储器材料6位置的低温氮化物7蚀刻；直到相变化存储器材料6和钨插塞18暴露出来。
如图19所示，沉积一层金属层73，将对应第二P型扩散层19位置的金属层接触窗区域72及对应相变化存储器材料6位置的金属层区域71填满。执行化学机械研磨法把金属层73研磨后让剩余的金属层73刚好填满金属层接触窗区域72和金属层区域71，并把绝缘材料区8上的金属层73完全磨去。同时，如图6所示，在N阱14一侧上层形成N型扩散层17对应位置的钨插塞18上也形成金属层73。
如图19所示所示，基于上述制造方法形成的相变化存储器，在P型半导体衬底1上间隔形成浅隔离槽11，浅隔离槽11中填满绝缘层，绝缘层为氧化硅，使浅隔离槽11之间形成胚体柱12，其中之一为P结胚体柱，其余为N结胚体柱。
在P型半导体衬底1中心位置形成N阱14，在N阱14上层掩埋第一P型扩散层15；在位于第一P型扩散层15上层的N结胚体柱上形成N型扩散层17，N型扩散层17上层形成钨插塞18，钨插塞18与N型扩散层17连接形成二极管第一极。
在位于第一P型扩散层15上层的P结胚体柱上延伸形成第二P型扩散层19，第二P型扩散层19上层形成钨插塞18，钨插塞18与第二P型扩散层19连接形成二极管第二极。
N阱14一侧上层形成N型扩散层17，N型扩散层17上层形成钨插塞18，钨插塞18与N型扩散层17连接形成N阱14的接触点电极。
对应第二P型扩散层19位置的钨插塞18上及N阱14的接触点电极上形成金属层73；浅隔离槽11的绝缘层上依次形成缓冲层3、介质层4、低温氮化物7及绝缘层8；位于N型扩散层17之上的钨插塞18上形成第一凹槽181及第二凹槽182，第二凹槽182位于第一凹槽181的底部；钨插塞18之上依次形成第一侧墙42、第二侧墙44及第三侧墙45，第二侧墙44位于第一侧墙42上，第三侧墙45位于第二侧墙44上，且延伸深入第二凹槽182中；第一侧墙42、第二侧墙44及第三侧墙45围成一空腔，空腔填满相变化存储器材料6；相变化存储器材料6上形成金属层73。
相变化存储器材料6呈“喇叭口”状，由上至下宽度逐渐缩小，减小相变化存储器材料6与钨插塞18的接触面积，有益于降低相变化存储器单元在电性操作时设置和重置需用的电流。
本发明相变化存储器，在P型半导体衬底1上还形成深隔离槽13；深隔离槽13的深度大于浅隔离槽11的深度，在深隔离槽13中填满绝缘层，绝缘层为氧化硅层，绝缘层的高度等于深隔离,13的高度；深隔离槽13位于N阱14的接触点电极一侧。
本发明相变化存储器，在P型半导体衬底1上还形成逻辑电路2，逻辑电路2位于深隔离槽13一侧。深隔离槽13将二极管电路与逻辑电路2隔开。逻辑电路2具体结构为常规电路，其制造方法为常规制程，此处不详述。
如图20至21所示，其中，相变化存储器区域51的宽度为d1，d1=15~130nm；缓冲层3的厚度为h1，介质层4的厚度为h2，h1+ h2=0.4 x d1~2.0 x d1；用于形成第一侧墙42的氮化物41的厚度为t1，t1=10% x d1~25% x d1，用于形成第二侧墙44的氮化物43的厚度为t2，t2=8% x d1~25% x d1；第一凹槽181的深度为h3，h3 = 4~20nm，第二凹槽182的深度为h4，h4 = 4~20nm；第一侧墙42的厚度为s1，s1 = 8% x d1~ 20% x d1；第二侧墙44的厚度为s2，s2 = 6.4% x d1~20% x d1，第三侧墙45的厚度为s3，s3 = 4~20nm。本发明包括但不限于上述尺寸所示的值。
以上所述仅为本发明的较佳实施例，并非对本案设计的限制，凡依本案的设计关键所做的等同变化，均落入本案的保护范围。
Claims (10)
1.相变化存储器材料转换区域制造方法，其特征在于：包括以下步骤：
步骤一，在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱；
步骤二，在浅隔离槽中填满绝缘层；
步骤三，在P型半导体衬底上形成N阱；
步骤四，在N阱上层掩埋第一P型扩散层；
步骤五，在位于第一P型扩散层上层的N结胚体柱上形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成二极管第一极；在位于第一P型扩散层上层的P结胚体柱上延伸形成第二P型扩散层，第二P型扩散层上层形成钨插塞，钨插塞与第二P型扩散层连接形成二极管第二极；N阱一侧上层形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成N阱的接触点电极；
步骤六，在钨插塞及绝缘层上依次沉积缓冲层和介质层，在介质层上沉积一层光阻层，并在光阻层上对应N型扩散层位置打开相变化存储器区域；
步骤七，依次将相变化存储器区域的介质层和缓冲层蚀刻，使钨插塞暴露；
步骤八，沉积一层氮化物，填满相变化存储器区域并覆盖在介质层上；
步骤九，执行蚀刻，在相变化存储器区域侧壁形成“斜坡状”第一侧墙，且在钨插塞上形成第一凹槽；
步骤十，沉积一层氮化物，填满相变化存储器区域及第一凹槽；
步骤十一，执行蚀刻，在第一侧墙上形成“斜坡状”第二侧墙，且在钨插塞第一凹槽上形成第二凹槽；
步骤十二，采用氩气溅镀，将在氩气清洗中被氩离子撞击产生的氮化物和介质层堆积形成第三侧墙，第三侧墙位于第二侧墙上；
步骤十三，沉积一层相变化存储器材料，填满变化存储器区域，与钨插塞接触；
步骤十四，研磨相变化存储器材料，使相变化存储器材料与介质层齐平；在相变化存储器材料上沉积一层低温氮化物，并在低温氮化物上沉积一层绝缘层；
步骤十五，将对应相变化存储器材料位置的绝缘层蚀刻，同时，将对应第二P型扩散层位置的绝缘层蚀刻，使低温氮化物暴露，形成金属层区域及金属层接触窗区域；
步骤十六，依次将对应第二P型扩散层位置的低温氮化物及介质层蚀刻，使缓冲层暴露，形成金属层接触窗区域；
步骤十七，将对应第二P型扩散层位置的缓冲层蚀刻，同时，将对应相变化存储器材料位置的低温氮化物蚀刻；
步骤十八，沉积一层金属层，将对应第二P型扩散层位置的金属层接触窗区域及对应相变化存储器材料位置的金属层区域填满。
2.如权利要求1所述的相变化存储器材料转换区域制造方法，其特征在于：步骤三中，采用N阱掩模、曝光、显影工艺把N阱区域打开；用离子植入方式把N型离子植入N阱区域，执行N阱驱入形成N阱，使浅隔离槽之间的胚体柱稀释为轻掺杂P型扩散层或轻掺杂N型扩散层；N型离子为磷离子或砷离子的一种或两种，剂量为1E12-1E14cm-2，能量分别为10Kev-200Kev或200Kev-800Kev。
3.如权利要求1所述的相变化存储器材料转换区域制造方法，其特征在于：步骤四中，采用掩埋、曝光、显影工艺把第一P型扩散区域打开；用离子植入方式把P型离子植入P型扩散区域，形成第一P型扩散层；P型离子为硼离子，剂量为5E14-5E15 cm-2，能量为25Kev-150Kev。
4.如权利要求1所述的相变化存储器材料转换区域制造方法，其特征在于：步骤六中，缓冲层为氮化物，介质层为二氧化硅，氮化物的厚度为50Å-200Å，二氧化硅的厚度为200Å-1000Å。
5.如权利要求1所述的相变化存储器材料转换区域制造方法，其特征在于：步骤十三中，相变化存储器材料为一种锗锑碲硫族化物，在相变化存储器材料底部形成一层氮化钽或氮化钛的保护层。
6.如权利要求1所述的相变化存储器材料转换区域制造方法，其特征在于：步骤十四中，低温氮化物厚度为50Å-150Å，温度为350℃-400℃；绝缘层为硼磷硅玻璃或硼磷硅玻璃酸盐或低温化学气相沉积氧化硅，厚度为500Å-3000Å。
7.如权利要求1所述的相变化存储器材料转换区域制造方法，其特征在于：步骤十八中还包括在N阱一侧上层形成N型扩散层对应位置的钨插塞上形成金属层步骤。
8.相变化存储器，其特征在于：在P型半导体衬底上间隔形成浅隔离槽，浅隔离槽中填满绝缘层，使浅隔离槽之间形成胚体柱，其中之一为P结胚体柱，其余为N结胚体柱；在P型半导体衬底中心位置形成N阱，在N阱上层掩埋第一P型扩散层；在位于第一P型扩散层上层的N结胚体柱上形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成二极管第一极；在位于第一P型扩散层上层的P结胚体柱上延伸形成第二P型扩散层，第二P型扩散层上层形成钨插塞，钨插塞与第二P型扩散层连接形成二极管第二极；N阱一侧上层形成N型扩散层，N型扩散层上层形成钨插塞，钨插塞与N型扩散层连接形成N阱的接触点电极；对应第二P型扩散层位置的钨插塞上及N阱的接触点电极上形成金属层；浅隔离槽的绝缘层上依次形成缓冲层、介质层、低温氮化物及绝缘层；位于N型扩散层之上的钨插塞上形成第一凹槽及第二凹槽，第二凹槽位于第一凹槽的底部；钨插塞之上依次形成第一侧墙、第二侧墙及第三侧墙，第二侧墙位于第一侧墙上，第三侧墙位于第二侧墙上，且延伸深入第二凹槽中；第一侧墙、第二侧墙及第三侧墙围成一空腔，空腔填满相变化存储器材料；相变化存储器材料上形成金属层。
9.如权利要求8所述的相变化存储器，其特征在于：相变化存储器材料呈“喇叭口”状；在P型半导体衬底上还形成深隔离槽；深隔离槽的深度大于浅隔离槽的深度，在深隔离槽中填满绝缘层，绝缘层的高度等于深隔离槽的高度；深隔离槽位于N阱的接触点电极一侧。
10.如权利要求8所述的相变化存储器，其特征在于：在P型半导体衬底上还形成逻辑电路，逻辑电路位于深隔离槽一侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310040182.0A CN103972384B (zh) | 2013-02-01 | 2013-02-01 | 相变化存储器材料转换区域制造方法及相变化存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310040182.0A CN103972384B (zh) | 2013-02-01 | 2013-02-01 | 相变化存储器材料转换区域制造方法及相变化存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972384A CN103972384A (zh) | 2014-08-06 |
| CN103972384B true CN103972384B (zh) | 2016-12-28 |
Family
ID=51241659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310040182.0A Expired - Fee Related CN103972384B (zh) | 2013-02-01 | 2013-02-01 | 相变化存储器材料转换区域制造方法及相变化存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972384B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425528A (zh) * | 2007-10-31 | 2009-05-06 | 台湾积体电路制造股份有限公司 | 衬底中埋植二极管的相变存储器 |
| CN102237492A (zh) * | 2010-04-29 | 2011-11-09 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器单元形成方法 |
| CN102412179A (zh) * | 2010-09-21 | 2012-04-11 | 中国科学院上海微系统与信息技术研究所 | 双浅沟道隔离的外延二极管阵列的制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005001902B4 (de) * | 2005-01-14 | 2009-07-02 | Qimonda Ag | Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle |
| JP2011181612A (ja) * | 2010-02-26 | 2011-09-15 | Elpida Memory Inc | 半導体装置 |
| US20120267601A1 (en) * | 2011-04-22 | 2012-10-25 | International Business Machines Corporation | Phase change memory cells with surfactant layers |
-
2013
- 2013-02-01 CN CN201310040182.0A patent/CN103972384B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425528A (zh) * | 2007-10-31 | 2009-05-06 | 台湾积体电路制造股份有限公司 | 衬底中埋植二极管的相变存储器 |
| CN102237492A (zh) * | 2010-04-29 | 2011-11-09 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器单元形成方法 |
| CN102412179A (zh) * | 2010-09-21 | 2012-04-11 | 中国科学院上海微系统与信息技术研究所 | 双浅沟道隔离的外延二极管阵列的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972384A (zh) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10242994B2 (en) | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof | |
| EP3619744B1 (en) | Three-dimensional memory device employing direct source contact and hole current detection and method of making the same | |
| US9812463B2 (en) | Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof | |
| US9728551B1 (en) | Multi-tier replacement memory stack structure integration scheme | |
| CN104022121B (zh) | 三维半导体器件及其制造方法 | |
| US9515079B2 (en) | Three dimensional memory device with blocking dielectric having enhanced protection against fluorine attack | |
| KR100881825B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20180108671A1 (en) | Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof | |
| CN110088905A (zh) | 用于三维存储器器件中直接源极接触的灯泡形存储器堆叠结构 | |
| US20150295031A1 (en) | Vertical devices and methods of forming | |
| US11107901B2 (en) | Charge storage memory device including ferroelectric layer between control gate electrode layers and methods of making the same | |
| US7410864B2 (en) | Trench and a trench capacitor and method for forming the same | |
| CN103151458B (zh) | 一种嵌入式相变化存储器阵列及制造方法 | |
| CN103972384B (zh) | 相变化存储器材料转换区域制造方法及相变化存储器 | |
| US11877452B2 (en) | Three-dimensional memory device including laterally-undulating memory material layers and methods for forming the same | |
| US11024645B2 (en) | Three-dimensional memory device containing a silicon nitride ring in an opening in a memory film and method of making the same | |
| CN103972383B (zh) | 二极管选择元件阵列结构的相变化存储器及制造方法 | |
| WO2022203703A1 (en) | Semiconductor device containing bit lines separated by air gaps and methods for forming the same | |
| CN103972385B (zh) | 一种嵌入式相变化存储器及其制造方法 | |
| CN110061125B (zh) | 一种立体结构磁性随机存储器的制作方法 | |
| CN103972172B (zh) | 一种二极管选择元件阵列结构及制造方法 | |
| WO2019055073A1 (en) | THREE-DIMENSIONAL MEMORY DEVICE CONTAINING ANNULAR ENGRAVING STOP SPACER AND METHOD FOR MANUFACTURING THE SAME | |
| CN103151366B (zh) | 一种相变化储存器阵列及制造方法 | |
| CN102655090B (zh) | 一种竖直二极管阵列的制造方法 | |
| US20230402387A1 (en) | Three-dimensional memory device including composite backside metal fill structures and methods for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190425 Address after: Miaoli City, Miaoli County, Taiwan, China, is adjacent to No. 25 Linsen Street, No. 6 Shuiyuan Li, Miaoli City, Taiwan Patentee after: Chen Qiufeng Address before: Room 205, Unit 201, 39 Wanhai Road, No. 2, Xiamen Software Park, Fujian Province, 361000 Patentee before: Xiamen Bojiaqin Electronic Technology Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161228 Termination date: 20200201 |