CN101419905A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101419905A
CN101419905A CNA2008100018974A CN200810001897A CN101419905A CN 101419905 A CN101419905 A CN 101419905A CN A2008100018974 A CNA2008100018974 A CN A2008100018974A CN 200810001897 A CN200810001897 A CN 200810001897A CN 101419905 A CN101419905 A CN 101419905A
Authority
CN
China
Prior art keywords
polysilicon layer
layer
column
column polysilicon
implemented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100018974A
Other languages
English (en)
Other versions
CN101419905B (zh
Inventor
梁洪善
赵兴在
崔源峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101419905A publication Critical patent/CN101419905A/zh
Application granted granted Critical
Publication of CN101419905B publication Critical patent/CN101419905B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造半导体器件的方法，所述方法包括：在包括用于形成多平面沟道的图案的衬底上形成绝缘层，在所述绝缘层上形成柱状多晶硅层和填充所述图案，和实施热处理过程。

Description

制造半导体器件的方法
相关申请的交叉引用
本申请要求2007年10月24日提交的韩国专利申请10-2007-0107357的优先权，通过引用将其全部内容并入本文。
技术领域
本发明涉及制造半导体器件的方法，更具体涉及制造包括灯泡型凹陷沟道的半导体器件的方法。
背景技术
已经提出一种增加凹陷沟道长度的方法以获得相对于常规凹陷沟道而言改善的数据保持时间和电流特性。该方法包括蚀刻凹陷沟道底部以形成灯泡型凹陷沟道。包括这种灯泡型凹陷沟道的半导体器件称为灯泡型凹陷沟道阵列晶体管(bulb type recess channel array transistor，BRCAT)。
图1A和1B为说明制造包括灯泡型凹陷沟道的半导体器件的方法的横截面图。
参照图1A，在衬底11中形成灯泡型凹陷图案12。灯泡型凹陷图案12包括第一凹陷12A和第二凹陷12B。第二凹陷12B具有圆形形状并且第二凹陷12B的宽度比第一凹陷12A的宽度大。
在灯泡型凹陷图案12上形成绝缘层13。然后在绝缘层13上形成非晶硅层14并填充由灯泡型凹陷图案12所提供的间隔。虽然没有显示，但非晶硅层14掺杂有杂质。
参照图1B，对非晶硅层14实施热处理过程。因此，非晶硅层14转变为多晶硅层14A。
根据常规方法，通过以下过程形成多晶硅层14A：形成非晶硅层14，在非晶硅层14内掺杂杂质，和实施用于活化杂质的热处理过程，以将非晶硅层14转变为多晶硅层14A。该热处理过程被称为注入后退火(postimplantation anneal，PIA)过程。
然而，在形成非晶硅层14时难以避免在第二凹陷12B内产生缝15。缝15可在后续热处理过程中生长和移动。即对具有微小缝例如微空隙的非晶硅层14，缝15在非晶硅层14转变为多晶硅层14A时由于体积和压力的变化可生长并移动。
缝15可移动并在绝缘层13上产生空隙。因此，形成绝缘层13和多晶硅层14A不接触的区域。该区域由附图标记15A表示。这种区域的产生可导致减小的有效沟道表面积，引起降低的电流。而且，可导致写入恢复时间(tWR)失效。
已提出使用多步骤过程的另一种制造方法，以减少缝的生长和移动。图1C图示说明利用多步骤过程形成多晶硅层的常规方法。
根据所述多步骤过程，在衬底11′中形成灯泡型凹陷区域12′。灯泡型凹陷区域12′包括第一凹陷12A′和第二凹陷12B′。在灯泡型凹陷区域12′和衬底11′上形成绝缘层13′。形成第一非晶硅层14A′。实施第一热处理过程和清洗过程。在所得结构上形成第二非晶硅层14B。
当实施多步骤过程时，通过第一热处理过程将第一非晶硅层14A′转变为多晶硅层。因此，在第二非晶硅层14B形成之后实施的后续高温热处理过程中，第一非晶硅层14A′不可能改变。结果，在形成第二非晶硅层14B时可控制缝16的移动。
虽然多步骤过程可防止缝移动，但是该过程复杂。由此，制造时间增加，导致成本增加。因此，可能需要简化的过程。
另外，常规方法利用通过对非晶硅层实施热处理过程获得的多晶硅层作为栅电极。因此，在多晶硅层上可发生严重的侧壁损伤，或在栅极蚀刻过程中栅极的蚀刻外形会变得不规则。
发明内容
本发明的实施方案提供一种利用简单方法制造包括灯泡型凹陷沟道的半导体器件的方法，该方法可降低在用作栅电极的多晶硅层中的缝移动。
本发明的实施方案还提供一种制造具有均匀栅极蚀刻外形分布(etchprofile distribution)的半导体器件的方法。
根据本发明的一个方面，制造半导体器件的方法包括：在包括用于形成多平面(multi-plane)沟道的图案的衬底上形成绝缘层，在绝缘层上形成柱状多晶硅层并填充图案，和实施热处理过程。
根据本发明的另一个方面，制造半导体器件方法包括：在衬底的单元区中形成用于形成多平面沟道的图案，其中所述衬底包括其中将形成N-沟道金属氧化物半导体(NMOS)的单元区域以及其中将基本同时形成NMOS和P-沟道金属氧化物半导体(PMOS)的周边区域；在衬底结构上形成绝缘层；在绝缘层上形成柱状多晶硅层并填充所述图案；在将形成NMOS的柱状多晶硅层的部分中注入N-型杂质；在将形成PMOS的柱状多晶硅层的部分中注入P-型杂质；和实施热处理过程。
附图说明
图1A和1B说明制造含灯泡型凹陷沟道的半导体器件的方法的横截面图。
图1C说明利用多步骤过程形成多晶硅层的常规方法。
图2A至2D说明根据本发明的第一实施方案的制造包括灯泡型凹陷沟道的半导体器件的方法的横截面图。
图3A说明通过在非晶硅层上实施热处理过程获得的多晶硅层晶粒的视图。
图3B说明柱状多晶硅层的晶粒的视图。
图4A至4E说明根据本发明的第二实施方案的制造包括灯泡型凹陷沟道的半导体器件的方法的横截面图。
图5说明常规方法和本发明的实施方案之间的缝移动的相比较的微观视图。
图6说明常规方法和本发明的实施方案之间的栅极蚀刻外形的相比较的微观视图。
具体实施方式
本发明的实施方案涉及制造具有柱状多晶硅栅极的半导体器件的方法。
根据本发明的实施方案，在初始形成过程中形成柱状结构的多晶硅层，用作填充灯泡型凹陷区域的栅电极材料。因此，在后续的注入后退火(PIA)过程中可减少缝的移动和生长。
根据本发明的其它实施方案，由于利用单形成过程填充灯泡型凹陷区域，所以简化了过程。
根据本发明的其它实施方案，利用柱状多晶硅层减小在后续PIA过程中晶粒的尺寸变化并保持初始形成的晶体结构以保持均匀的栅极蚀刻外形分布。
根据本发明的其它实施方案，柱状多晶硅层的晶界小于通过对非晶硅层实施PIA过程生长的多晶硅层的晶界。因此，可减少多晶硅的耗尽事件(depletion event)。
在下面的实施方案中，以单一步骤实施在灯泡型凹陷区域中的多晶硅层的形成。多晶硅层初始形成为柱状结构，而不是通过形成非晶硅层和实施热处理过程来形成多晶硅层。
图2A至2D说明根据本发明的第一实施方案的制造包括灯泡型凹陷沟道的半导体器件的方法的横截面图。
参照图2A，在衬底21中形成灯泡型凹陷图案23。灯泡型凹陷图案23包括第一凹陷22A和第二凹陷22B。第二凹陷22B的宽度比第一凹陷22A大，并且具有圆形形状。
在衬底21和灯泡型凹陷区域23上形成绝缘层24。绝缘层24可包含二氧化硅(SiO2)、氧氮化硅(SiON)、氮化硅(Si3N4)、硅酸铪(Hf)、氧氮化硅铪(hafnium silicon oxynitride)，或其组合。SiON可在形成氧化硅层之后通过实施等离子体氧化过程来形成。
在衬底结构上形成多晶硅层25并填充灯泡型凹陷区域23。多晶硅层25具有柱状晶体结构。例如，在单晶片型腔室或炉内利用化学气相沉积(CVD)方法形成多晶硅层25。
多晶硅层25在约650℃至约800℃温度下形成。形成多晶硅层25包括注入硅烷(SiH4)、磷化氢(PH3)和氢(H2)。SiH4以约50sccm的流量注入，PH3以约280sccm至约600sccm的流量注入，H2以约2000sccm的流量注入。利用约10mTorr至约500mTorr的压力形成多晶硅层25。例如，使用约50mTorr的压力。
多晶硅层25的形成时间约为100秒或更少。例如，多晶硅层25的形成时间为约10秒至约100秒。
多晶硅层25形成为约
Figure A200810001897D0009093814QIETU
至约
Figure A200810001897D0009093818QIETU
的厚度。利用PH3气体作为掺杂气体允许在多晶硅层25中以约1×1020原子/cm3至约1×1021原子/cm3的浓度水平原位掺杂磷(P)。
在单一步骤中形成多晶硅层25以填充灯泡型凹陷区域23。因此，利用多晶硅层25充分填充第一凹陷22A。
可以在宽度比第一凹陷22A更大的第二凹陷22B内的多晶硅层25中形成缝26。然而，由于多晶硅层25形成为柱状结构，因此缝26不可能在后续热处理过程中生长或移动。后续热处理过程指的是用于杂质活化而实施的热处理过程。由于柱状多晶硅层25在后续热处理过程中经历较小的晶粒尺寸变化，因此获得此结果。
柱状多晶硅层25沉积作为多晶硅层，并且为结构稳定的多晶硅层，其中晶粒尺寸变化通过后续热处理过程而发生的可能性较小。另外，与非晶硅层相比，柱状多晶硅层25具有改善的台阶覆盖特性。因此，柱状多晶硅层25具有更少的产生细微缝的位点。另外，当形成多晶硅层25时产生的缝在尺寸上小于那些当形成非晶硅层时形成的缝。
参照图2B，实施热处理过程以活化在多晶硅层25中注入作为杂质的磷。热处理过程称为注入后退火(PIA)过程。在约600℃至约1000℃温度下实施PIA过程约10秒至约60秒。
在实施热处理过程之前，可在多晶硅层25中另外注入杂质如磷。使用等离子体掺杂方法而不是离子注入方法，使得可在灯泡型凹陷区域23中形成的多晶硅层25内获得均匀杂质分布。
如上所述，即使实施PIA过程，缝26在多晶硅层25中也不会生长或移动。这是因为多晶硅层25初始形成为具有柱状结构。与非晶硅层不同，柱状多晶硅层25可不经历在PIA过程中的晶粒尺寸变化。因此，保持了在初始形成过程中的多晶硅层25的晶体状态，因此，缝26可以不生长或移动。
当在PIA过程之后非晶硅层变成多晶硅层时，晶粒尺寸增加至约
Figure A200810001897D0009093848QIETU
的水平。然而，即使在实施PIA过程之后，柱状多晶硅层也具有约至约的晶粒尺寸。柱状多晶硅层的晶粒尺寸远远小于非晶硅层的晶粒尺寸。在实施PIA过程之后，进一步使柱状多晶硅层的晶界的数目增加至多于非晶硅层的晶界的数目。
由于在柱状多晶硅层中几乎没有晶粒尺寸变化，因此使用柱状多晶硅层可获得晶界数目的增加，这加速了杂质扩散。因此，可获得在绝缘层和多晶硅层之间的界面上减少多晶硅耗尽事件的额外的益处。因此可增加半导体器件的有效电流(activation current)。
另一方面，当对非晶硅层实施PIA过程时，晶粒尺寸通常增加或晶界通常减小。这些事件导致其中扩散到多晶硅层和绝缘层之间界面上的杂质减少的多晶硅耗尽事件。
参照图2C，在图案化的多晶硅层25A上形成基于金属的电极层27和硬掩模28。更具体地，在多晶硅层25上形成基于金属的层。例如，基于金属的层包括氮化钨层和钨层。氮化钨层用作扩散阻挡层。
在基于金属的层上形成硬掩模层。硬掩模层包括基于氮化物的层。例如，硬掩模层包括氮化硅层。
实施第一栅极蚀刻。第一栅极蚀刻包括蚀刻硬掩模层和基于金属的层以及蚀刻多晶硅层25的一部分。因此，形成硬掩模28、基于金属的电极层27和图案化的多晶硅层25A。
参照图2D，在所得结构上形成覆盖层和实施回蚀刻过程。蚀刻图案化的多晶硅层25A以形成栅极堆叠结构。附图标记25B表示残余的多晶硅层。
覆盖层的一部分保留在残余的多晶硅层25B的上部上和基于金属的电极层27和硬掩模28的侧壁上。附图标记29表示残余的覆盖层。
实施选择性氧化过程作为后续过程以形成基于氧化物的层30。在氢气环境中实施选择性氧化过程。因此，选择性地氧化残余的多晶硅层25B的暴露的侧壁，并且通过残余的覆盖层29保护基于金属的电极层27的侧壁以免氧化。
实施选择性氧化过程以在栅极堆叠结构的底部拐角处形成包括“鸟嘴”(bird’s beak)的基于氧化物的层30。该鸟嘴降低在栅极堆叠结构的拐角处的电场浓度。
图3A图示说明通过对非晶硅层实施热处理过程获得的多晶硅层晶粒的图示。图3B图示说明柱状多晶硅层的晶粒的图示。柱状多晶硅层指的是在约650℃至约800℃温度下形成的多晶硅层。
非晶硅层缺少硅原子排列的规则性并具有不存在晶粒和晶界的结构。单晶硅层是由具有规则原子排列的一种晶粒所组成硅层。多晶硅表示由多种晶粒所组成的硅层。
根据晶粒的形状，多晶硅的晶体结构可获得柱状结构。柱状结构可在约650℃至约800℃的温度下获得。
图4A至4E图示说明根据本发明的第二实施方案的制造包括灯泡型凹陷沟道的半导体器件的方法的横截面图。
参照图4A，衬底41限定为单元区域和周边区域。单元区域是其中将形成N-沟道金属氧化物半导体(NMOS)的区域，和周边区域是其中将基本同时形成NMOS和P-沟道金属氧化物半导体(PMOS)区域。
在衬底41的单元区域中形成灯泡型凹陷区域42。灯泡型凹陷图案42包括第一凹陷42A和第二凹陷42B。第二凹陷42B具有比第一凹陷42A更大的宽度并且具有圆形形状。
单元区域可以是其中将形成具有灯泡型凹陷沟道的NMOS的区域。周边区域可以是其中将形成具有平面沟道的NMOS和PMOS的区域。
在衬底41和灯泡型凹陷区域42上形成绝缘层43。例如，绝缘层43包括二氧化硅(SiO2)层。绝缘层43可具有双栅极氧化物结构。双栅极氧化物结构是指在单元区域和周边区域的不同厚度。
在单元区域中的绝缘层43的厚度可小于在周边区域中的绝缘层43的厚度。例如，在单元区域的绝缘层43形成为约
Figure A200810001897D0011093954QIETU
至约
Figure A200810001897D0011093958QIETU
的厚度，在周边区域形成为约
Figure A200810001897D0011094006QIETU
至约
Figure A200810001897D0011094011QIETU
的厚度。
实施等离子体氮化过程以使绝缘层43氮化。例如，如果绝缘层43包含氧化硅层，氧化硅层通过等离子体氮化过程转变为氧氮化硅层。
在绝缘层43上形成多晶硅层44并填充灯泡型凹陷区42。多晶硅层44具有柱状晶体结构。
例如，形成多晶硅层44包括在单晶片型腔室或炉内形成以柱状结构结晶的多晶硅层。多晶硅层44在约650℃至约800℃的温度下形成。
形成多晶硅层44包括使用硅烷(SiH4)作为源气体和可包括选择性地加入氢(H2)。SiH4以约50sccm的流量流动和H2以约2000sccm的流量流动。
在约10mTorr至约500mTorr的压力下形成多晶硅层44。例如，在约50mTorr的压力下形成多晶硅层44。多晶硅层44在形成时间为约100秒或更少时形成约至约
Figure A200810001897D0012094051QIETU
的厚度。例如，多晶硅层44的形成时间为约10秒至约100秒。
磷化氢(PH3)气体可作为杂质掺杂气体另外加入。PH3气体以约280sccm至约600sccm的流量流动。利用PH3气体允许在多晶硅层44中以约1×1020原子/cm3至约1×1021原子/cm3的浓度水平原位掺杂磷(P)。
在单一步骤中形成多晶硅层44以填充灯泡型凹陷42。因此，利用多晶硅层44充分地填充第一凹陷42A。
细微尺寸的缝45可在宽度大于第一凹陷42A的第二凹陷42B中的第一多晶硅层44中形成。当形成柱状多晶硅层44时产生的缝例如缝45远远小于当形成非晶硅层时产生的缝。与非晶硅层相比，具有柱状结构的多晶硅层44具有改善的台阶覆盖特性，并因此具有更少的产生细微缝例如缝45的位点。
因为多晶硅层44形成为具有柱状结构，所以在多晶硅层44中的缝45在后续热处理过程中不可能移动，这在下文将详细描述。后续热处理过程指的是实施用于杂质活化的热处理过程。
因为柱状多晶硅层44在后续热处理过程中经历更小的尺寸变化，因此获得此结果。柱状多晶硅层44被沉积作为多晶硅层，并且为结构稳定的多晶硅层，其中晶粒尺寸变化通过后续热处理过程而发生的可能性较小。
参照图4B，对多晶硅层44实施杂质离子注入过程用于形成N-型杂质掺杂多晶硅(NPG)和P-型杂质掺杂多晶硅(PPG)。可利用光刻胶层作为离子注入掩模实施每一个离子注入过程，其中利用光掩模过程形成光刻胶层。实施用于形成NPG和PPG的过程以形成双多晶硅栅极结构。
例如，注入N-型杂质以形成NPG，所述N-型杂质可以包括磷(P)，注入P-型杂质以形成PPG，所述P-型杂质可以包括硼(B)。在掺杂有磷的多晶硅层44中注入硼导致多晶硅层44转变为通过反掺杂而掺杂有硼的P-型多晶硅层。
因此，由于杂质离子注入过程，用于形成NMOS栅电极的多晶硅层44的一部分变成N-型(N+)多晶硅层44A和用于形成PMOS栅电极的多晶硅层44的一部分变成P-型(P+)多晶硅层44B。
参照图4C，在实施杂质离子注入过程之后，实施注入后退火(PIA)过程用于杂质活化。例如，在约600℃至约1000℃温度下实施PIA过程约10秒至约60秒。
当实施PIA过程时，在N-型多晶硅层44A和P-型多晶硅层44B中形成的缝45不会生长或移动。由于N-型多晶硅层44A和P-型多晶硅层44B初始形成为柱状结构，因此获得此结果。
与非晶硅层不同，即使在PIA过程中，在柱状多晶硅层中发生晶粒尺寸变化的可能性较小。因此，保持初始的晶体状态并且缝不会生长或移动。
PIA过程之后，当非晶硅层转变为多晶硅层时，晶粒尺寸增加至约的水平。然而，柱状多晶硅层即使在实施PIA过程之后也具有约
Figure A200810001897D0013094149QIETU
至约的晶粒尺寸。
柱状多晶硅的晶粒尺寸远远小于非晶硅层的晶粒尺寸。实施PIA过程之后，柱状多晶硅的晶界进一步增加，超出非晶硅层的晶界。
由于在柱状多晶硅层中几乎没有晶粒尺寸变化，因此使用柱状多晶硅层可获得增加的晶界，这加速杂质扩散。因此，可获得在绝缘层和多晶硅层之间的界面上减少多晶硅耗尽事件的额外的益处。因此可增加半导体器件的有效电流。由于此特性，当省略用于形成NPG的过程时，可降低将另外注入的PPG杂质剂量的量。
当对非晶硅层实施PIA过程时，晶粒尺寸通常增加或晶界通常减少，导致扩散到多晶硅层和绝缘层之间界面上的杂质减少的多晶硅耗尽事件。
参照图4D，在图案化的N-型多晶硅层44A′和图案化的P-型多晶硅层44B′上形成基于金属的电极层46和硬掩模47。更具体地，在N-型多晶硅层44A和P-型多晶硅层44B上形成基于金属的层。基于金属的层可包括氮化钨层和钨层。氮化钨层用作扩散阻挡层。
在基于金属的层上形成硬掩模层。该硬掩模层包括基于氮化物的层。例如，硬掩模层可包括氮化硅层。
实施第一栅极蚀刻。第一栅极蚀刻包括蚀刻硬掩模层和基于金属的层以及蚀刻N-型多晶硅层44A和P-型多晶硅层44B的一部分。因此，形成硬掩模47、基于金属的电极层46、图案化的N-型多晶硅层44A′和图案化的P-型多晶硅层44B′。
参照图4E，在所得结构上形成覆盖层并实施回蚀刻过程。蚀刻图案化的N-型多晶硅层44A′和图案化的P-型多晶硅层44B′以形成栅极堆叠结构。附图标记44A＂和44B＂表示残余的N-型多晶硅层44A＂和残余的P-型多晶硅层44B＂。
覆盖层的一部分保留在残余的N-型多晶硅层44A＂和残余的P-型多晶硅层44B＂的上部上和基与金属的电极层46和硬掩模47的侧壁上。附图标记48表示残余的覆盖层。
实施选择性氧化过程作为后续过程以形成基于氧化物的层49。在氢气环境中实施所述选择性氧化过程。因此，选择性地氧化残余的N-型多晶硅层44A＂和残余的P-型多晶硅层44B＂的暴露的侧壁和衬底41的表面。通过残余的覆盖层48保护基于金属的电极层46的侧壁以免氧化。
实施选择性氧化过程以在栅极堆叠结构的底部拐角处形成鸟嘴。该鸟嘴降低了在栅极堆叠结构拐角处的电场浓度。
图5说明常规方法和本发明的实施方案之间的缝移动相比较的微观视图。附图标记′A′表示缝。根据常规方法的缝向着绝缘层移动，而根据本发明的实施方案的缝通常不移动而且在尺寸上小于那些根据常规方法的缝。
图6说明常规方法和本发明的实施方案之间的栅极蚀刻外形相比较的微观视图。由附图标记′P2′表示的根据常规方法的栅极的蚀刻外形形成不均匀，而由附图标记′P1′表示的根据本发明实施方案的栅极的蚀刻外形在整个晶片上均匀地形成。
根据本发明的实施方案的栅极蚀刻外形垂直形成，而根据常规方法的栅极的侧壁严重受损。由于使用具有柱状结构的多晶硅层，可获得根据本发明实施方案的栅极的均匀蚀刻外形。
虽然上述实施方案描述作为灯泡型凹陷区域的沟道，但是当制造包括多平面沟道例如凹陷沟道、鞍型沟道、鳍状沟道和鞍鳍状(saddle fintype)沟道的半导体器件时，柱状多晶硅层可用作栅电极。
虽然本发明关于具体实施方案进行了描述，但是对本领域技术人员而言显而易见的是，可作出各种变化和修改而不脱离由所附权利要求所限定的本发明的精神和范围。

Claims (22)

1.一种制造半导体器件的方法，所述方法包括：
在包括用于形成多平面沟道的图案的衬底上形成绝缘层；
在所述绝缘层上形成柱状多晶硅层，其中所述柱状多晶硅层填充所述图案；和
实施热处理过程。
2.根据权利要求1所述的方法，其中所述柱状多晶硅层在约650℃至约800℃温度下形成。
3.根据权利要求1所述的方法，其中所述柱状多晶硅层利用化学气相沉积方法形成。
4.根据权利要求3所述的方法，其中所述化学气相沉积方法在单晶片型腔室或炉内实施。
5.根据权利要求1所述的方法，其中形成所述柱状多晶硅层包括实施单一步骤形成过程。
6.根据权利要求1所述的方法，其中所述柱状多晶硅层注入有杂质。
7.根据权利要求6所述的方法，其中所述杂质包括磷(P)和硼(B)中的一种。
8.根据权利要求1所述的方法，其中所述图案包括灯泡型凹陷区。
9.根据权利要求1所述的方法，其中所述衬底包括单元区域和周边区域，并且其中所述图案形成在所述单元区域中。
10.根据权利要求1所述的方法，其中所述衬底包括其中将形成N-沟道金属氧化物半导体(NMOS)的NMOS区和其中将形成P-沟道金属氧化物半导体(PMOS)的PMOS区，并且其中所述图案形成在所述NMOS区中。
11.根据权利要求1所述的方法，在实施所述热处理过程之后，还包括：
在所述柱状多晶硅层上形成基于金属的电极和硬掩模层；
对所述衬底结构实施第一蚀刻，以便蚀刻所述硬掩模层直至所述柱状多晶硅层的一部分，由此形成第一所得结构；
在所述第一所得结构上形成覆盖层；
对所述覆盖层实施回蚀刻过程；
对残余的柱状多晶硅层实施第二蚀刻；和
对残留的柱状多晶硅层实施选择性氧化。
12.根据权利要求1所述的方法，其中实施所述热处理过程包括在约600℃至约1000℃的温度下实施快速热处理过程。
13.一种制造半导体器件的方法，所述方法包括：
在衬底的单元区域中形成用于形成多平面沟道的图案，其中所述衬底包括其中将形成N-沟道金属氧化物半导体(NMOS)的所述单元区域和其中将基本同时形成NMOS和P-沟道金属氧化物半导体(PMOS)的周边区域；
在所述衬底结构上形成绝缘层；
在所述绝缘层上形成柱状多晶硅层，其中所述柱状多晶硅层填充所述图案；
在将形成NMOS的柱状多晶硅层的部分中注入N-型杂质；
在将形成PMOS的柱状多晶硅层的部分中注入P-型杂质；和
实施热处理过程。
14.根据权利要求13所述的方法，其中所述柱状多晶硅层在约650℃至约800℃温度下形成。
15.根据权利要求13所述的方法，其中所述柱状多晶硅层利用化学气相沉积方法形成。
16.根据权利要求15所述的方法，其中所述化学气相沉积方法在单晶片型腔室或炉内实施。
17.根据权利要求13所述的方法，其中形成所述柱状多晶硅层包括实施单一步骤形成过程。
18.根据权利要求17所述的方法，其中形成所述柱状多晶硅层包括原位注入杂质。
19.根据权利要求18所述的方法，其中所述杂质包括磷(P)。
20.根据权利要求13所述的方法，其中所述图案包括灯泡型凹陷区。
21.根据权利要求13所述的方法，其中实施所述热处理过程包括在约600℃至约1000℃的温度下实施快速热处理过程。
22.根据权利要求13所述的方法，在实施所述热处理过程后，还包括：
在所述柱状多晶硅层上形成基于金属的电极和硬掩模层；
对所述衬底结构实施第一蚀刻，以便蚀刻所述硬掩模层直至所述柱状多晶硅层的一部分，由此形成第一所得结构；
在所述第一所得结构上形成覆盖层；
对所述覆盖层实施回蚀刻过程；
对残余的柱状多晶硅层实施第二蚀刻；和
对残留的柱状多晶硅层实施选择性氧化。
CN2008100018974A 2007-10-24 2008-01-17 制造半导体器件的方法 Expired - Fee Related CN101419905B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0107357 2007-10-24
KR1020070107357 2007-10-24
KR1020070107357A KR100942961B1 (ko) 2007-10-24 2007-10-24 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법

Publications (2)

Publication Number Publication Date
CN101419905A true CN101419905A (zh) 2009-04-29
CN101419905B CN101419905B (zh) 2012-08-29

Family

ID=40583372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100018974A Expired - Fee Related CN101419905B (zh) 2007-10-24 2008-01-17 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US7816209B2 (zh)
KR (1) KR100942961B1 (zh)
CN (1) CN101419905B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915659B2 (en) * 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
KR20100051137A (ko) * 2008-11-07 2010-05-17 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR101061321B1 (ko) * 2009-03-02 2011-08-31 주식회사 하이닉스반도체 융기된 랜딩 플러그 콘택을 갖는 새들 핀 트랜지스터 및 그형성 방법
US9196547B2 (en) 2009-04-03 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Dual shallow trench isolation and related applications
KR101868630B1 (ko) * 2011-02-14 2018-06-18 에스케이하이닉스 주식회사 원주 구조의 나노 입자를 갖는 반도체 소자의 게이트 및 그 제조방법
JPWO2014002353A1 (ja) * 2012-06-27 2016-05-30 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
US9704751B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
US9704752B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
KR20220114345A (ko) 2021-02-08 2022-08-17 주식회사 티제이 아이씨카드 소켓의 이물질 제거장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192249A1 (en) * 2004-09-20 2006-08-31 Samsung Electronics Co., Ltd. Field effect transistors with vertically oriented gate electrodes and methods for fabricating the same
KR20050067730A (ko) * 2003-12-29 2005-07-05 동부아남반도체 주식회사 듀얼 게이트 전극의 제조 방법
US7230312B2 (en) * 2003-12-31 2007-06-12 Micron Technology, Inc. Transistor having vertical junction edge and method of manufacturing the same
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
KR100562657B1 (ko) * 2004-12-29 2006-03-20 주식회사 하이닉스반도체 리세스게이트 및 그를 구비한 반도체장치의 제조 방법
US7501673B2 (en) * 2005-04-04 2009-03-10 Samsung Electronics Co., Ltd. Semiconductor device multilayer structure, fabrication method for the same, semiconductor device having the same, and semiconductor device fabrication method
KR20070017787A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 리세스드 채널 어레이 트랜지스터 및 그 제조 방법
KR100711520B1 (ko) * 2005-09-12 2007-04-27 삼성전자주식회사 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법.
KR100642650B1 (ko) * 2005-09-22 2006-11-10 삼성전자주식회사 측방확장 활성영역을 갖는 반도체소자 및 그 제조방법
KR100689840B1 (ko) * 2005-10-04 2007-03-08 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체소자 및 그의 제조방법
KR100769521B1 (ko) * 2005-11-30 2007-11-06 주식회사 유진테크 다결정 폴리실리콘 박막 제조방법
US7977736B2 (en) * 2006-02-23 2011-07-12 Samsung Electronics Co., Ltd. Vertical channel transistors and memory devices including vertical channel transistors

Also Published As

Publication number Publication date
KR100942961B1 (ko) 2010-02-17
US7816209B2 (en) 2010-10-19
CN101419905B (zh) 2012-08-29
US20090111254A1 (en) 2009-04-30
KR20090041708A (ko) 2009-04-29

Similar Documents

Publication Publication Date Title
CN101419905B (zh) 制造半导体器件的方法
CN105374688B (zh) 嵌入式晶体管
KR100301246B1 (ko) 반도체 소자의 제조 방법
TWI270170B (en) Method of forming a semiconductor device in a semiconductor layer and structure thereof
KR100689840B1 (ko) 리세스된 게이트 전극을 갖는 반도체소자 및 그의 제조방법
US7935591B2 (en) Method for fabricating PMOS transistor and method for forming dual gate using the same
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN110034067A (zh) 半导体器件及其形成方法
CN114899149B (zh) 一种半导体器件的制造方法及半导体结构
KR100637101B1 (ko) 에피택셜 스택과 금속층의 이중 구조로 된 콘택플러그를구비하는 반도체소자 및 그의 제조 방법
JP2004289152A (ja) 炭素含有領域を有するウエハの炭素外方拡散を防止するための半導体デバイスの製造方法
JP3657915B2 (ja) 半導体装置および半導体装置の製造方法
CN100570884C (zh) 半导体结构及其制造方法
CN109119473A (zh) 一种晶体管及其制作方法
CN102097376B (zh) 半导体器件的制作方法
KR20090111481A (ko) 주상폴리실리콘막을 이용한 폴리실리콘게이트 제조 방법 및그를 이용한 반도체장치 제조 방법
JP3664793B2 (ja) トランジスタの製造方法
KR20100038631A (ko) 반도체 장치 제조 방법
KR100586554B1 (ko) 반도체 소자의 게이트 전극 제조 방법
KR100798790B1 (ko) 반도체 소자 제조 방법
KR100466193B1 (ko) 반도체 메모리 소자의 제조 방법
KR20010064119A (ko) 선택적 에피택셜 성장법을 적용한 반도체소자 제조방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100417460B1 (ko) 반도체 소자의 제조 방법
KR100691937B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120829

Termination date: 20140117