KR100586554B1 - 반도체 소자의 게이트 전극 제조 방법 - Google Patents
반도체 소자의 게이트 전극 제조 방법 Download PDFInfo
- Publication number
- KR100586554B1 KR100586554B1 KR1020050001696A KR20050001696A KR100586554B1 KR 100586554 B1 KR100586554 B1 KR 100586554B1 KR 1020050001696 A KR1020050001696 A KR 1020050001696A KR 20050001696 A KR20050001696 A KR 20050001696A KR 100586554 B1 KR100586554 B1 KR 100586554B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- polysilicon
- film
- insulating film
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000002019 doping agent Substances 0.000 claims abstract description 20
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 238000011066 ex-situ storage Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052796 boron Inorganic materials 0.000 abstract description 23
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 125000004432 carbon atom Chemical group C* 0.000 abstract description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000005137 deposition process Methods 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 게이트 전극 제조 방법에 관한 것으로서, 특히 반도체 기판에 소자 분리막을 형성하는 단계와, 반도체 기판 상부에 게이트 절연막을 형성하는 단계와, 게이트 절연막 상부에 폴리 실리콘 소오스 가스 및 탄소 함유 가스를 플로우시켜 PMOS 게이트 전극의 폴리 실리콘막을 형성하는 단계와, 폴리 실리콘막에 p형 도펀트를 이온 주입하는 단계를 포함하여 이루어진다. 그러므로 본 발명은 PMOS 게이트 전극의 폴리 실리콘막 증착 공정시 실리콘 소오스 가스와 함께 보론의 확산을 줄일 수 있는 탄소 원자를 포함한 가스를 플로우시킴으로써 후속 열 공정에 의해 폴리 실리콘막의 보론이 게이트 절연막 또는 기판으로 확산되어 침투되는 것을 방지할 수 있다.
PMOS 게이트전극, 탄소, 보론
Description
도 1은 종래 기술에 의한 반도체 소자의 게이트 전극 제조 방법을 설명하기 위한 수직 단면도이다.
도 2a 내지 도 2e는 종래 기술에 의한 반도체 소자의 게이트 전극 제조 공정을 나타낸 공정 순서도이다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 게이트 전극 제조 공정을 나타낸 공정 순서도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 p형 도프트 게이트 전극의 제조 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 p형 도프트 게이트 전극의 제조 방법을 설명하기 위한 도면이다.
도 6은 본 발명에 따른 p형 도프트 게이트 전극의 원자 구조를 간략하게 나타낸 도면이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 102 : 소자 분리막
104 : 게이트 절연막 106 : p형 도프트 게이트 전극
108 : 실리콘 원자 110 : 탄소 원자
112 : p형 도펀트 원자
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 p형 도프트 폴리 실리콘으로 이루어진 게이트 전극 제조 공정시 트랜지스터의 특성을 열화시키는 보론 침투를 방지할 수 있는 반도체 소자의 게이트 전극 제조 방법에 관한 것이다.
일반적으로 CMOS 트랜지스터에서 n형 도트프 폴리 실리콘의 게이트 전극을 사용하는 PMOS 트랜지스터는 실리콘기판 표면 하부에 매립 채널이 형성되는데, 이러한 상황에서 실리콘기판 표면에 채널이 형성되는 NMOS 트랜지스터와 PMOS 트랜지스터 간에 문턱전압 차이가 나게 되어 반도체 소자의 설계나 제작에 여러 가지 제한 요인이 작용한다. 이에 따라 NMOS 게이트 전극의 폴리 실리콘에는 n형 도펀트를 적용하고 PMOS 게이트 전극의 폴리 실리콘에는 p형 도펀트를 적용하는데, 이러한 구조를 듀얼 게이트라고 일컫는다.
CMOS 트랜지스터의 듀얼 게이트에서 PMOS와 NMOS의 각 게이트 전극용 폴리 실리콘막은 동시에 증착되고 패터닝되기 때문에 먼저 언도프트 폴리 실리콘을 증착하고 NMOS와 PMOS의 각 게이트 영역에 각각 n형 도펀트로서, 인(P)를 이온 주입하 고 p형 도펀트로서, 보론(B)을 이온 주입한다. 그리고 열처리를 진행하여 폴리 실리콘막내의 도펀트를 활성화시킨 후에 도프트 폴리 실리콘을 식각공정을 통해 식각하여 NMOS의 게이트 전극 및 PMOS의 게이트 전극을 각각 형성한다.
그런데, PMOS 게이트 전극의 폴리 실리콘막내에 p형 도펀트로서, 보론을 주입할 경우 열 공정에 의해 폴리 실리콘막내 보론이 게이트 절연막 또는 기판으로 확산되어 트랜지스터의 특성을 열화시키게 된다. 더욱이 n형 도프트 폴리 실리콘막 및 p형 도프트 폴리 실리콘막을 모두 사용하는 듀얼 게이트의 경우 p형 도프트 폴리 실리콘막의 보론이 하부의 게이트 절연막과 기판쪽으로 침투하는 것을 방지하기 위하여 게이트 절연막과 게이트 전극 사이, 또는 게이트 절연막과 기판 사이에 실리콘 질화막과 같은 블록킹 절연막을 삽입하고 있다.
이하, 도 1과 도 2a 내지 도 2e를 참조하여 종래 기술에 의한 p형 도프트 폴리 실리콘막의 게이트 전극 제조 공정에 대해 설명한다.
도 1은 종래 기술에 의한 반도체 소자의 게이트 전극 제조 방법을 설명하기 위한 수직 단면도이고, 도 2a 내지 도 2e는 종래 기술에 의한 반도체 소자의 게이트 전극 제조 공정을 나타낸 공정 순서도이다.
우선, 도 2a에 도시된 바와 같이, 반도체 기판(10)으로서 p형 실리콘 기판에 반도체 소자의 활성 영역과 비활성 영역을 정의하는 소자 분리막(12)을 형성한다.
그리고, 소자분리막(12)이 형성된 기판 전면에 30∼50Å 정도의 게이트 절연막(14b)을 형성하되, 이 게이트 절연막(14b)은 약 800℃의 습식 산화 공정으로 형성한다.
도 2b에 도시된 바와 같이, NO 또는 N2O 가스를 이용하여 반도체 기판(10)과 게이트 절연막(14b) 사이에 실리콘 질화막을 증착함으로써 제 1블록킹 절연막(14a)을 형성한다.
그 다음, 도 2c에 도시된 바와 같이, 게이트 절연막(14b) 상부에 급속 질화처리(RPN : Rapid Process Nitride)를 거쳐 실리콘 질화막을 증착함으로써 제 2블록킹 절연막(14c)을 형성한다.
계속해서, 도 2d에 도시된 바와 같이, 제 2블록킹 절연막(14c) 상부에 비정질 실리콘막을 증착하고 p형 도펀트로서 BF2를 이온 주입하거나, p형 도프트 폴리 실리콘막을 증착하여 게이트 전극의 도전층(16)을 형성한다.
그리고 나서, 도 2e에 도시된 바와 같이, 게이트 전극의 도전층(16)을 패터닝하여 PMOS 게이트 전극을 형성한다.
그러므로 종래 기술에 의한 반도체 소자의 PMOS 게이트 전극은 게이트 절연막(14b) 상부 또는 하부에 실리콘 질화막으로 이루어진 블록킹 절연막이 형성되어 있기 때문에 이후 열 공정시 게이트 전극 내 보론이 하부의 게이트 절연막 또는 기판쪽으로 침투되는 것을 방지한다.
하지만 종래의 게이트 전극 제조 방법은 PMOS 게이트 전극의 보론 침투를 막기 위해 게이트 절연막 상/하부에 블록킹 절연막을 추가로 형성해야하기 때문에 제조 공정이 복잡해지는 단점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 PMOS 게이트 전극의 막내에 보론 확산을 줄일 수 있는 탄소 원자를 포함한 가스를 플로우시킴으로써 게이트 절연막 또는 기판으로의 보론 침투를 방지하면서 제조 공정을 단순화한 반도체 소자의 게이트 전극 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판에 소자 분리막을 형성하는 단계와, 반도체 기판 상부에 게이트 절연막을 형성하는 단계와, 게이트 절연막 상부에 폴리 실리콘 소오스 가스 및 탄소 함유 가스를 플로우시켜 PMOS 게이트 전극의 폴리 실리콘막을 형성하는 단계와, 폴리 실리콘막에 p형 도펀트를 이온 주입하는 단계를 포함하는 반도체 소자의 PMOS 게이트 전극 제조 방법을 제공한다.
상기 목적을 달성하기 위하여 본 발명의 다른 방법은 반도체 기판에 소자 분리막을 형성하는 단계와, 반도체 기판 상부에 게이트 절연막을 형성하는 단계와, 게이트 절연막 상부에 폴리 실리콘 소오스 가스 및 탄소 함유 가스를 플로우시키면서 동시에 p형 도펀트를 주입하여 켜 PMOS 게이트 전극의 폴리 실리콘막을 형성하는 단계를 포함하는 반도체 소자의 PMOS 게이트 전극 제조 방법을 제공한다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 게이트 전극 제조 공정을 나타낸 공정 순서도이다. 이들 도면을 참조하여 본 발명에 따른 p형 도프트 폴리 실리콘막의 게이트 전극 제조 공정에 대해 설명한다.
우선, 도 3a에 도시된 바와 같이, 반도체 기판(100)으로서 p형 실리콘 기판에 반도체 소자의 활성 영역과 비활성 영역을 정의하는 소자 분리막(102)을 형성한다. 그리고, 소자분리막(102)이 형성된 기판 전면에 30∼50Å 정도의 게이트 절연막(104)을 형성하되, 이 게이트 절연막(104)은 예를 들어 약 800℃의 습식 산화 공정으로 형성한다.
도 3b에 도시된 바와 같이, 게이트 절연막(104) 상부에 화학적기상증착(CVD : Chemical Vapor Depostion) 장비에서 실리콘(Si)(108) 함유 가스 및 탄소(C)(110) 함유 가스를 플로우시켜 PMOS 게이트 전극의 폴리 실리콘막(106)을 700∼1000Å 두께로 증착한다. 이때 폴리 실리콘 소오스 가스는 SiH4이고 탄소 함유 가스는 CH3 가스이다. 또한, 상기 폴리실리콘막은 400~650℃에서 상압 이하의 압력 조건에서 형성하는 것이 바람직하다.
계속해서 폴리 실리콘막(106)에 p형 도펀트로서, 보론의 소오스 가스 BF2를 이온 주입하여 게이트 전극의 도전층을 형성한다. 이때, BF2의 이온 주입 공정은 예를 들어, 에너지 세기를 4∼6KeV, 도우즈량을 1.0∼6.0E15/㎠으로 한다. 이때, 상기 p형 도펀트 주입은 in-situ 또는 ex-situ 어느 것으로 진행하여도 상관 없다.
그리고나서 도 3c에 도시된 바와 같이, p형 도펀트가 주입된 게이트 전극의 도전층인 폴리 실리콘막(106)을 패터닝하여 PMOS 게이트 전극을 형성한다.
그러므로 본 발명에 따른 반도체 소자의 p형 도프트 게이트 전극 제조 방법은 폴리 실리콘 증착시 탄소(C) 원자를 함유한 CH3 가스를 폴리 실리콘 소오스 가스인 SiH4와 함께 플로우시켜 폴리 실리콘막내 실리콘 원자 결합 안에 탄소(C) 원자들이 인터스티셜(interstitial) 사이트에 존재하게 함으로써 후속 열공정에 의해 폴리 실리콘막내 보론(B)이 주변 탄소 원자에 의해 원활하게 확산되지 않는다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 p형 도프트 게이트 전극의 제조 방법을 설명하기 위한 도면이다. 이들 도면을 참조하면, 본 발명의 일 실시예에 따른 게이트 전극 제조 방법은 다음과 같다.
우선, 도 4a에 도시된 바와 같이, PMOS 게이트 전극의 p형 도프트 폴리 실리콘막을 형성할 때 폴리 실리콘 증착 소오스 가스인 SiH4와 함께 CH3 가스를 함께 플로우시켜 실리콘(Si)(108) 격자 안의 인터스티셜 자리에 탄소(C)(110)를 위치시켜서 폴리 실리콘막을 증착한다.
그리고 도 4b에 도시된 바와 같이, 폴리 실리콘막(106)에 p형 도펀트로서 보론(BF2)(112)을 이온 주입 또는 열 확산 방법 등으로 주입시켜서 p형 도프트 폴리 실리콘막(106)을 형성한다.
도 5는 본 발명의 다른 실시예에 따른 p형 도프트 게이트 전극의 제조 방법을 설명하기 위한 도면이다. 이들 도면을 참조하면, 본 발명의 다른 실시예에 따 른 게이트 전극 제조 방법은 다음과 같다.
우선, 도 5에 도시된 바와 같이, PMOS 게이트 전극의 p형 도프트 폴리 실리콘막을 형성할 때 폴리 실리콘 증착 소오스 가스인 SiH4와 함께 CH3 가스를 함께 플로우시키고 p형 도펀트로서 보론(BF2)(112) 가스를 플로우시켜 p형 도프트 폴리 실리콘막을 형성한다. 이에 따라 폴리 실리콘막내 실리콘(Si)(108) 격자 안의 인터스티셜 자리에 탄소(C)(110) 또는 붕소(B) 원자가 위치하게 된다.
도 6은 본 발명에 따른 p형 도프트 게이트 전극의 원자 구조를 간략하게 나타낸 도면이다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예 또는 다른 실시예와 같이 제조된 PMOS 게이트 전극의 p형 도프트 폴리 실리콘막은 실리콘(Si)(108) 격자 안의 인터스티셜 자리에 탄소(C)(110) 및 붕소(B)(112) 원자가 존재하게 되므로 후속 열 공정에 의해 붕소 원자가 확산되더라도 실리콘 격자 안의 인터스티셜 자리를 차지고 있는 주변 탄소 원자에 의해 확산이 원활하게 진행되지 않게 된다.
이에 따라 본 발명은 PMOS 게이트 전극의 폴리 실리콘 자체 내부에 존재하는 보론의 확산을 크게 줄여 게이트 절연막 또는 기판으로 침투되는 보론으로 인해 야기되는 소자 특성의 열화를 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 상술한 바와 같이, 본 발명은 PMOS 게이트 전극의 폴리 실리콘막 증착 공정시 실리콘 소오스 가스와 함께 보론의 확산을 줄일 수 있는 탄소 원자를 포함한 가스를 플로우시킴으로써 후속 열 공정에 의해 폴리 실리콘막의 보론이 게이트 절연막 또는 기판으로 확산되어 침투되는 것을 방지할 수 있다.
게다가 본 발명은 종래와 같이 게이트 절연막 상, 하부에 보론의 침투를 방지하기 위한 블록킹 절연막 제조 공정을 생략하기 때문에 PMOS 게이트 전극, 이를 포함한 CMOS 트랜지스터, 또는 반도체 소자의 제조 공정을 단순화할 수 있다.
Claims (8)
- 반도체 소자의 PMOS 게이트 전극 제조 방법에 있어서,반도체 기판에 소자 분리막을 형성하는 단계와,상기 반도체 기판 상부에 게이트 절연막을 형성하는 단계와,상기 게이트 절연막 상부에 폴리 실리콘 소오스 가스 및 탄소 함유 가스를 플로우시켜 PMOS 게이트 전극의 폴리 실리콘막을 형성하는 단계 및상기 폴리 실리콘막에 p형 도펀트를 이온 주입하는 단계를 포함하는 반도체 소자의 게이트 전극 제조 방법.
- 제 1항에 있어서,상기 폴리 실리콘 소오스 가스는 SiH4이고 상기 탄소 함유 가스는 CH3 가스인 반도체 소자의 게이트 전극 제조 방법.
- 제 1항에 있어서,상기 폴리실리콘막은 400~650℃에서 상압 이하의 압력 조건에서 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조 방법.
- 제 1항에 있어서,상기 p형 도펀트 주입은 in-situ 또는 ex-situ로 진행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조 방법.
- 반도체 소자의 PMOS 게이트 전극 제조 방법에 있어서,반도체 기판에 소자 분리막을 형성하는 단계와,상기 반도체 기판 상부에 게이트 절연막을 형성하는 단계와 및상기 게이트 절연막 상부에 폴리 실리콘 소오스 가스 및 탄소 함유 가스를 플로우시키면서 동시에 p형 도펀트를 주입하여 켜 PMOS 게이트 전극의 폴리 실리콘막을 형성하는 단계를 포함하는 반도체 소자의 게이트 전극 제조 방법.
- 제 5항에 있어서,상기 폴리 실리콘 소오스 가스는 SiH4이고 상기 탄소 함유 가스는 CH3 가스인 반도체 소자의 게이트 전극 제조 방법.
- 제 5항에 있어서,상기 폴리실리콘막은 400~650℃에서 상압 이하의 압력 조건에서 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조 방법.
- 제 5항에 있어서,상기 p형 도펀트 주입은 in-situ 또는 ex-situ로 진행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001696A KR100586554B1 (ko) | 2005-01-07 | 2005-01-07 | 반도체 소자의 게이트 전극 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001696A KR100586554B1 (ko) | 2005-01-07 | 2005-01-07 | 반도체 소자의 게이트 전극 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100586554B1 true KR100586554B1 (ko) | 2006-06-08 |
Family
ID=37182363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050001696A KR100586554B1 (ko) | 2005-01-07 | 2005-01-07 | 반도체 소자의 게이트 전극 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100586554B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202813B2 (en) | 2010-07-02 | 2015-12-01 | Samsung Electronics Co., Ltd. | Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure |
| US9368586B2 (en) | 2012-06-29 | 2016-06-14 | SK Hynix Inc. | Transistor with recess gate and method for fabricating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593741A (en) | 1992-11-30 | 1997-01-14 | Nec Corporation | Method and apparatus for forming silicon oxide film by chemical vapor deposition |
| KR19990039217A (ko) * | 1997-11-11 | 1999-06-05 | 김영환 | 반도체 소자의 제조방법 |
| KR20020096798A (ko) * | 2001-06-20 | 2002-12-31 | 삼성전자 주식회사 | 트리스디메틸아미노실란을 이용한 원자층 적층으로실리콘을 함유하는 박막을 형성하는 방법 |
-
2005
- 2005-01-07 KR KR1020050001696A patent/KR100586554B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593741A (en) | 1992-11-30 | 1997-01-14 | Nec Corporation | Method and apparatus for forming silicon oxide film by chemical vapor deposition |
| KR19990039217A (ko) * | 1997-11-11 | 1999-06-05 | 김영환 | 반도체 소자의 제조방법 |
| KR20020096798A (ko) * | 2001-06-20 | 2002-12-31 | 삼성전자 주식회사 | 트리스디메틸아미노실란을 이용한 원자층 적층으로실리콘을 함유하는 박막을 형성하는 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202813B2 (en) | 2010-07-02 | 2015-12-01 | Samsung Electronics Co., Ltd. | Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure |
| US9349821B2 (en) | 2010-07-02 | 2016-05-24 | Samsung Electronics Co., Ltd. | Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure |
| US10685959B2 (en) | 2010-07-02 | 2020-06-16 | Samsung Electronics Co., Ltd. | Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure |
| US9368586B2 (en) | 2012-06-29 | 2016-06-14 | SK Hynix Inc. | Transistor with recess gate and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4493536B2 (ja) | 半導体装置及びその製造方法 | |
| KR100554830B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN101621006B (zh) | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 | |
| CN100547793C (zh) | 双栅cmos半导体器件及其制造方法 | |
| KR100586554B1 (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| KR20100080159A (ko) | 반도체 소자 및 그 제조방법 | |
| US20050184335A1 (en) | Semiconductor device and fabricating method thereof | |
| KR100752201B1 (ko) | 반도체 소자의 제조 방법 | |
| US20060099744A1 (en) | System and method for improved dopant profiles in CMOS transistors | |
| KR20100038631A (ko) | 반도체 장치 제조 방법 | |
| US8003501B2 (en) | Method of doping P-type impurity ions in dual poly gate and method of forming dual poly gate using the same | |
| KR100508867B1 (ko) | ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
| KR100618680B1 (ko) | 폴리 실리콘층 형성 방법 | |
| KR100393964B1 (ko) | 에스램 소자의 게이트 형성 방법 | |
| KR100598162B1 (ko) | 반도체장치의 게이트 형성방법 | |
| KR100940154B1 (ko) | 반도체 소자의 게이트 절연막 제조 방법 | |
| KR100671663B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100835519B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100331277B1 (ko) | 이중게이트 전극의 형성방법 | |
| KR100305720B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100448591B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100810430B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100778861B1 (ko) | Ｌｄｍｏｓ 반도체 소자의 제조 방법 | |
| KR100815964B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20070027123A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |