KR20110011777A - 쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법 - Google Patents

쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20110011777A
KR20110011777A KR1020090069183A KR20090069183A KR20110011777A KR 20110011777 A KR20110011777 A KR 20110011777A KR 1020090069183 A KR1020090069183 A KR 1020090069183A KR 20090069183 A KR20090069183 A KR 20090069183A KR 20110011777 A KR20110011777 A KR 20110011777A
Authority
KR
South Korea
Prior art keywords
diode
doped
polysilicon film
word line
forming
Prior art date
Application number
KR1020090069183A
Other languages
English (en)
Inventor
최미라
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090069183A priority Critical patent/KR20110011777A/ko
Publication of KR20110011777A publication Critical patent/KR20110011777A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Abstract

안정한 쇼트키 베리어를 갖는 상변화 메모리 소자 및 그 제조방법에 대해 개시한다. 개시된 상변화 메모리 소자는 금속 워드 라인, 상기 금속 워드 라인 상부에 형성되는 쇼트키 다이오드, 및 상기 쇼트키 다이오드 상부에 형성되는 오믹 콘택층을 포함하며, 상기 쇼트키 다이오드의 쇼트키 베리어는 상기 쇼트키 다이오드 및 상기 오믹 콘택층 사이에 형성된다.
쇼트키, 다이오드, 베리어

Description

쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법{Phase Change Memory Device having shottkey diode And Method of Manufacturing The Same}
본 발명은 상변화 메모리 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법에 관한 것이다.
메모리 소자의 저전력화의 요구에 따라 비휘발성이며 리프레쉬가 필요없는 차세대 메모리 장치들이 연구되고 있다. 차세대 메모리 장치들 중 하나인, 상변화 메모리 소자(phase-change random access memory)는 GeSbTe와 같은 상변화 물질이 전기적인 펄스에 의한 국부적인 열 발생에 의해 결정질(crystalline)과 비정질(amorphous) 상태로 변화하는 특성을 이용하여 이진 정보를 기억한다.
상변화 메모리 소자는 복수의 메모리 셀들을 포함하고, 메모리 셀은 워드 라인 및 비트 라인 사이에 연결되는 상변화 물질로 구성된 가변 저항 및 가변 저항을 선택적으로 구동시키기 위한 스위칭 소자로 구성될 수 있다.
상변화 메모리 장치의 워드 라인은 반도체 기판내의 접합 영역 형태로 제공되고, 비트 라인은 배선 형태로 제공되며, 스위칭 소자로는 다이오드 또는 모스 트 랜지스터가 이용될 수 있다.
여기서, 접합 영역 형태로 된 워드 라인은 패턴 형태로 같은 길이의 패턴보다 저항이 상당히 큰 것으로 알려져 있다. 더구나, 이와 같은 워드 라인에 복수 개의 메모리 셀이 연결되어 있으므로, 워드 라인 딜레이가 매우 크다. 특히, 메모리 소자의 집적도가 증대될수록, 워드 라인 딜레이(delay) 현상은 더욱 심각해진다.
현재에는 접합 영역 형태의 워드 라인 저항을 개선하기 위하여, 접합 영역과 스위칭 소자 사이에 금속 워드 라인을 개재하고 있다.
도 1은 일반적인 금속 워드 라인을 채용한 상변화 메모리 소자의 확대 단면도이다.
도 1을 참조하면, 접합 영역(도시되지 않음)과 전기적으로 연결된 금속 워드 라인(10) 상에 베리어막(20)이 형성된다.
금속 워드 라인(10)은 도전 특성이 우수하면서 내열 특성 또한 우수한 텅스텐막(W)이 이용된다. 베리어막(20) 상부에 스위칭 다이오드를 형성하기 위한 불순물이 도핑되지 않은 폴리실리콘막(30)이 형성되고, 불순물이 도핑되지 않은 폴리실리콘막(30) 상부에 영역에 도전성을 제공하기 위한 P형 불순물 이온 주입된다.
여기서, 도면 부호 40은 이온 주입 공정을 나타내고, 50은 P형 불순물이 주입된 영역을 나타낸다.
다음, 도 2에 도시된 바와 같이, P형 불순물 이온들을 활성화시키기 위한 열처리 공정(60)이 실시된다. 여기서, P형 불순물 이온들은 불순물이 도핑되지 않은 폴리실리콘막(30) 상부에 대거 포진되어 있으므로, 상기와 같은 활성화 공정(60)이 진행되면, 상부 영역쪽으로는 P형의 불순물이 고르게 확산되다가, 하부로 향할수록 점진적으로 감소되는 양상을 보이게 되어, 베리어막(20)과 P형 불순물이 확산된 폴리실리콘막의 접합 계면에서 쇼트키 베리어(70)가 발생된다. 도면 부호 32는 P형 불순물이 활성된 폴리실리콘막을 나타내고, 35는 열처리된 폴리실리콘막 전체를 나타낸다.
여기서, 상기 금속 워드 라인(10)을 구성하는 텅스텐막은 일반적으로 화학 기상 증착 방식으로 형성되고 있는데, 이러한 화학 기상 증착 방식으로 형성되는 텅스텐막 표면은 그것의 그레인(grain)으로 인해 표면이 불균일할 수 있다.
그런데, 금속 워드 라인(10) 상의 베리어막(20)과 상기 폴리실리콘막(30)사이의 쇼트키 베리어(70)는 불균일한 표면을 갖는 금속 워드 라인(10)상에 형성되므로, 상기 쇼트키 베리어(70)가 불안정하게 형성된다. 이로 인해, 쇼트키 베리어(70) 부분에서 누설 전류가 발생되는 문제점이 있다.
따라서, 본 발명의 목적은 안정한 쇼트키 베리어를 갖는 상변화 메모리 소자 및 그 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 본 실시예에 따른 상변화 메모리 소자는 금속 워드 라인, 상기 금속 워드 라인 상부에 형성되는 쇼트키 다이오드, 및 상기 쇼트키 다이오드 상부에 형성되는 오믹 콘택층을 포함하며, 상기 쇼트키 다이오드의 쇼트키 베리어는 상기 쇼트키 다이오드 및 상기 오믹 콘택층 사이에 형성된다.
또한, 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 제조방법은 다음과 같다. 먼저, 반도체 기판 상부에 금속 워드 라인을 형성한 다음, 상기 금속 워드 라인 상부에 베리어막을 형성하고, 상기 베리어막 상부에 다이오드 물질로서 불순물이 도핑된 폴리실리콘막을 형성한다. 다음, 상기 불순물이 도핑된 폴리실리콘막 상에 상기 다이오드 물질로서 불순물이 도핑되지 않은 폴리실리콘막을 형성하고, 상기 불순물이 도핑되지 않은 폴리실리콘막 및 상기 불순물이 도핑된 폴리실리콘막을 열처리하여, 다이오드를 형성한다. 이어서, 상기 다이오드 상부에 오믹 콘택층을 형성하는 단계를 포함한다.
본 발명에 따르면, 쇼트키 다이오드의 쇼트키 베리어가 쇼트키 다이오드의 상부와 오믹 콘택층 사이에 형성되도록 구성하여, 금속 워드 라인의 표면 거칠기로 인한 불안정하게 쇼트키 베리어가 형성되는 문제점을 해결할 수 있다. 이에 따라, 누설 전류를 줄일 수 있다.
또한, 본 발명에서는 오믹 콘택층 부분에 쇼트키 베리어가 형성되도록 불순물이 도핑된 폴리실리콘막을 이용함으로써, 이온 주입 공정 단계를 줄일 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 3 내지 도 5는 본 발명의 실시예에 따른 상변화 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 3을 참조하면, 반도체 기판(100)의 소정 영역에 소정 타입의 불순물, 예를 들어 n형의 불순물을 주입하여, 접합 워드 라인(110)을 형성한다. 접합 워드 라인(110)이 형성된 반도체 기판(100) 상부에 제 1 층간 절연막(115)을 형성하고, 제 1 층간 절연막(115) 상부에 상기 접합 워드 라인(110)과 전기적으로 연결되는 금속 워드 라인(120)을 형성한다. 금속 워드 라인(120)과 접합 워드 라인(110)은 콘택 플러그(도시되지 않음)에 의해 전기적으로 연결될 수 있으며, 상기 금속 워드 라인(120)은 화학 기상 증착 방식에 의한 텅스텐막으로 구성될 수 있다. 하지만, 여기에 한정되는 것이 아님을 밝혀둔다. 금속 워드 라인(120) 상부에 베리어막(120)을 형성한다. 베리어막(120)은 이후 형성될 폴리실리콘막과 금속 워드 라인(120)간의 실리콘 원자 및 금속 원자 이동을 방지하기 위해 제공될 수 있으며, 예를 들어, Ti/TiN막 및 WN막과 같은 금속 질화막이 이용될 수 있다.
베리어막(120) 상부에 제 2 층간 절연막(130)을 형성하고, 베리어막(120)의 소정 부분이 노출되도록 제 2 층간 절연막(130)을 식각하여 다이오드 콘택홀(도시되지 않음)을 형성한다.
그 후, 본 실시예에서는 다이오드 콘택홀을 충진시켜 다이오드를 형성하기 위해, 불순물이 도핑된 폴리실리콘막(135)을 전체 다이오드 콘택홀 높이의 소정 두께 정도만 형성한다. 여기서, 상기 불순물이 도핑된 폴리실리콘막(135)은 다이오드 콘택홀의 높이의 5 내지 50% 정도의 두께로 형성될 수 있다. 그후, 불순물이 도핑된 폴리실리콘막(135) 상부에 불순물이 도핑되지 않은 폴리실리콘막(140)을 상기 다이오드 콘택홀이 충진되도록 증착한다. 이때, 콘택홀 충진을 위해 평탄화 공정, 예를 들어, 화학적 기계적 연마가 이용될 수 있다.
다음, 도 4에 도시된 바와 같이, 불순물이 도핑된 폴리실리콘막(135) 및 불순물이 도핑되지 않은 폴리실리콘막(140)이 형성된 반도체 기판 결과물을 RTA(rapid thermal anneal) 공정(145)을 진행한다. RTA 공정(145)에 의하여, 상기 불순물이 도핑된 폴리실리콘막(135)의 불순물들은 상기 불순물이 도핑되지 않은 폴리실리콘막(140)쪽으로 확산시켜, 쇼트키 다이오드(150)를 형성한다. 여기서 도면 부호 135'는 불순물 확산이 이루어지지 않은 폴리실리콘막이고, 140'은 RTA 처리가 이루어진 후 불순물 확산이 이루어진 폴리실리콘막을 나타낸다.
그후, 상기 쇼트키 다이오드(150) 상부에 선택적 실리사이드 형성방식에 의해 오믹 콘택층(155)을 형성한다. 그러면, 상기 쇼트키 다이오드(150)과 오믹 콘택 층(155) 사이에서 쇼트키 베리어(160)가 형성된다. 이때, 상기 쇼트키 다이오드(150) 표면은 상기 평탄화 공정에 의해 평탄화된 상태이고, 상기 오믹 콘택층(155)역시 평탄한 표면에 대해 균일한 두께로 형성되는 층이므로, 상기 쇼트키 베리어(160)는 균일한 표면에서 발생된다. 이에 따라, 안정한 쇼트키 베리어(160)를 제공할 수 있어, 누설 전류를 줄일 수 있다.
또한, 본 발명에 따르면, 이온 주입 공정을 줄일 수 있어 공정 단순화 효과가 있다.
또한, 이와 같은 도핑된 폴리실리콘막을 이용하는 방식을 일반적인 PN 다이오드 형성방법에 적용하게 되는 경우 역시, 공정 단순화를 꾀할 수 있으며, PN 다이오드 하부쪽에 불순물이 완전히 확산되므로, 다이오드 온커런트를 증대시킬 수 있다.
본 발명은 상기한 실시예에 한정되는 것만은 아니다.
본 실시예에서 다이오드는 다이오드 콘택홀내에 폴리실리콘막을 증착하여 형성되었지만, 폴리실리콘막의 증착후 패터닝에 의해 다이오드를 한정한 후, 다이오드 사이에 절연막을 매립시켜 구성할 수 있음은 물론이다.
이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허 청구 범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1 및 도 2는 일반적인 쇼트키 다이오드를 포함하는 상변화 메모리 소자의 확대 단면도,
도 3 내지 도 5는 본 발명의 일실시예에 따른 쇼트키 다이오드를 포함하는 상변화 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 120 : 금속 워드 라인
125 : 베리어막 135 : 불순물이 도핑된 폴리실리콘막
140 : 불순물이 도핑되지 않은 폴리실리콘막
150 : 쇼트키 다이오드 155 : 오믹 콘택층

Claims (9)

  1. 금속 워드 라인;
    상기 금속 워드 라인 상부에 형성되는 쇼트키 다이오드; 및
    상기 쇼트키 다이오드 상부에 형성되는 오믹 콘택층을 포함하며,
    상기 쇼트키 다이오드의 쇼트키 베리어는 상기 쇼트키 다이오드 및 상기 오믹 콘택층 사이에 형성되는 상변화 메모리 소자.
  2. 제 1 항에 있어서,
    상기 금속 워드 라인과 상기 쇼트키 다이오드 사이에 베리어막이 더 개재되는 상변화 메모리 소자.
  3. 제 1 항에 있어서,
    상기 쇼트키 다이오드는 상부로 갈수록 불순물의 분포가 감소되는 폴리실리콘막으로 구성되는 상변화 메모리 소자.
  4. 반도체 기판 상부에 금속 워드 라인을 형성하는 단계;
    상기 금속 워드 라인 상부에 베리어막을 형성하는 단계;
    상기 베리어막 상부에 다이오드 물질로서 불순물이 도핑된 폴리실리콘막을 형성하는 단계;
    상기 불순물이 도핑된 폴리실리콘막 상에 상기 다이오드 물질로서 불순물이 도핑되지 않은 폴리실리콘막을 형성하는 단계;
    상기 불순물이 도핑되지 않은 폴리실리콘막 및 상기 불순물이 도핑된 폴리실리콘막을 열처리하여, 다이오드를 형성하는 단계; 및
    상기 다이오드 상부에 오믹 콘택층을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 반도체 기판은 접합 워드 라인 영역을 포함하고,
    상기 금속 워드 라인은 상기 접합 워드 라인 영역과 전기적으로 연결되는 상변화 메모리 소자의 제조방법.
  6. 제 4 항에 있어서,
    상기 금속 워드 라인을 형성하는 단계는,
    화학 기상 증착 방식을 이용하여 텅스텐막을 형성하는 상변화 메모리 소자의 제조방법.
  7. 제 4 항에 있어서,
    상기 베리어막을 형성하는 단계와, 상기 불순물이 도핑된 폴리실리콘막을 형성하는 단계 사이에,
    상기 베리어막 상부에 다이오드 콘택홀이 형성된 층간 절연막을 형성하는 단계를 더 포함하고,
    상기 다이오드 콘택홀내에 상기 불순물이 도핑된 폴리실리콘막 및 상기 불순물이 도핑되지 않은 폴리실리콘막이 형성되는 상변화 메모리 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 불순물이 도핑되지 않은 폴리실리콘막을 형성하는 단계와, 상기 열처리 단계 사이에,
    상기 불순물이 도핑된 폴리실리콘막과 상기 불순물이 도핑되지 않은 폴리실리콘막이 상기 다이오드 콘택홀내에 충진되도록 평탄화 공정을 수행하는 단계를 더 포함하는 상변화 메모리 소자의 제조방법.
  9. 제 4 항에 있어서,
    상기 열처리 단계는 RTA(rapid thermal annealing)인 상변화 메모리 소자의 제조방법.
KR1020090069183A 2009-07-29 2009-07-29 쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법 KR20110011777A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090069183A KR20110011777A (ko) 2009-07-29 2009-07-29 쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090069183A KR20110011777A (ko) 2009-07-29 2009-07-29 쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110011777A true KR20110011777A (ko) 2011-02-09

Family

ID=43771784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090069183A KR20110011777A (ko) 2009-07-29 2009-07-29 쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110011777A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384057B2 (en) 2010-07-06 2013-02-26 Hynix Semiconductor Inc. Phase-change memory device having multiple diodes
US9185954B2 (en) 2012-02-02 2015-11-17 Superior Communications, Inc. Shell with kickstand

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384057B2 (en) 2010-07-06 2013-02-26 Hynix Semiconductor Inc. Phase-change memory device having multiple diodes
US9185954B2 (en) 2012-02-02 2015-11-17 Superior Communications, Inc. Shell with kickstand

Similar Documents

Publication Publication Date Title
KR100972074B1 (ko) 상변화 기억 소자 및 그 제조방법
CN101425528B (zh) 衬底中埋植二极管的相变存储器
US8975148B2 (en) Memory arrays and methods of forming memory cells
US20100163830A1 (en) Phase-change random access memory capable of reducing thermal budget and method of manufacturing the same
US20150325787A1 (en) Method of filling an opening and method of manufacturing a phase-change memory device using the same
US7834340B2 (en) Phase change memory devices and methods of fabricating the same
US8097537B2 (en) Phase change memory cell structures and methods
CN106158616B (zh) 三维半导体集成电路器件及其制造方法
KR20080100053A (ko) 피엔 다이오드를 이용한 상변화 기억 소자의 제조방법
KR100967682B1 (ko) 상변화 기억 소자 및 그의 제조방법
US8541775B2 (en) Schottky diode, resistive memory device having schottky diode and method of manufacturing the same
KR20110011777A (ko) 쇼트키 다이오드를 갖는 상변화 메모리 소자 및 그 제조방법
US9202885B2 (en) Nanoscale silicon Schottky diode array for low power phase change memory application
KR20110086452A (ko) 다이오드형 상변화 메모리 장치의 제조 방법
US8901528B2 (en) Phase-change random access memory and method of manufacturing the same
JP2010114220A (ja) 半導体装置およびその製造方法
CN102487121B (zh) 相变存储器阵列、相变存储器单元及其形成方法
KR20090003713A (ko) 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법
KR101026480B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20090026674A (ko) 수직형 피엔 다이오드의 형성방법
KR20080100054A (ko) 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법
KR20090009459A (ko) 상변화 기억 소자 및 그 제조방법
KR100965731B1 (ko) 상변화 기억 소자의 제조방법
KR20100092117A (ko) 상변화 기억 소자의 제조방법
KR20090114154A (ko) 상변화 기억 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid