KR20080100054A - 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법 - Google Patents
피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법 Download PDFInfo
- Publication number
- KR20080100054A KR20080100054A KR1020070046134A KR20070046134A KR20080100054A KR 20080100054 A KR20080100054 A KR 20080100054A KR 1020070046134 A KR1020070046134 A KR 1020070046134A KR 20070046134 A KR20070046134 A KR 20070046134A KR 20080100054 A KR20080100054 A KR 20080100054A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- film
- phase change
- forming
- pnp
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000012535 impurity Substances 0.000 claims abstract description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 47
- 239000011229 interlayer Substances 0.000 claims description 24
- 229910021332 silicide Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052714 tellurium Inorganic materials 0.000 claims description 4
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 4
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 4
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000012782 phase change material Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 6
- 238000003475 lamination Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 콜렉터 영역과 베이스 영역 및 이미터 영역으로 구획된 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자에 있어서, 상기 피엔피-바이폴라 트랜지스터는, 액티브 영역을 한정하는 소자분리막이 구비된 반도체기판의 액티브 영역 내에 형성된 콜렉터 영역과, 상기 콜렉터 영역이 형성된 반도체기판의 액티브 영역 상에 제1도전형의 불순물이 도핑된 폴리실리콘막으로 이루어진 베이스 영역 및 상기 베이스 영역인 제1도전형의 불순물이 도핑된 폴리실리콘막 상에 일정한 간격으로 이격되도록 제2도전형의 불순물이 도핑된 폴리실리콘막으로 이루어진 이미터 영역으로 구성된 것을 특징으로 한다.
Description
도 1은 종래의 pnp-BJT를 나타낸 도면.
도 2는 본 발명의 일실시예에 따른 pnp-BTJ를 나타탠 단면도.
도 3a 내지 도 3g는 본 발명의 일실시예에 따른 pnp-BTJ를 이용한 상변화 기억 소자를 설명하기 위한 공정별 단면도.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 pnp-BTJ를 이용한 상변화 기억 소자를 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200,300,400: 반도체기판 210,310,410: 소자분리막
200C,300C,400C: 콜렉터 영역 200B,300B,400B: 베이스 영역
200E,300E,400E: 이미터 영역 324,424: n형 불순물이 도핑된 폴리실리콘막
326,426: p형 불순물이 도핑된 폴리실리콘막
340,440: 실리사이드막 351,451: 제1콘택플러그
352,452: 제2콘택플러그 361,461: 제1층간절연막
362,462: 제2층간절연막 363,463: 제3층간절연막
370,470: 히터 381,481: 상변환막
382,482: 상부전극 390,490: 비트라인
본 발명은 pnp-BJT를 이용한 상변화 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 이온주입 공정과 어닐링 공정에 의한 베이스 영역과 콜렉터 영역 사이의 누설 전류를 방지할 수 있는 pnp-BJT를 이용한 상변화 기억 소자 및 그의 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다.
또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작 에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 최근들어 상변화 기억 소자(Phase Change memory)가 제안되었다.
이러한, 상기 상변화 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
통상적으로, 상변화 기억 소자는 씨모스 트랜지스터(CMOS)를 이용하는 것과 피엔피-바이폴라 트랜지스터(PNP-Bipolar Tunction Transistor; 이하, "pnp-BTJ"라 칭함.)를 이용하는 두 가지 방법이 있다. 상기 pnp-BTJ는 씨모스에 비해 셀 사이즈를 작게 할 수 있으며, 전류 구동 능력이 높기 때문에 프로그래밍 전류가 높은 상변화 기억 소자에서 많이 적용되고 있다.
종래의 pnp-BJT 기술은 ST사가 VLSI 2006에서 "A 90㎚ Phase Change Memory Technology for Stand-Alone Non-Volatile Memory Aplication"에서 발표하였다.
도 1은 종래의 pnp-BTJ를 보여주는 도면으로서, 도시된 바와 같이, 상기의 pnp-BJT는 CMOS 트랜지스터가 아닌 vertical pnp-BTJ를 이용하는 것으로 이온주입(implant)공정으로 이미터(Emitter) 영역, 베이스(Base) 영역, 콜렉 터(Collector) 영역을 형성하며, 이미터 영역에는 상변환막을 형성하고, 베이스 영역은 워드라인(Word Line)을 형성하며, 콜렉터 영역은 접지(Ground)를 형성하는 구조를 갖는다.
그러나, 종래 기술에 따른 pnp-BJT에서 이미터 영역과 베이스 영역 및 콜렉터 영역은 이온주입 공정과 어닐링(annealing) 공정으로 형성되기 때문에, 이로 인하여 확산(diffusion) 현상이 발생하게 되는, 그 결과, 각 영역에 누설 전류가 크게 발생되고 있다. 특히, 베이스 영역과 콜렉터 영역 사이에 더 큰 누설전류가 발생되고 있다.
본 발명은 베이스 영역과 콜렉터 영역 사이의 누설전류 현상을 억제할 수 있는 pnp-BJT를 이용한 상변화 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 콜렉터 영역과 베이스 영역 및 이미터 영역으로 구획된 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자에 있어서, 상기 피엔피-바이폴라 트랜지스터는, 액티브 영역을 한정하는 소자분리막이 구비된 반도체기판의 액티브 영역 내에 형성된 콜렉터 영역; 상기 콜렉터 영역이 형성된 반도체기판의 액티브 영역 상에 제1도전형의 불순물이 도핑된 폴리실리콘막으로 이루어진 베이스 영역; 및 상기 베이스 영역인 제1도전형의 불순물이 도핑된 폴리실리콘막 상에 일정한 간격으로 이격되도록 제2도전형의 불순물이 도핑 된 폴리실리콘막으로 이루어진 이미터 영역; 으로 구성된 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자를 제공한다.
여기서, 상기 콜렉터 영역으로 p형으로 이루어진 것을 포함한다.
상기 제1도전형의 불순물은 n형 불순물인 것을 포함한다.
상기 제2도전형의 불순물은 p형 불순물인 것을 포함한다.
또한, 본 발명은, 액티브 영역을 한정하는 소자분리막이 구비된 반도체기판 내의 액티브 영역 내에 콜렉터 영역을 형성하는 단계; 상기 콜렉터 영역이 형성된 반도체기판의 액티브 영역 상에 제1도전형의 불순물이 도핑된 폴리실리콘막으로 이루어진 베이스 영역을 형성하는 단계; 및 상기 베이스 영역인 제1도전형의 불순물이 도핑된 폴리실리콘막 상에 일정한 간격으로 이격되도록 제2도전형의 불순물이 도핑된 폴리실리콘막으로 이루어진 이미터 영역을 형성하는 단계;를 포함하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 콜렉터 영역은 상기 반도체기판에 p형 불순물을 이온주입하여 형성하는 것을 포함한다.
상기 p형 불순물은 B 또는 BF2 인 것을 포함한다.
상기 제1도전형의 불순물은 n형 불순물인 것을 포함한다.
상기 제2도전형의 불순물을 p형 불순물인 것을 포함한다.
상기 p형 불순물은 B 또는 BF2 인 것을 포함한다.
상기 이미터 영역을 형성하는 단계 후, 상기 콜렉터 영역과 베이스 영역 및 이미터 영역 상에 실리사이드막을 형성하는 단계; 상기 실리사이드막이 형성된 반도체기판 상에 상기 실리사이드막을 노출시키는 제1콘택홀이 구비된 제1층간절연막을 형성하는 단계; 상기 제1콘택홀 내에 제1콘택플러그를 형성하는 단계; 상기 이미터 영역의 제1콘택플러그 상에 히터를 형성하는 단계; 상기 히터가 형성된 반도체기판 상에 상기 히터를 노출시키는 제2콘택홀이 구비된 제2층간절연막을 형성하는 단계; 상기 제2콘택홀 및 이에 인접한 제2층간절연막 상에 상변환막과 상부전극의 적층패턴을 형성하는 단계; 상기 적층패턴이 형성된 반도체기판 상에 베이스 영역의 제1콘택플러그를 노출시키는 제3콘택홀이 구비된 제3층간절연막을 형성하는 단계; 상기 제3콘택홀 내에 제2콘택플러그를 형성하는 단계; 및 상기 제2콘택플러그와 연결되도록 워드라인을 형성하는 단계;를 더 포함한다.
상기 실리사이드막은 티타늄실리사이드막 또는 코발트실리사이드막으로 형성하는 것을 포함한다.
상기 제1콘택플러그는 텅스텐막, 구리막 및 알루미늄막 중에서 어느 하나의 금속막을 사용하여 형성하는 것을 포함한다.
상기 상변환막은 저머늄, 안티몬 및 텔루륨 중에서 어느 하나의 물질 또는 두 개 이상의 물질을 사용하여 형성하는 것을 포함한다.
상기 상부전극은 티타늄질화막, 티타늄텅스텐막 및 티타늄알루미늄막 중에서 어느 하나의 막을 사용하여 형성하는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 콜렉터 영역과 베이스 영역 및 이미터 영역으로 구획된 pnp-BTJ를 적용한 상변화 기억 소자에 관한 것으로, 반도체기판의 액티브 영역 내에 이온주입 공정으로 p형의 콜렉터 영역을 형성하고, n형 불순물이 도핑된 폴리실리콘막을 이용하여 베이스 영역을 형성하며, p형 불순물이 도핑된 폴리실리콘막을 이용하여 이미터 영역을 형성하는 것을 특징으로 한다.
이처럼, 본 발명은 n형 불순물이 도핑된 폴리실리콘막을 이용하여 베이스 영역을 형성하고, p형 불순물이 도핑된 폴리실리콘막을 이용하여 이미터 영역을 형성함에 따라, 종래의 이온주입 공정으로 베이스 영역과 이미터 영역을 형성하는 경우에 비해 안정적인 트랜지스터를 형성할 수 있게 된다.
도 2는 본 발명의 일실시예에 따른 pnp-BTJ를 이용한 상변화 기억 소자를 도시한 단면도로서, 도시된 바와 같이, 상기 pnp-BTJ는, 액티브 영역을 한정하는 소자분리막(210)이 구비된 반도체기판(200)의 액티브 영역 내에 p형의 콜렉터 영역(300C)과, 상기 콜렉터 영역(300C)이 형성된 반도체기판의 액티브 영역 상에 n형 불순물이 도핑된 폴리실리콘막으로 이루어진 베이스 영역(300B)과, 상기 베이스 영역인 n형 불순물이 도핑된 폴리실리콘막 상에 일정한 간격으로 이격되도록 p형 불순물이 도핑된 폴리실리콘막으로 이루어진 이미터 영역(300E)으로 구성된 구조를 갖는다.
자세하게는, 도 3a 내지 도 3g를 참조하여 본 발명의 일실시예에 따른 pnp-BTJ를 이용한 상변화 기억 소자의 제조방법을 설명하도록 한다.
도 3a를 참조하면, 액티브 영역을 한정하는 소자분리막(310)이 구비된 반도체기판(300)에 p형 불순물을 이온주입 하여 액티브 영역 내에 p형의 콜렉터 영역(300C)을 형성한다. 여기서, 상기 p형 불순물은 B 또는 BF2 이도록 한다. 그런다음, 상기 콜렉터 영역(300C)이 형성된 반도체기판(300) 상에 제1도전형의 불순물, 즉, n형의 불순물이 도핑된 폴리실리콘막(324)과 제2도전형의 불순물, 즉, p형의 불순물이 도핑된 폴리실리콘막(326)을 증착한다. 여기서, 상기 p형 불순물은 B 또는 BF2 이도록 한다.
도 3b를 참조하면, 상기 p형 불순물이 도핑된 폴리실리콘막(326)을 식각하여 상기 n형 불순물이 도핑된 폴리실리콘막(324) 상에 일정한 간격으로 이격되도록 아일랜드(island) 타입의 p형 불순물이 도핑된 폴리실리콘막으로 이루어진 이미터 영역(300E)을 형성한다.
그런다음, 상기 n형 불순물이 도핑된 폴리실리콘막(324)을 식각하여 상기 콜렉터 영역(300C)이 형성된 반도체기판(300)의 액티브 영역 상에 n형 불순물로 도핑된 폴리실리콘막으로 이루어진 베이스 영역(300B)을 형성하여, 이로써, p형의 콜렉터 영역(300C)과 n형 불순물로 도핑된 폴리실리콘막으로 이루어진 베이스 영역(300B) 및 p형 불순물로 도핑된 폴리실리콘막으로 이루어진 이미터 영역(300E)으로 구성된 pnp-BJT를 형성한다.
이와 같은, pnp-BJT는 pnp 형태를 이용하므로, n형 불순물로 도핑된 폴리실리콘막의 베이스 영역(300B)에는 후속의 워드라인이 형성되어 워드라인의 전압에 따라서 p형 불순물로 도핑된 실리콘막의 이미터 영역(300E)에서 상기 베이스 영역을 거쳐서 접지 전압인 p형의 콜렉터 영역(300C)으로 전류를 흐르도록 한다.
이처럼, 상기 베이스 영역(300B)은 n형 불순물로 도핑된 폴리실리콘막(324)으로 이루어지며, 상기 이미터 영역(300E)은 p형 불순물로 도핑된 폴리실리콘막(326)으로 이루어지는 것으로 인해, 안정적인 트랜지스터를 형성할 수 있게 된다.
구체적으로, 종래의 기술에서는 이온주입 공정과 어닐링 공정을 진행하여 베이스 영역과 이미터 영역을 형성하였으나, 이는, 확산 등의 영향으로 인해 각 영역 간에 누설전류를 발생시켰다.
이에, 본 발명에서는 폴리실리콘막(324,326)을 이용하여 베이스 영역(300B)과 이미터 영역(300E)을 형성함으로써, 어닐링 공정에 의한 확산 등의 영향이 배제되므로, 이를 통해, 각 영역 간의 누설전류 현상을 억제할 수 있게 된다.
따라서, 본 발명은 이온주입 공정을 이용하지 아니하고, 폴리실리콘막을 이용하여 베이스 영역 및 이미터 영역을 형성함으로써, 안정적인 트랜지스터를 형성할 수 있게 된다.
도 3c를 참조하면, 상기 콜렉터 영역(300C)과 베이스 영역(300B) 및 이미터 영역(300E) 상에 후속의 제1콘택플러그가 형성되는 영역의 콘택 저항을 낮추기 위하여 실리사이드막(340)을 형성한다.
이때, 상기 실리사이드막(340)은 티타늄실리사이드막 또는 코발트실리사이드막으로 형성한다.
그런다음, 상기 실리사이드막(340)이 형성된 반도체기판 상에 제1층간절연막(361)을 형성한 후, 상기 제1층간절연막(361)을 식각하여 상기 실리사이드막(340)을 노출시키는 제1콘택홀이 형성한다.
다음으로, 상기 제1콘택홀 내에 텅스텐막, 구리막 및 알루미늄막 중에서 어느 하나의 금속막을 매립시켜 상기 제1콘택홀 내에 제1콘택플러그(351)를 형성한다.
도 3d를 참조하면, 상기 이미터 영역(300E_의 제1콘택플러그(351) 상에 히터(heater, 370)을 형성한다.
여기서, 상기 히터(370)는 후속의 상변환막을 트렌치 형태로 형성하기 위한 콘택 패드(contact pad) 역할을 하게 된다.
그런다음, 상기 히터(370)가 형성된 반도체기판 상에 히터(370)를 덮는 두께로 제2층간절연막(362)을 형성한다.
도 3e를 참조하면, 상기 제2층간절연막(362)을 식각하여 히터(370)를 노출시키는 제2콘택홀을 형성한 후, 상기 제2콘택홀이 매립되도록 상변화물질막과 상부전극용 금속막을 증착한다.
이때, 상기 상변화물질막으로는 저머늄(Ge), 안티몬(Sb) 및 텔루륨(Te) 중에서 어느 하나의 물질 또는 두 개 이상의 물질을 사용하며, 상기 상부전극용 금속막은 열전도도가 낮으며 저항이 높으면서 상변화물질막과 반응성이 낮은 물질을 사용하되, 바람직하게는, 티타늄질화막, 티타늄텅스텐막 및 티타늄알루미늄막 중에서 어느 하나의 막을 사용하여 증착한다.
그런다음, 상기 상부전극용 금속막과 상변화물질막을 식각하여 상기 제2콘택홀 및 이에 인접한 제2층간절연막(362) 상에 상기 히터(370)와 콘택되는 상변환막(381)과 상부전극(382)의 적층패턴을 형성한다.
도 3f를 참조하면, 상기 상변환막(381)과 상부전극(382)의 적층패턴을 덮도록 상기 적층패턴이 형성된 반도체기판 상에 제3층간절연막(363)을 형성한 후, 상기 제3층간절연막(363)을 식각하여 베이스 영역(300B)의 제1콘택플러그(351)를 노출시키는 제3콘택홀을 형성한다.
그런다음, 상기 제3콘택홀 내에 제2콘택플러그(352)를 형성한다.
도 3g를 참조하면, 상기 베이스 영역(300B)에 형성된 제2콘택플러그(352)와 연결되도록 워드라인(390)을 형성한다.
한편, 도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 pnp-BJT를 적용한 상변화 기억 소자의 제조방법을 설명하기 위한 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 4a를 참조하면, 액티브 영역을 한정하는 소자분리막(310)이 구비된 반도체기판(300) 상에 절연막(411)을 증착한 후, 상기 절연막(411) 상에 제1도전형의 불순물, 즉, p형의 불순물이 도핑된 제1폴리실리콘막을 증착하여, 이를 통해, 상기 p형 불순물이 도핑된 제1폴리실리콘막으로 이루어진 콜렉터 영역(400C)을 형성한다.
그런다음, 상기 콜렉터 영역(400C)인 p형 불순물이 도핑된 제1폴리실리콘막 상에 제2도전형의 불순물, 즉, n형 불순물이 도핑된 제2폴리실리콘막(424)을 증착 한 후, 상기 n형 불순물이 도핑된 제2폴리실리콘막(424) 상에 제1도전형의 불순물, 즉, p형 불순물이 도핑된 제3폴리실리콘막(426)을 증착한다.
도 4b를 참조하면, 상기 p형 불순물이 도핑된 제3폴리실리콘막(426)을 식각하여 상기 n형 불순물이 도핑된 제2폴리실리콘막(424) 상에 일정한 간격으로 이격되도록 아일랜드 타입의 p형 불순물이 도핑된 폴리실리콘막으로 이루어진 이미터 영역(400E)을 형성한다.
그런다음, 상기 n형 불순물이 도핑된 제2폴리실리콘막(324)을 식각하여 상기 콜렉터 영역(400C) 상에 n형 불순물로 도핑된 제2폴리실리콘막으로 이루어진 베이스 영역(400B)을 형성하여, 이로써, p형 불순물로 도핑된 제1폴리실리콘막으로 이루어진 콜렉터 영역(400C)과 n형 불순물로 도핑된 제2폴리실리콘막으로 이루어진 베이스 영역(400B) 및 p형 불순물로 도핑된 제3폴리실리콘막으로 이루어진 이미터 영역(400E)으로 구성된 pnp-BJT를 형성한다.
이처럼, 상기 콜렉터 영역(400C)은 p형 불순물로 도핑된 제1폴리실리콘막으로 이루어지며, 상기 베이스 영역(400B)은 n형 불순물로 도핑된 제2폴리실리콘막으로 이루어지고, 상기 이미터 영역(400E)은 p형 불순물로 도핑된 제3폴리실리콘막으로 이루어지는 것으로 인해, 안정적인 트랜지스터를 형성할 수 있게 된다.
구체적으로, 종래의 기술에서는 이온주입 공정과 어닐링 공정을 진행하여 베이스 영역과 이미터 영역을 형성하였으나, 이는, 확산 등의 영향으로 인해 각 영역 간에 누설전류를 발생시켰다.
이에, 본 발명에서는 폴리실리콘막을 이용하여 콜렉터 영역(400C)과 베이스 영역(400B) 및 이미터 영역(400E)을 형성함으로써, 어닐링 공정에 의한 확산 등의 영향이 배제되므로, 이를 통해, 각 영역 간의 누설전류 현상을 억제할 수 있게 된다.
따라서, 본 발명은 이온주입 공정을 이용하지 아니하고, 폴리실리콘막을 이용하여 콜렉터 영역과 베이스 영역 및 이미터 영역을 형성함으로써, 안정적인 트랜지스터를 형성할 수 있게 된다.
도 4c를 참조하면, 상기 콜렉터 영역(400C)과 베이스 영역(400B) 및 이미터 영역(400E) 상에 후속의 제1콘택플러그가 형성되는 영역의 콘택 저항을 낮추기 위하여 실리사이드막(440)을 형성한다.
이때, 상기 실리사이드막(440)은 티타늄실리사이드막 또는 코발트실리사이드막으로 형성한다.
그런다음, 상기 실리사이드막(440)이 형성된 반도체기판 상에 제1층간절연막(461)을 형성한 후, 상기 제1층간절연막(461)을 식각하여 상기 실리사이드막(440)을 노출시키는 제1콘택홀이 형성한다.
다음으로, 상기 제1콘택홀 내에 텅스텐막, 구리막 및 알루미늄막 중에서 어느 하나의 금속막을 매립시켜 상기 제1콘택홀 내에 제1콘택플러그(451)를 형성한다.
도 4d를 참조하면, 상기 이미터 영역(400E)의 제1콘택플러그(451) 상에 히터(470)를 형성한다.
여기서, 상기 히터(470)는 후속의 상변환막을 트렌치 형태로 형성하기 위한 콘택 패드 역할을 하게 된다.
그런다음, 상기 히터(470)가 형성된 반도체기판 상에 상기 히터(470)를 덮는 두께로 제2층간절연막(462)을 형성한다.
도 4e를 참조하면, 상기 제2층간절연막(462)을 식각하여 히터(470)를 노출시키는 제2콘택홀을 형성한 후, 상기 제2콘택홀이 매립되도록 상변화물질막과 상부전극용 금속막을 증착한다.
이때, 상기 상변화물질막으로는 저머늄(Ge), 안티몬(Sb) 및 텔루륨(Te) 중에서 어느 하나의 물질 또는 두 개 이상의 물질을 사용하며, 상기 상부전극용 금속막은 열전도도가 낮으며 저항이 높으면서 상변화물질막과 반응성이 낮은 물질을 사용하되, 바람직하게는, 티타늄질화막, 티타늄텅스텐막 및 티타늄알루미늄막 중에서 어느 하나의 막을 사용하여 증착한다.
그런다음, 상기 상부전극용 금속막과 상변화물질막을 식각하여 상기 제2콘택홀 및 이에 인접한 제2층간절연막(462) 상에 상기 히터(470)와 콘택되는 상변환막(481)과 상부전극(482)의 적층패턴을 형성한다.
도 4f를 참조하면, 상기 상변환막(481)과 상부전극(482)의 적층패턴을 덮도록 상기 적층패턴이 형성된 반도체기판 상에 제3층간절연막(463)을 형성한 후, 상기 제3층간절연막(463)을 식각하여 베이스 영역(400B)의 제1콘택플러그(451)를 노출시키는 제3콘택홀을 형성한다.
그런다음, 상기 제3콘택홀 내에 제2콘택플러그(452)를 형성한다.
도 4g를 참조하면, 상기 베이스 영역(400B)에 형성된 제2콘택플러그(452)와 연결되도록 워드라인(490)을 형성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은, 폴리실리콘막을 이용하여 pnp-BJT를 형성함으로써, 이온주입 공정으로 pnp-BJT를 형성하는 경우에 발생하는 확산 현상을 억제할 수 있게 된다.
따라서, 본 발명은 pnp-BJT 형성시 확산 현상을 억제하게 되면서, 이를 통해, 안정적인 소자 특성의 효과를 가질 수 있다.
Claims (15)
- 콜렉터 영역과 베이스 영역 및 이미터 영역으로 구획된 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자에 있어서,상기 피엔피-바이폴라 트랜지스터는,액티브 영역을 한정하는 소자분리막이 구비된 반도체기판의 액티브 영역 내에 형성된 콜렉터 영역;상기 콜렉터 영역이 형성된 반도체기판의 액티브 영역 상에 제1도전형의 불순물이 도핑된 폴리실리콘막으로 이루어진 베이스 영역; 및상기 베이스 영역인 제1도전형의 불순물이 도핑된 폴리실리콘막 상에 일정한 간격으로 이격되도록 제2도전형의 불순물이 도핑된 폴리실리콘막으로 이루어진 이미터 영역;으로 구성된 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자.
- 제 1 항에 있어서,상기 콜렉터 영역으로 p형으로 이루어진 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자.
- 제 1 항에 있어서,상기 제1도전형의 불순물은 n형 불순물인 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자.
- 제 1 항에 있어서,상기 제2도전형의 불순물은 p형 불순물인 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자.
- 액티브 영역을 한정하는 소자분리막이 구비된 반도체기판 내의 액티브 영역 내에 콜렉터 영역을 형성하는 단계;상기 콜렉터 영역이 형성된 반도체기판의 액티브 영역 상에 제1도전형의 불순물이 도핑된 폴리실리콘막으로 이루어진 베이스 영역을 형성하는 단계; 및상기 베이스 영역인 제1도전형의 불순물이 도핑된 폴리실리콘막 상에 일정한 간격으로 이격되도록 제2도전형의 불순물이 도핑된 폴리실리콘막으로 이루어진 이미터 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
- 제 5 항에 있어서,상기 콜렉터 영역은 상기 반도체기판에 p형 불순물을 이온주입하여 형성하는 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제 조방법.
- 제 6 항에 있어서,상기 p형 불순물은 B 또는 BF2 인 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
- 제 5 항에 있어서,상기 제1도전형의 불순물은 n형 불순물인 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
- 제 5 항에 있어서,상기 제2도전형의 불순물을 p형 불순물인 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
- 제 9 항에 있어서,상기 p형 불순물은 B 또는 BF2 인 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
- 제 5 항에 있어서,상기 이미터 영역을 형성하는 단계 후,상기 콜렉터 영역과 베이스 영역 및 이미터 영역 상에 실리사이드막을 형성하는 단계;상기 실리사이드막이 형성된 반도체기판 상에 상기 실리사이드막을 노출시키는 제1콘택홀이 구비된 제1층간절연막을 형성하는 단계;상기 제1콘택홀 내에 제1콘택플러그를 형성하는 단계;상기 이미터 영역의 제1콘택플러그 상에 히터를 형성하는 단계;상기 히터가 형성된 반도체기판 상에 상기 히터를 노출시키는 제2콘택홀이 구비된 제2층간절연막을 형성하는 단계;상기 제2콘택홀 및 이에 인접한 제2층간절연막 상에 상변환막과 상부전극의 적층패턴을 형성하는 단계;상기 적층패턴이 형성된 반도체기판 상에 베이스 영역의 제1콘택플러그를 노출시키는 제3콘택홀이 구비된 제3층간절연막을 형성하는 단계;상기 제3콘택홀 내에 제2콘택플러그를 형성하는 단계; 및상기 제2콘택플러그와 연결되도록 워드라인을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
- 제 11 항에 있어서,상기 실리사이드막은 티타늄실리사이드막 또는 코발트실리사이드막으로 형성 하는 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
- 제 11 항에 있어서,상기 제1콘택플러그는 텅스텐막, 구리막 및 알루미늄막 중에서 어느 하나의 금속막을 사용하여 형성하는 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
- 제 11 항에 있어서,상기 상변환막은 저머늄, 안티몬 및 텔루륨 중에서 어느 하나의 물질 또는 두 개 이상의 물질을 사용하여 형성하는 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
- 제 11 항에 있어서,상기 상부전극은 티타늄질화막, 티타늄텅스텐막 및 티타늄알루미늄막 중에서 어느 하나의 막을 사용하여 형성하는 것을 특징으로 하는 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070046134A KR20080100054A (ko) | 2007-05-11 | 2007-05-11 | 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070046134A KR20080100054A (ko) | 2007-05-11 | 2007-05-11 | 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080100054A true KR20080100054A (ko) | 2008-11-14 |
Family
ID=40286862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070046134A KR20080100054A (ko) | 2007-05-11 | 2007-05-11 | 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080100054A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8742388B2 (en) | 2010-12-08 | 2014-06-03 | Samsung Electronics Co., Ltd. | Variable resistance memory devices |
-
2007
- 2007-05-11 KR KR1020070046134A patent/KR20080100054A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8742388B2 (en) | 2010-12-08 | 2014-06-03 | Samsung Electronics Co., Ltd. | Variable resistance memory devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100972074B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| US8416616B2 (en) | Phase change memory device and method for manufacturing the same | |
| KR101038314B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US8071968B2 (en) | Phase change memory device and method for manufacturing the same | |
| KR100973275B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| TW201131748A (en) | Flash memory cell on seoi having a second control gate buried under the insulating layer | |
| KR20080100053A (ko) | 피엔 다이오드를 이용한 상변화 기억 소자의 제조방법 | |
| KR100967682B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR100973278B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR101096445B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US8455329B2 (en) | Phase change memory device capable of increasing sensing margin and method for manufacturing the same | |
| KR20080100054A (ko) | 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법 | |
| KR100929633B1 (ko) | 상변화 기억 소자 | |
| KR20090003709A (ko) | 피엔 다이오드를 이용한 상변화 기억 소자 및 그 제조방법 | |
| KR101019702B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR101026480B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20090003713A (ko) | 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법 | |
| KR101069282B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR20090026674A (ko) | 수직형 피엔 다이오드의 형성방법 | |
| KR20080050099A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20090026679A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20100130072A (ko) | 상변화 기억 소자의 스위칭 소자 형성방법 | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20090015727A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20090114154A (ko) | 상변화 기억 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |