KR20090009459A - 상변화 기억 소자 및 그 제조방법 - Google Patents
상변화 기억 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090009459A KR20090009459A KR1020070072747A KR20070072747A KR20090009459A KR 20090009459 A KR20090009459 A KR 20090009459A KR 1020070072747 A KR1020070072747 A KR 1020070072747A KR 20070072747 A KR20070072747 A KR 20070072747A KR 20090009459 A KR20090009459 A KR 20090009459A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- phase change
- diode
- type impurity
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010408 film Substances 0.000 claims abstract description 88
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 22
- 239000010410 layer Substances 0.000 description 9
- 239000012782 phase change material Substances 0.000 description 7
- 230000007704 transition Effects 0.000 description 6
- 229910008310 Si—Ge Inorganic materials 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변화 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 액티브 영역을 포함하는 실리콘기판과, 상기 실리콘기판의 액티브 영역 상에 콘택홀이 구비된 층간절연막과, 상기 콘택홀 내에 형성된 PN 다이오드와, 상기 PN 다이오드 상에 형성된 히터용 박막 및 상기 히터용 박막 상에 형성된 상변화막과 상부전극의 적층패턴을 포함한다.
Description
도 1은 종래 기술에 따른 상변화 기억 소자를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 상변화 기억 소자를 나타낸 단면도.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 4는 본 발명에서 히터용 박막에 따른 상변화를 나타낸 도면.
도 5는 본 발명의 다른 실시예에 따른 상변화 기억 소자를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
210: 실리콘기판 211: N형 불순물 영역
220: 층간절연막 230: PN 다이오드
231: 콘택홀 232: N형 실리콘막
233: P형 영역 261: 히터용 박막
270: 상변화막 280: 상부전극
본 발명은 상변화 기억 소자에 관한 것으로, 보다 상세하게는, 상전이에 필요한 리셋 전류량을 감소시켜 고집적화된 상변화 기억 소자를 제작할 수 있는 상변화 기억 소자 및 그 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변화 기억 소자(Phase change memory)가 제안되었다.
도 1은 종래의 상변화 기억 소자를 설명하기 위한 도면이다.
도시된 바와 같이, 상기 상변화 기억 소자는, N형 불순물 영역(111)이 구비 된 실리콘기판(110)의 상기 N형 불순물 영역(111) 상에 PN 다이오드(130)와 하부전극 콘택(150) 및 상변화막(170)과 상부전극(180)의 적층패턴이 형성되고, 상기 PN 다이오드(130) 상에 상기 PN 다이오드(130)와 하부전극 콘택(160) 간의 접착력 향상을 위한 금속-실리사이드막(140)이 형성된 구조를 갖는다.
미설명된 도면 부호 120은 층간절연막을, 150은 질화막을 각각 나타낸다.
이러한, 종래 기술에 따른 상변화 기억 소자는 하부전극 콘택과 상부전극 사이의 전류 흐름을 통해 상기 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
구체적으로는, 상기 상변화 기억 소자는 가해준 온도 상태에 따라 상변화 물질이 결정 상태인 셋(SET) 상태와 비정질 상태인 리셋 (RESET)상태로 변환하면서 상변화가 일어나는 것으로부터 셀에 저장된 정보가 '1'인지 또는 '0'인지 판별하는 기억 소자이다.
한편, 현재 고집적화된 상변화 기억 소자의 개발시 가장 중요한 사항 중의 하나는, 상변화 물질의 상전이에 필요한 리셋 전류를 감소시키는 일이다. 그 방안 중의 하나로 하부전극 콘택을 50㎚ 이하로 형성하여 상변화 물질과 하부전극 콘택 간의 접촉 면적을 감소시키는 것으로 상전이에 필요한 리셋 전류를 감소시키고 있다.
그런데, 상기와 같이 50㎚ 이하의 하부전극 콘택을 형성하기 위해서는 ArF 노광 장비가 이용되고 있는데, 상기 ArF 노광 장비로는 노광 공정의 한계가 있어 소정 지름 이하의 하부전극 콘택을 형성하기 어렵다. 그래서, 현재 고집적화된 상변화 기억 소자에서는 하부전극 콘택의 면적을 줄이는데는 그 한계가 있다.
본 발명은 상변화 물질의 상전이에 필요한 낮은 리셋 전류를 확보할 수 있는 상변화 기억 소자 및 그 제조방법을 제공함에 그 목적이 있다.
본 발명은, 액티브 영역을 포함하는 실리콘기판; 상기 실리콘기판의 액티브 영역 상에 콘택홀이 구비된 층간절연막; 상기 콘택홀 내에 형성된 PN 다이오드; 상기 PN 다이오드 상에 형성된 히터용 박막; 및 상기 히터용 박막 상에 형성된 상변화막과 상부전극의 적층패턴;을 포함하는 상변화 기억 소자를 제공한다.
여기서, 상기 액티브 영역은 그 표면 상에 N형 불순물 영역을 갖는 것을 포함한다.
상기 PN 다이오드는 상기 콘택홀 내에 리세스된 형태로 형성된 것을 포함한다.
상기 히터용 박막은 SiGe막으로 형성된 것을 포함한다.
상기 SiGe막은 Poly-SiGe막 또는 Epi-SiGe막인 것을 포함한다.
또한, 본 발명은, 액티브 영역을 포함하는 실리콘기판의 액티브 영역 상에 콘택홀이 구비된 층간절연막을 형성하는 단계; 상기 액티브 영역에 형성된 콘택홀 내에 PN 다이오드를 형성하는 단계; 상기 PN 다이오드 상에 히터용 박막을 형성하는 단계; 및 상기 히터용 박막 상에 상변화막과 상부전극의 적층패턴을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 액티브 영역은 그 표면 상에 N형 불순물 영역을 갖는 것을 포함한다.
상기 N형 불순물 영역은 SEG 공정으로 형성된 것을 포함한다.
상기 N형 불순물 영역은 실리사이드 공정으로 형성된 것을 포함한다.
상기 콘택홀 내에 PN 다이오드를 형성하는 단계는, 상기 콘택홀이 매립되도록 SEG 공정으로 N형 실리콘막을 형성하는 단계; 상기 N형 실리콘막을 리세스 시키는 단계; 및 상기 리세스된 N형 실리콘막의 표면에 P형 불순물을 도핑하는 단계;로 구성된 것을 포함한다.
상기 히터용 박막은 SEG 공정에 따라 Epi-SiGe막으로 형성하는 것을 포함한다.
상기 히터용 박막은 Poly-SiGe막으로 형성하는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 PN 다이오드와 상변화막 사이에 히터용 박막으로 Si-Ge막을 형성한다.
도 2는 본 발명의 실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도시된 바와 같이, 상기 상변화 기억 소자는, 실리콘기판(200)의 N형의 N형 불순물 영역(211) 상에 형성된 PN 다이오드(230)와 상변화막(270)과 상부전극(280)의 적층패턴 사이에 히터용 박막(261)인 실리콘-게르마늄(이하, "Si-Ge막"라 칭함)막이 형성된 구조를 갖는다.
미설명된 도면 부호 230은 층간절연막을 나타낸다.
이처럼, 본 발명은 상기 PN 다이오드(230)와 상변화막(270) 사이에 히터용 박막(360)으로 Si-Ge막이 형성된 구조의 상변화 기억 소자를 구성함으로써, 50㎚ 이하의 작은 하부전극 콘택을 형성하지 않아도 충분히 낮은 리셋 전류를 확보할 수 있는 상변화 기억 소자를 제조할 수 있다.
통상, 상기의 Si-Ge막은 물질 자체의 높은 저항을 가지고 있기 때문에, 이와 같은 특성에 의해, PN 다이오드와 상변화막 사이에 하부전극 콘택이 형성되지 않아도 상전이에 필요한 리셋 전류를 낮출 수 있다.
또한, 종래의 기술에서는 PN 다이오드와 하부전극 콘택 간의 접촉 저항을 좋게 하기 위하여 금속-실리사이드막을 형성하였으나, 본 발명에서는, 상기 PN 다이오드 상에 히터용 박막이 형성됨에 따라 금속-실리사이드막의 형성 없이도 접촉 저항의 문제를 해결할 수 있다.
자세하게, 도 3a 내지 도 3d는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 3a를 참조하면, 액티브 영역을 포함하는 실리콘기판(200)의 상기 액티브 영역의 그 표면 상에 N형 불순물 영역(211)을 형성한다.
상기 N형 불순물 영역(211)은 N형 불순물이 도핑된 Si을 사용하여 SEG 공정에 따라 에피-실리콘막(Epi-Si)막으로 형성하거나, 또는, 실리사이드 공정을 통해 금속-실리사이드막으로 형성한다. 또는, 상기 실리콘기판(210)의 표면에 N형 불순물을 도핑하여 N형 불순물 영역(211)을 형성한다.
그런다음, 상기 N형 불순물 영역(211)이 형성된 실리콘기판(210) 상에 층간절연막(220)을 형성한다. 상기 층간절연막(220)은 USG막, PSG막, BPSG막, SOG막, TEOS막, HDP막 중에서 어느 하나의 절연막을 사용하여 단일막 또는 적층막으로 형성한다.
도 3b를 참조하면, 상기 층간절연막(220)을 식각하여 실리콘기판의 N형 불순물 영역(211)을 노출시키는 콘택홀(231)을 형성한다. 그런다음, 상기 콘택홀(231)이 매립되도록 N형 불순물이 도핑된 Si를 사용하여 SEG 공정으로 N형 실리콘막(232)을 형성한 후, 상기 층간절연막(220)이 노출될 때까지 상기 N형 실리콘막(232)을 화학적 기계적 연마(Chemical Mechanical Polishing: CMP)하여 평탄화를 시킨다.
그런다음, 상기 N형 실리콘막(232)을 리세스(Recess) 시킨 후, 상기 리세스된 N형 실리콘막의 표면에 P형 불순물을 사용하여 이온주입하여, 상기 N형 실리콘막(232)의 상단 부분을 P형 실리콘막(233)을 형성하고, 이로써, 상기 콘택홀(231) 내에 리세스된 형태로 N형 실리콘막(232)과 P형 실리콘막(233)으로 구성된 PN 다이오드(230)를 형성한다.
한편, 도시하지는 않았으나, 상기 N형 실리콘막을 평탄화 시킨 후에, 리세스 공정을 진행하지 않고, 상기 콘택홀 내에 매립된 형태인 N형 실리콘막의 표면에 P형 불순물을 사용하여 이온주입을 수행할 수 있다.
도 3c를 참조하면, 상기 PN 다이오드(230) 상에 히터용 박막(261)을 형성한다. 상기 히터용 박막(261)은 SiGe막으로 형성한다. 바람직하게, 상기 히터용 박막(261)은 에피-실리콘게르마늄막(이하, "Epi-SiGe막"이라 칭함)으로 형성하거나, 또는, 폴리실리콘-실리콘게르마늄(이하, "Poly-SiGe막"이라 칭함)으로 형성한다.
이처럼, 본 발명은 상기 PN 다이오드(230) 상에 히터용 박막(261)으로 SiGe막을 형성함으로써, 후속의 상전이에 필요한 리셋 전류를 감소시킬 수 있다.
도 4는 히터용 박막으로 Poly-SiGe막과 티타늄질화막(이하, "TiN막"이라 칭함)을 사용하는 경우의 상변화 현상을 나타탠 도면으로서, 도시된 바와 같이, 상기 TiN막을 사용하는 경우는 리셋 전류가 ∼10mÅ 인데 반해, 상기 Poly-SiGe막을 사용하는 경우는 리셋 전류가 ∼1mÅ로 급격히 감소된 것을 볼 수 있다.
* 참고문헌: "Polycrystalline silicon-germanium heating layer for phase change memory applications" Seung-Yun Lee, Applied Physics Letter, 89,053517(2006)
또한, 본 발명은 상기 히터용 박막을 형성함으로써, 종래 기술에서 PN 다이오드와 하부전극 콘택 간의 접촉 저항을 위한 금속-실리사이드막 공정을 스킵하여도 접촉 저항의 개선 문제를 해결할 수 있다.
도 3d를 참조하면, 상기 히터용 박막(261)을 포함한 층간절연막(220) 상에 상변화 물질과 상부전극용 물질을 증착한다. 상기 상변화 물질은 칼코겐 원 소(chalcogen element)를 포함하는 물질로 증착하며, 상기 상부전극용 물질은 금속, 합금, 금속산화질화물, 도전성 탄소화합물 중에서 어느 하나의 물질로 증착한다.
그런다음, 상기 상부전극용 물질과 상변화 물질을 식각하여 상기 히터용 박막(261) 및 이에 인접한 층간절연막(220) 상에 상변화막(270)과 상부전극(280)의 적층패턴을 형성한다.
바람직하게는, 상기 상변화막(270)과 상부전극(280)의 적층패턴은 한 개의 셀에 형성된 히터용 박막 상에 형성하거나, 또는, 이웃하는 한 개의 셀과 연결되도록 상기 히터용 박막 상에 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다.
한편, 도 5는 상기 PN 다이오드(230)가 상기 콘택홀(231) 내에 리세스되지 않은 형태로 형성된 구조를 갖는 상변화 기억 소자를 나타낸 단면도이다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
본 발명은 PN 다이오드와 상변화막 사이에 히터용 박막을 형성함으로써, 작은 크기의 하부전극 콘택을 형성하지 않아도 충분히 낮은 리셋 전류를 확보할 수 있다.
또한, 본 발명은 금속-실리사이드막의 형성 없이도 접촉 저항의 문제를 해결할 수 있다.
Claims (13)
- 액티브 영역을 포함하는 실리콘기판;상기 실리콘기판의 액티브 영역 상에 콘택홀이 구비된 층간절연막;상기 콘택홀 내에 형성된 PN 다이오드;상기 PN 다이오드 상에 형성된 히터용 박막; 및상기 히터용 박막 상에 형성된 상변화막과 상부전극의 적층패턴;을 포함하는 것을 특징으로 하는 상변화 기억 소자.
- 제 1 항에 있어서,상기 액티브 영역은 그 표면 상에 N형 불순물 영역을 갖는 것을 특징으로 하는 상변화 기억 소자.
- 제 1 항에 있어서,상기 PN 다이오드는 상기 콘택홀 내에 리세스된 형태로 형성된 것을 특징으로 하는 상변화 기억 소자.
- 제 1 항에 있어서,상기 히터용 박막은 SiGe막으로 형성된 것을 특징으로 하는 상변화 기억 소자.
- 제 4 항에 있어서,상기 SiGe막은 Poly-SiGe막 또는 Epi-SiGe막인 것을 특징으로 하는 상변화 기억 소자.
- 액티브 영역을 포함하는 실리콘기판의 액티브 영역 상에 콘택홀이 구비된 층간절연막을 형성하는 단계;상기 액티브 영역에 형성된 콘택홀 내에 PN 다이오드를 형성하는 단계;상기 PN 다이오드 상에 히터용 박막을 형성하는 단계; 및상기 히터용 박막 상에 상변화막과 상부전극의 적층패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 6 항에 있어서,상기 액티브 영역은 그 표면 상에 N형 불순물 영역을 갖는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 7 항에 있어서,상기 N형 불순물 영역은 SEG 공정으로 형성된 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 7 항에 있어서,상기 N형 불순물 영역은 실리사이드 공정으로 형성된 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 6 항에 있어서,상기 콘택홀 내에 PN 다이오드를 형성하는 단계는,상기 콘택홀이 매립되도록 SEG 공정으로 N형 실리콘막을 형성하는 단계; 및상기 N형 실리콘막의 표면에 P형 불순물을 도핑하는 단계;로 구성된 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 6 항에 있어서,상기 콘택홀 내에 PN 다이오드를 형성하는 단계는,상기 콘택홀이 매립되도록 SEG 공정으로 N형 실리콘막을 형성하는 단계;상기 N형 실리콘막을 리세스 시키는 단계; 및상기 리세스된 N형 실리콘막의 표면에 P형 불순물을 도핑하는 단계;로 구성된 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 6 항에 있어서,상기 히터용 박막은 SEG 공정에 따라 Epi-SiGe막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
- 제 6 항에 있어서,상기 히터용 박막은 Poly-SiGe막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070072747A KR20090009459A (ko) | 2007-07-20 | 2007-07-20 | 상변화 기억 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070072747A KR20090009459A (ko) | 2007-07-20 | 2007-07-20 | 상변화 기억 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090009459A true KR20090009459A (ko) | 2009-01-23 |
Family
ID=40489198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070072747A KR20090009459A (ko) | 2007-07-20 | 2007-07-20 | 상변화 기억 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090009459A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190165264A1 (en) * | 2017-11-30 | 2019-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pcram structure with selector device |
-
2007
- 2007-07-20 KR KR1020070072747A patent/KR20090009459A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190165264A1 (en) * | 2017-11-30 | 2019-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pcram structure with selector device |
| TWI699873B (zh) * | 2017-11-30 | 2020-07-21 | 台灣積體電路製造股份有限公司 | 記憶裝置及其製造方法 |
| US11152569B2 (en) * | 2017-11-30 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | PCRAM structure with selector device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100972074B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| US7811879B2 (en) | Process for PCM integration with poly-emitter BJT as access device | |
| KR101038314B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US20090039333A1 (en) | Phase change memory device and method for manufacturing the same | |
| US8071968B2 (en) | Phase change memory device and method for manufacturing the same | |
| US8558210B2 (en) | Polysilicon emitter BJT access device for PCRAM | |
| KR20080100053A (ko) | 피엔 다이오드를 이용한 상변화 기억 소자의 제조방법 | |
| KR100967682B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR101096445B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20090009459A (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20090003709A (ko) | 피엔 다이오드를 이용한 상변화 기억 소자 및 그 제조방법 | |
| KR101019702B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR100939774B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20090026674A (ko) | 수직형 피엔 다이오드의 형성방법 | |
| KR20090003713A (ko) | 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법 | |
| KR20100032583A (ko) | 상변화 기억 소자의 제조방법 | |
| KR101026480B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20080050099A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101038312B1 (ko) | 상변환 기억 소자 | |
| KR20100130072A (ko) | 상변화 기억 소자의 스위칭 소자 형성방법 | |
| KR20080100054A (ko) | 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법 | |
| KR20090042580A (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20090026679A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20090088008A (ko) | 상변화 기억 소자의 제조방법 | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |