KR100967681B1 - 상변환 기억 소자 및 그의 제조방법 - Google Patents

상변환 기억 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100967681B1
KR100967681B1 KR1020080015522A KR20080015522A KR100967681B1 KR 100967681 B1 KR100967681 B1 KR 100967681B1 KR 1020080015522 A KR1020080015522 A KR 1020080015522A KR 20080015522 A KR20080015522 A KR 20080015522A KR 100967681 B1 KR100967681 B1 KR 100967681B1
Authority
KR
South Korea
Prior art keywords
upper electrode
contact
phase change
stacked
forming
Prior art date
Application number
KR1020080015522A
Other languages
English (en)
Other versions
KR20090090204A (ko
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080015522A priority Critical patent/KR100967681B1/ko
Publication of KR20090090204A publication Critical patent/KR20090090204A/ko
Application granted granted Critical
Publication of KR100967681B1 publication Critical patent/KR100967681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스위칭 소자와 연결되는 상변화막과 상부전극의 적층 패턴 상부에 상부전극 콘택이 형성된 것을 포함하는 상변화 기억 소자에 있어서, 상기 상부전극 콘택은 상기 스위칭 소자들 사이의 소자분리막 영역 상부에 지그 재그로 배열되게 형성된 것을 특징으로 한다.

Description

상변환 기억 소자 및 그의 제조방법{Phase change memory device and method for manufacturing the same}
본 발명은 상변화 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 상부전극 콘택을 안정적으로 형성할 수 있는 상변화 기억 소자 및 그의 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이 에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변화 기억 소자(Phase change memory)가 제안되었다.
이러한, 상기 상변화 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
한편, 고집적화된 상변화 기억 소자의 개발시 가장 중요한 사항 중의 하나는 프로그래밍 전류를 확보하는 일인데, 그 방안 중의 하나로 상변화 기억 소자에 스위칭 소자로 PN 다이오드를 적용하고 있다.
이와 같은, PN 다이오드를 이용한 상변화 기억 소자는 씨모스(CMOS) 트랜지스터에 비해 전류 흐름이 높아 프로그래밍 전류를 확보할 수 있으며, 디램 또는 플래쉬 소자에 비해 셀 사이즈를 작게 형성할 수 있는 장점을 가지고 있다.
한편, 종래의 상변화 기억 소자에서는 상부전극 상에 상기 상부전극과 비트라인을 연결시키는 상부전극용 콘택이 형성되는데, 상기 상부전극용 콘택은 상기 비트라인과 동일시에 형성하게 되어 콘택의 높이가 대략 5000Å 되고 있다.
이처럼, 상기 콘택의 높이가 높으면 상부전극 부분에서 식각 손실이 발생하며, 만약, 상부전극과 상부전극용 콘택 간에 오버랩이 조금만 벗어나게 상변화막의 측벽까지도 식각되는 현상이 나타나게 된다.
그래서, 이와 같은 현상에 의해 상기 상부전극용 콘택 물질이 제대로 증착되지 않게 되면서, 이로 인해, 상기 비트라인과 상부전극이 전기적으로 오픈되는 현상이 나타나게 된다.
또한, 반도체 소자의 고집적화로 인하여 상부전극 콘택들 간의 간격이 좁아지게 되면서 이웃하는 상부전극 콘택들 간에 브릿지가 발생하는 현상이 나타나고 있다.
이러한 현상은, 누설 전류를 증가시키고, 상변화에 필요한 프로그래밍 전류 분포를 불균일하게 형성시킨다.
본 발명은 상부전극 콘택들 간의 간격을 증가시킬 수 있는 상변화 기억 소자를 제공함에 그 목적이 있다.
본 발명은, 스위칭 소자와 연결되는 상변화막과 상부전극의 적층 패턴 상부에 상부전극 콘택이 형성된 것을 포함하는 상변화 기억 소자에 있어서, 상기 상부전극 콘택은 상기 스위칭 소자들 사이의 소자분리막 영역 상부에 지그 재그로 배열되게 형성된 상변화 기억 소자를 제공한다.
또한, 본 발명은, 스위칭 소자와 연결되는 상변화막과 상부전극의 적층 패턴 상부에 상부전극 콘택이 형성된 것을 포함하는 상변화 기억 소자에 있어서, 상기 상부전극 콘택은 적층 구조를 가지며, 상기 스위칭 소자들 사이의 소자분리막 영역 상부에 지그 재그로 배열되게 형성된 상변화 기억 소자를 제공한다.
게다가, 본 발명은, 제1방향으로 연장하면서 배열되게 배치된 활성 영역 및 상기 활성 영역을 한정하는 소자분리막을 포함하는 실리콘기판; 상기 실리콘기판의 활성 영역 상부에 상호 이격하면서 형성된 스위칭 소자; 상기 제1방향과 수직한 제2방향에 따라 형성된 모든 스위칭 소자와 연결되도록 형성된 상변화막과 상부전극의 적층 패턴; 상기 상부전극과 연결되도록 상기 스위칭 소자들 사이의 소자분리막 영역 상부에 지그 재그로 배열되게 형성된 상부전극 콘택; 및 상기 제2방향에 따라 형성된 모든 상부전극 콘택과 연결되도록 형성된 비트라인;을 포함하는 상변화 기억 소자를 제공한다.
여기서, 상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 한다.
상기 스위칭 소자와 상변화막을 연결시키는 히터용 박막이 포함된 것을 특징으로 한다.
상기 상부전극 콘택은 상부전극 제1콘택과 상부전극 제2콘택의 적층 구조로 이루어진 것을 특징으로 한다.
상기 상부전극 제1콘택과 상부전극 제2콘택 사이에 버퍼용 콘택이 포함된 것을 특징으로 한다.
아울러, 본 발명은, 제1방향으로 연장하면서 배치된 활성 영역 및 상기 활성 영역을 한정하는 소자분리막이 구비된 실리콘기판의 활성 영역 상에 스위칭 소자를 형성하는 단계; 상기 제1방향과 수직한 제2방향에 따라 형성된 모든 스위칭 소자와 연결되도록 상변화막과 상부전극의 적층 패턴을 형성하는 단계; 상기 상부전극과 연결되도록 상기 스위칭 소자들 사이의 소자분리막 영역 상부에 지그 재그로 배열되게 상부전극 콘택을 형성하는 단계; 상기 제2방향에 따라 형성된 모든 상부전극 콘택하도록 비트라인을 형성하는 단계; 및 상기 실리콘기판과 연결되도록 상기 제1방향에 따라 워드라인을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 스위칭 소자는 수직형 PN 다이오드로 형성하는 것을 특징으로 한다.
상기 스위칭 소자를 형성하는 단계 후, 상기 상변화막과 상부전극의 적층 패턴을 형성하는 단계 전, 상기 스위칭 소자 상부에 히터용 박막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 상부전극 콘택을 형성하는 단계는, 상기 상부전극과 연결되도록 상기 스위칭 소자들 사이의 소자분리막 영역 상부에 지그 재그로 상부전극 제1콘택을 형성하는 단계; 및 상기 상부전극 제1콘택 상에 상부전극 제2콘택을 형성하는 단계;로 구성된 것을 특징으로 한다.
상기 상부전극 제1콘택을 형성하는 단계 후, 상기 상부전극 제2콘택을 형성하는 단계 전, 상기 상부전극 제1콘택 상에 버퍼용 콘택을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명은, 상부전극과 콘택하는 상부전극 콘택을 소자분리막 영역 상부에 지그 재그로 형성함으로써, 상기 상부전극 콘택들 간의 간격을 증가시킬 수 있다.
따라서, 본 발명은 상부전극 콘택들 간의 브릿지가 나타나는 현상을 억제할 수 있고, 그래서, 콘택 저항을 균일화시킬 수 있다.
또한, 본 발명은 상부전극 콘택을 적층 형으로 형성함으로써, 보다 안정적인 상부전극 콘택을 형성할 수 있다.
본 발명은 실리콘기판의 일방향으로 형성된 활성 영역들에 스위칭 소자들을 형성되고, 일방향에 수직한 타방향으로 연장되는 라인들을 따라 배치되는 스위칭 소자들에 연결되도록 상기 라인들을 따라서 적층 패턴들이 형성되고, 활성 영역들 사이의 소자분리막 상에 형성된 적층 패턴들 위에 상부전극 콘택들이 형성되되, 이웃하는 상기 적층 패턴들 상에 형성되는 상기 상부전극 콘택들이 소자분리막을 사이에 두고 마주하지 않고 상기 활성 영역들을 사이에 두고 마주하도록 타방향을 따라서 지그 재그 형태로 배열된다.
삭제
이렇게 하면, 상기 상부전극 콘택들 간의 간격이 증가하게 되어, 상기 상부전극 콘택들 간에 브릿지가 발생하는 현상을 방지할 수 있다.
따라서, 본 발명은 상변화 기억 소자에서 있어서 누설 전류 증가를 억제할 수 있고, 상변화에 필요한 프로그래밍 전류를 균일화시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 1은 본 발명의 제1실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도로서, 도시된 바와 같이, 실리콘기판(100)에 일방향으로 연장되는 활성 영역(101)들이 형성되고, 활성 영역(101)들 상에 스위칭 소자인 수직형 PN 다이오드(110), 히터용 박막(130)이 적층되고, 그 위에 일방향에 수직한 타방향으로 연장되는 라인을 따라 배치되는 히터용 박막(130)들에 연결되도록 상변화막(141) 및 상부전극(142)의 적층 패턴(140)들이 형성된다. 그리고, 활성 영역(101)들 사이의 소자분리막(102) 상에 형성된 적층 패턴(140)들 위에 상부전극 콘택(151)들이 형성되되, 이웃하는 적층 패턴(140)들 상에 형성되는 상부전극 콘택(151)들이 서로 인접하게 배치되지 않고 활성 영역(101)을 사이에 두고 마주하도록 타방향을 따라서 지그 재그 형태로 배열된다.
도 2는 본 발명의 제2실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도로서, 도시된 바와 같이, 실리콘기판(100)의 일방향으로 연장되는 활성 영역(101)들이 형성되고, 활성 영역(101)들 상에 스위칭 소자인 수직형 PN 다이오드(110), 히터용 박막(130)이 적층되고, 히터용 박막(130)들 위에 일방향에 수직한 타방향으로 연장되는 라인을 따라 배치되는 히터용 박막(130)들에 연결되도록 상변화막(141) 및 상부전극(142)의 적층 패턴(140)들이 형성된다. 그리고, 활성 영역(101)들 사이의 소자분리막(102) 상에 형성된 적층 패턴(140)들 위에 상부전극 제 1 콘택(151A)과 상부전극 제2 콘택(151B)이 적층된 구조의 상부전극 콘택(151)들이 형성되되, 이웃하는 적층 패턴(140)들 상에 형성되는 상부전극 콘택(151)들이 서로 인접하게 배치되지 않고 활성 영역(101)을 사이에 두고 마주하도록 타방향을 따라서 지그 재그 형태로 배열된다.
자세하게, 도 3a 내지 도 3h는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 나타낸 공정별 평면도이며, 도 4a 내지 도 4h는 도 3a 내지 도 3h의 A-A'선을 따라 자른 단면도로서, 이를 참조하여 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하도록 한다.
도 3a 및 도 4a를 참조하면, 제1방향(301)으로 연장되는 활성 영역(101)들 및 활성 영역(101)들을 한정하는 소자분리막(102)이 구비된 실리콘기판(100) 상에 제1층간절연막(191)을 형성한다. 상기 실리콘기판(100)의 활성 영역(101)에는 불순물 영역(미도시)을 포함하고 있다.
그런 다음, 상기 제1층간절연막(191)을 식각하여 스위칭 소자 형성 영역을 한정하는 제1콘택홀 및 후속의 워드라인과 콘택하는 콘택 플러그 형성 영역을 한정하는 제2콘택홀을 형성한다.
다음으로, 상기 제1콘택홀 내에 스위칭 소자인 수직형 PN 다이오드(110)를 형성하고, 상기 제2콘택홀 내에 제1콘택 플러그(121)를 형성한다.
바람직하게, 상기 수직형 PN 다이오드(110)는 상기 제1콘택홀 내에 에피실리콘층을 형성한 후, 상기 에피실리콘막에 N형 불순물을 이온주입하여 N형 영역을 형성하고, 상기 에피실리콘막의 상부 표면에 P형 불순물을 이온주입하여, 이로써, 수직형 PN 다이오드(110)를 형성한다.
도 3b 및 도 4b를 참조하면, 상기 제1콘택 플러그(121) 및 스위칭 소자인 PN 다이오드(110)가 형성된 실리콘기판(100) 상에 제2층간절연막(192)을 형성한 후, 상기 PN 다이오드(110)의 상단부를 노출시키는 제3콘택홀을 형성한다.
그런다음, 상기 제3콘택홀 내에 히터용 박막(130)을 형성한다. 상기 히터용 박막(130)은 후속의 상변화막에 전류 흐름을 형성시켜 상변화막에 주울(Joule) 열을 발생시키는 역할은 한다. 상기 히터용 박막(130)은 작은 폭을 가질 수록 좋다.
도 3c 및 도 4c를 참조하면, 히터용 박막(130)을 포함하여 상기 제2층간절연막(192) 상에 상변화 물질과 상부전극용 물질을 순차적으로 증착한다.
그런다음, 상기 상부전극용 물질과 상변화 물질을 패터닝하여 상기 제1방향(301)과 수직한 제2방향(302)으로 연장되는 라인을 따라 형성되는 히터용 박막(130)들에 연결되며 상변화막(141)과 상부전극(142)이 적층된 구조의 적층 패턴(140)들을 형성한다.
상기 적층 패턴(140)들은 상기 제1방향(301)과 수직한 방향인 제2방향(302)으로 연장되는 라인 형태로 형성된다.
도 3d 및 도 4d를 참조하면, 상기 적층 패턴(140)들을 덮도록 제3층간절연막(193)을 형성한 후, 제3층간절연막(193)에 소자분리막(102) 상에 형성된 적층패턴(140)들의 상부면을 노출시키는 제4콘택홀들을 형성함과 아울러 상기 제1콘택 플러그(121)의 상부면을 노출시키는 제5콘택홀들을 형성한다.
상기 제4콘택홀들은 이웃하는 적층 패턴(140)들을 노출시키는 것들이 활성 영역(101)들을 사이에 두고 마주하도록, 지그재그 형태로 배치되게 형성된다.
그런 다음, 상기 제4콘택홀 내에 상기 상부전극(140)과 연결되는 상부전극 제1콘택(151)을 형성함과 아울러 상기 제5콘택홀 내에 상기 제1콘택 플러그(121)와 연결되는 제2콘택 플러그(122)를 형성한다.
여기서, 이웃하는 적층 패턴(140)들을 노출하는 제4콘택홀들이 소자분리막(102)을 사이에 두고 마주하지 않고 활성 영역(101)들을 사이에 두고 마주하도록 형성되어 있으므로, 이웃하는 적층 패턴(140)들 상에 형성되는 상부전극 제1콘택(151)들은 활성 영역(101)들을 사이에 두고 마주하며 지그재그 형태로 배치된다.
그래서, 상기 상부전극 제1콘택(151)들 간의 간격이 종래 대비 증가하게 되면서, 상기 상부전극 제1콘택들(151) 간에 브릿지가 발생하는 현상을 방지할 수 있다.
한편, 본 발명에서는, 상기 상부전극 제1콘택(151)이 형성되는 제4콘택홀과 상기 제2콘택 플러그(122)가 형성되는 제5콘택홀은 동시에 형성하거나, 또는, 상기 제5콘택홀을 형성한 후, 상기 제4콘택홀을 형성할 수 있다.
즉, 상기 상부전극 제1콘택(151)과 상기 제2콘택 플러그(122)를 동시에 형성하거나, 또는, 상기 제2콘택 플러그(122)를 형성한 후에 상기 상부전극 제1콘 택(151)을 형성할 수 있다.
도 3e 및 도 4e를 참조하면, 상기 상부전극 제1콘택(151) 및 상기 제2콘택 플러그(122)를 포함하여 상기 제3층간절연막(193) 상에 버퍼용 물질을 증착한 후, 상기 버퍼용 물질을 식각하여 상기 상부전극 제1콘택(151) 상에 버퍼용 제1콘택(161)을 형성함과 아울러 상기 제2콘택 플러그(122) 상에 버퍼용 제2콘택(162)을 형성한다.
여기서, 상기 상부전극 제1콘택(151) 상에 형성된 버퍼용 제1콘택(161)은 후속의 상부전극 제2콘택의 형성시 공정 마진을 높이는 역할을 하고, 상기 제2콘택 플러그(122) 상에 형성된 버퍼용 제2콘택(162)은 후속의 제2콘택 플러그(122) 상에 형성되는 콘택 플러그의 형성시 공정 마진을 높이는 역할을 한다.
도 3f 및 도 4f를 참조하면, 상기 제 1 콘택(161) 및 버퍼용 제2콘택(162)을 덮도록 제4층간절연막(194)을 형성한 후, 상기 버퍼용 제1콘택(161)의 상단부를 노출시키는 제6콘택홀을 형성한다.
그런다음, 상기 제6콘택홀 내에 상부전극 제2콘택(152)을 형성하여, 상기 상부전극 제1콘택(151)과 상부전극 제2콘택(152)의 적층 구조로 이루어진 상부전극 콘택을 형성한다.
이처럼, 본 발명은 상기 상부전극 콘택을 상기 상부전극 제1콘택(151)과 상부전극 제2콘택(152)의 적층 구조로 형성함으로써, 단일 콘택으로 높은 높이의 상부전극 콘택을 형성하는 경우보다 안정적인 상부전극 콘택을 형성할 수 있다.
구체적으로, 본 발명은 상부전극 콘택을 상부전극 상에 단일 콘택으로 형성하지 않고, 먼저, 상부전극 상에 상부전극 제1콘택(151)을 형성시킨 후, 상기 상부 전극 제1콘택(151) 상에 상부전극 제2콘택(152)을 형성한다.
이렇게 하면, 상기 상부전극 제1콘택(151)과 제2콘택(152)을 각각 낮은 높이로 형성할 수 있게 되어, 단일 콘택으로 상부전극 콘택을 형성하는 경우 보다 상부전극 콘택의 공정 마진을 높일 수 있게 된다.
도 3g 및 도 4g를 참조하면, 상기 상부전극 콘택을 포함하여 상기 제4층간절연막 상에 상기 제2방향(302)으로 연장되는 라인을 따라 형성된 상부전극 제2콘택(152)들에 연결되는 비트라인(170)들을 형성한다.
도 3f 및 도 4h를 참조하면, 상기 비트라인(170)들을 포함하여 상기 제4층간절연막 상에 제5층간절연막(195)을 형성한 후, 상기 제5층간절연막(195)을 식각하여 상기 제2콘택 플러그(122)의 상단부를 노출시키는 제7콘택홀들을 형성한다.
그런다음, 상기 제7콘택홀들 내에 상기 제2콘택 플러그(122)와 연결되는 제3콘택 플러그(123)들을 형성한다.
다음으로, 상기 실리콘기판(100)과 연결되도록 상기 제1방향(301)에 따라 워드라인(180)을 형성한다. 바람직하게, 상기 제1방향(301)에 따라 배열된 제3콘택 플러그(123)들과 연결되도록 워드라인(180)을 형성하여, 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 제1실시예에 따른 상변화 기억 소자를 설명하기 위한 평면도.
도 2는 본 발명의 제2실시예에 따른 상변화 기억 소자를 설명하기 위한 평면도.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도이다.
도 4a 내지 도 4h는 도 3a 내지 도 3h의 A-A'선에 따라 자른 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 실리콘기판 101: 활성 영역
102: 소자분리막 110: 수직형 PN 다이오드
121: 제1콘택 플러그 122: 제2콘택 플러그
123: 제3콘택 플러그 130: 히터용 박막
140: 상변화막 151: 상부전극 제1콘택
152: 상부전극 제2콘택 161: 버퍼용 제1콘택
162: 버퍼용 제2콘택 170: 비트라인
180: 워드라인 301: 제1방향
302: 제2방향

Claims (12)

  1. 기판의 활성영역 상에 형성되며 일방향으로 연장되는 라인들을 따라 배열되는 스위칭 소자들;
    상기 스위칭 소자들에 연결되도록 상기 라인들을 따라서 형성되며 상변화막과 상부전극이 적층된 구조를 갖는 적층 패턴들;
    상기 활성 영역들 사이의 소자분리막 상에 형성된 상기 적층 패턴들 위에 형성되는 상부전극 콘택들을 포함하며,
    이웃하는 적층 패턴들 상에 형성되는 상기 상부전극 콘택들은 상기 소자분리막을 사이에 두고 마주하지 않고 상기 활성 영역을 사이에 두고 마주하도록 상기 일방향을 따라서 지그재그 형태로 배열되는 것을 특징으로 하는 상변화 기억 소자.
  2. 기판의 활성영역 상에 형성되며 일방향으로 연장되는 라인들을 따라 배열되는 스위칭 소자들;
    상기 스위칭 소자들에 연결되도록 상기 라인들을 따라서 형성되며 상변화막과 상부전극이 적층된 구조를 갖는 적층 패턴들;
    상기 활성 영역들 사이의 소자분리막 상에 형성된 상기 적층 패턴들 위에 형성되며 제 1 콘택과 제 2 콘택이 적층된 구조를 갖는 상부전극 콘택들을 포함하며,
    이웃하는 적층 패턴들 상에 형성되는 상기 상부전극 콘택들은 상기 소자분리막을 사이에 두고 마주하지 않고 상기 활성 영역을 사이에 두고 마주하도록 상기 일방향을 따라서 지그재그 형태로 배열되는 것을 특징으로 하는 상변화 기억 소자.
  3. 제1방향으로 연장되는 활성 영역들 및 상기 활성 영역들을 한정하는 소자분리막을 포함하는 실리콘기판;
    상기 활성 영역상에 형성되는 복수의 스위칭 소자들;
    상기 제1방향과 수직한 제2방향으로 연장되는 라인들을 따라 배열되는 스위칭 소자들에 연결되도록 상기 라인들을 따라서 형성되며, 상변화막 및 상부전극이 적층된 구조를 갖는 적층 패턴들;
    상기 소자분리막 상에 형성된 상기 적층 패턴들 위에 형성되며 이웃하는 적층 패턴들 상에 형성된 것들이 상기 소자분리막을 사이에 두고 마주하지 않고 상기 활성 영역을 사이에 두고 마주하도록 상기 제 2방향을 따라서 지그재그 형태로 배열되는 상부전극 콘택들; 및
    상기 제2방향으로 연장되는 라인들을 따라서 배열되는 상기 상부전극 콘택들에 연결되도록 상기 라인들을 따라서 형성되는 비트라인들;
    을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  4. 제 3 항에 있어서,
    상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 상변화 기억 소자.
  5. 제 3 항에 있어서,
    상기 스위칭 소자와 상변화막을 연결시키는 히터용 박막이 포함된 것을 특징으로 하는 상변화 기억 소자.
  6. 제 3 항에 있어서,
    상기 상부전극 콘택은 상부전극 제1콘택과 상부전극 제2콘택의 적층 구조로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  7. 제 6 항에 있어서,
    상기 상부전극 제1콘택과 상부전극 제2콘택 사이에 버퍼용 콘택이 포함된 것을 특징으로 상변화 기억 소자.
  8. 제1방향으로 연장되는 활성 영역들 및 상기 활성 영역들을 한정하는 소자분리막이 구비된 실리콘기판의 상기 활성 영역 상에 스위칭 소자들을 형성하는 단계;
    상기 제2방향으로 연장되는 라인들을 따라 배열되는 스위칭 소자들에 연결되도록 상기 라인들을 따라서 상변화막 및 상부전극이 적층된 구조의 적층 패턴들을 형성하는 단계;
    상기 소자분리막 상에 형성된 상기 적층 패턴들 위에 형성되며 이웃하는 적층 패턴들 상에 형성된 것들이 상기 소자분리막을 사이에 두고 마주하지 않고 상기 활성 영역을 사이에 두고 마주하도록 상기 제 2방향을 따라서 지그재그 형태로 배열되게 상부전극 콘택들을 형성하는 단계;
    상기 제2방향으로 연장되는 라인들을 따라 배열되는 상기 상부전극 콘택들과 연결되도록 비트라인들을 형성하는 단계; 및
    상기 실리콘기판과 연결되도록 상기 제1방향에 따라 워드라인을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 스위칭 소자는 수직형 PN 다이오드로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  10. 제 8 항에 있어서,
    상기 스위칭 소자를 형성하는 단계 후, 상기 상변화막과 상부전극의 적층 패턴을 형성하는 단계 전,
    상기 스위칭 소자 상부에 히터용 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  11. 제 8 항에 있어서,
    상기 상부전극 콘택을 형성하는 단계는,
    상기 이웃하는 적층 패턴들 상에 형성된 것들이 상기 소자분리막을 사이에 두고 마주하지 않고 상기 활성 영역을 사이에 두고 마주하도록 상기 제 2방향을 따라서 지그재그 형태로 배열되게 상부전극 제1콘택을 형성하는 단계; 및
    상기 상부전극 제1콘택 상에 상부전극 제2콘택을 형성하는 단계;
    로 구성된 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 상부전극 제1콘택을 형성하는 단계 후, 상기 상부전극 제2콘택을 형성하는 단계 전, 상기 상부전극 제1콘택 상에 버퍼용 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
KR1020080015522A 2008-02-20 2008-02-20 상변환 기억 소자 및 그의 제조방법 KR100967681B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080015522A KR100967681B1 (ko) 2008-02-20 2008-02-20 상변환 기억 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080015522A KR100967681B1 (ko) 2008-02-20 2008-02-20 상변환 기억 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090090204A KR20090090204A (ko) 2009-08-25
KR100967681B1 true KR100967681B1 (ko) 2010-07-07

Family

ID=41208130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080015522A KR100967681B1 (ko) 2008-02-20 2008-02-20 상변환 기억 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100967681B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069765A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 상변환 기억 소자
WO2007132525A1 (ja) 2006-05-16 2007-11-22 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
KR100791008B1 (ko) 2006-12-26 2008-01-04 삼성전자주식회사 서로 인접하는 셀들에 공유된 상변화 물질 패턴을 구비하는상변화 메모리 소자 및 이를 구비하는 전자제품

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069765A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 상변환 기억 소자
WO2007132525A1 (ja) 2006-05-16 2007-11-22 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
KR100791008B1 (ko) 2006-12-26 2008-01-04 삼성전자주식회사 서로 인접하는 셀들에 공유된 상변화 물질 패턴을 구비하는상변화 메모리 소자 및 이를 구비하는 전자제품

Also Published As

Publication number Publication date
KR20090090204A (ko) 2009-08-25

Similar Documents

Publication Publication Date Title
KR100973273B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100967680B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR101000471B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100967676B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100967681B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100929633B1 (ko) 상변화 기억 소자
KR101161664B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100997783B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100979239B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100945509B1 (ko) 상변화 기억 소자
KR100979226B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101052869B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20090001193A (ko) 상 변화 기억 소자 및 그의 제조방법
KR20100052306A (ko) 상변화 기억 소자 및 그의 제조방법
KR20090042580A (ko) 상변화 기억 소자 및 그 제조방법
KR20090014022A (ko) 상변화 기억 소자
KR20100130072A (ko) 상변화 기억 소자의 스위칭 소자 형성방법
KR20090003712A (ko) 피엔 다이오드를 이용한 상변화 기억 소자
KR101035145B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070102230A (ko) 상변환 기억 소자
KR20100052313A (ko) 상변환 기억 소자의 제조방법
KR20090114149A (ko) 상변화 기억 소자 및 그의 제조방법
KR20090114150A (ko) 상변화 기억 소자의 제조방법
KR20090015728A (ko) 상변화 기억 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee