KR20090003712A - 피엔 다이오드를 이용한 상변화 기억 소자 - Google Patents

Abstract

본 발명은 PN 다이오드를 이용한 상변화 기억 소자를 개시한다. 개시된 본 발명은, 플랫 지역과 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역을 포함하며, 상기 활성 영역에 불순물 영역이 구비된 실리콘기판과, 상기 활성 영역 상에 등간격으로 형성된 PN 다이오드와, 상기 PN 다이오드 상에 형성된 하부전극 콘택플러그와, 상기 하부전극 콘택플러그 상에 형성된 상변화막과 상부전극의 적층패턴과, 상기 상부전극 상에 형성된 상부전극 콘택플러그와, 상기 활성 영역과 수직하는 방향에 따라 활성 영역 상에 배열된 상부전극 콘택플러그와 콘택하도록 형성된 다수의 비트라인과, 상기 웨이브 형인 활성영역의 일측 상에 형성된 콘택 및 상기 콘택과 연결되며, 상기 활성 영역의 방향에 따라 형성된 다수의 워드라인을 포함한다.

Description

피엔 다이오드를 이용한 상변화 기억 소자{Phase change RAM device using PN diode}

도 1a 및 도 1b는 본 발명의 실시예에 따른 웨이브 형 활성영역 상에 PN 다이오드가 형성되는 모습을 설명하기 위한 평면도.

도 2a 내지 도 2h는 본 발명의 일실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도.

도 3은 본 발명의 다른 실시예에 따른 상변화 기억 소자를 설명하기 위한 평면도.

* 도면의 주요 부분에 대한 부호의 설명 *

100: 실리콘기판 110,310: 활성 영역

111,311: 플랫 지역 112,312: 슬로프 지역

120,320: PN 다이오드 130: 하부전극 콘택플러그

150: 상변화막과 상부전극의 적층패턴 160: 상부전극 콘택플러그

170: 비트라인 180: 콘택

190: 워드라인

본 발명은 상변화 기억 소자에 관한 것으로, 보다 상세하게는, PN 다이오드 간의 간격이 넓은 상변화 기억 소자를 제조할 수 있는 상변화 기억 소자에 관한 것이다.

일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.

이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변화 기억 소자(Phase change RAM)가 제안되었다.

이러한, 상기 상변화 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.

한편, 고집적화된 상변화 기억 소자의 개발시 가장 중요한 사항 중의 하나는 프로그래밍 전류를 확보하는 일인데, 그 방안 중의 하나로 상변화 기억 소자에 PN 다이오드를 이용하고 있다.

이와 같은, 종래의 PN 다이오드를 이용한 상변화 기억 소자는 씨모스(CMOS) 트랜지스터에 비해 전류 흐름이 높아 프로그래밍 전류를 확보할 수 있으며, 디램 또는 플래쉬 소자에 비해 셀 사이즈를 작게 형성할 수 있는 장점을 가지고 있다.

종래의 PN 다이오드를 이용한 상변화 기억 소자는 비트라인으로 부터 상부전극과 상변화막을 통해서 PN 다이오드를 걸쳐 실리콘기판의 벌크인 N형 영역을 지나서 워드라인으로 전류 흐름을 형성하고 있다.

그런데, 전술한 바와 같이, 비트라인으로 부터 상부전극과 상변화막을 통해서 PN 다이오드를 걸쳐 실리콘기판의 벌크인 N형 영역을 지나서 워드라인으로 전류가 흐를 때, 상기 벌크인 N형 영역을 통해서 선택되지 않은 셀의 PN 다이오드로 전류 흐름이 형성되고 있다.

이와 같이, 선택된 셀의 PN 다이오드로 부터 불순물 영역을 통해서 선택되지 않은 셀의 PN 다이오드로 전류 흐름이 형성되면, 바이폴라 정션 트랜지스터(Bipolar Junction Transistor: 이하, "BJT") 전류를 높아지게 하고, 높아진 BJT 전류에 의해 상변화 기억 소자의 센싱 마진은 감소하게 된다.

한편, PN 다이오드들 간의 거리를 증가시켜 워드라인으로의 전류 흐름시 선택되지 않은 PN 다이오드의 전류 흐름을 억제할 수는 있으나, 이처럼, 선택되지 않은 PN 다이오드의 전류 흐름을 억제하고자 PN 다이오들 간의 거리를 증가시키게 되면 PN 다이오드들 간의 증가된 거리만큼 셀 사이즈가 커지게 되는 더 큰 이슈가 발생하게 된다.

본 발명은 셀 사이즈의 증가 없이 PN 다이오드들 간의 거리를 증가시킬 수 있는 상변화 기억 소자를 제공함에 그 목적이 있다.

본 발명은, 플랫 지역과 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역을 포함하며, 상기 활성 영역에 불순물 영역이 구비된 실리콘기판; 상기 활성 영역 상에 등간격으로 형성된 PN 다이오드; 상기 PN 다이오드 상에 형성된 하부전극 콘택플러그; 상기 하부전극 콘택플러그 상에 형성된 상변화막과 상부전극의 적층패턴; 상기 상부전극 상에 형성된 상부전극 콘택플러그; 상기 활성 영역과 수직하는 방향에 따라 활성 영역 상에 배열된 상부전극 콘택플러그와 콘택하도록 형성된 다수의 비트라인; 상기 웨이브 형인 활성영역의 일측 끝단부에 형성된 콘택; 및 상기 콘택과 연결되며, 상기 활성 영역의 방향에 따라 형성된 다수의 워드라인;을 포함하는 PN 다이오드를 이용한 상변화 기억 소자를 제공한다.

여기서, 상기 웨이브 형 활성영역은 플랫 지역과 슬로프 지역의 경계 지역이 예각을 가지면서 차례로 배열된 것을 포함한다.

상기 웨이브 형 활성영역은 플랫 지역과 슬로프 지역의 경계 지역이 직각을 가지면서 차례로 배열된 것을 포함한다.

상기 웨이브 형 활성 영역의 플랫 지역과 슬로프 지역의 폭은 동일한 것을 포함한다.

상기 웨이브 형 활성 영역의 슬로프 지역은 플랫 지역의 폭 보다 넓은 폭을 갖는 것을 포함한다.

상기 불순물 영역은 N형 영역으로 구성된 것을 포함한다.

상기 웨이브 형 활성 영역의 플랫 지역과 슬로프 지역의 폭이 동일한 경우, 상기 PN 다이오드는 상기 활성 영역의 플랫 지역에 형성된 것을 포함한다.

상기 웨이브 형 활성 영역의 슬로프 지역이 플랫 지역의 폭 보다 넓은 폭을 갖는 경우, 상기 PN 다이오드는 상기 활성 영역의 슬로프 지역에 형성된 것을 포함한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

본 발명은, 플랫(Flat) 지역과 슬로프(slope) 지역이 연속해서 일방향으로 연장하는 웨이브 형(type) 활성 영역을 갖으며, 상기 활성 영역 내에 불순물 영역이 구비된 실리콘기판을 구성하고, 상기 실리콘기판의 웨이브 형 활성 영역 상에 PN 다이오드를 형성하는 것을 특징으로 한다.

도 1a 및 도 1b는 본 발명의 실시예에 따른 웨이브 형 활성 영역 상에 PN 다이오드가 형성된 모습을 보여주는 도면이다.

도 1a를 참조하면, 상기 PN 다이오드(120)는 상기 웨이브 형 활성 영역(110)의 플랫 지역(111)에 형성된 모습이며, 도 1b를 참조하면, 상기 PN 다이오드(120)는 상기 웨이브 형 활성 영역(110)의 슬로프 지역(112)에 형성된 모습이다.

이처럼, 본 발명은 상기 웨이브 형 활성 영역(110) 상에 PN 다이오드(120)를 형성함으로써, 종래의 기술에 따른 바(Bar) 형의 활성 영역 상에 PN 다이오드가 형성되는 경우 보다, 셀 사이즈의 증가 없이 PN 다이오드들 간의 거리를 증가시킬 수 있다.

따라서, 본 발명은, PN 다이오드들 간의 거리 증가로 인하여, 선택된 PN 다이오드로 부터 불순물 영역을 통해서 워드라인으로의 전류 흐름시, 선택된 PN 다이오드로 부터 불순물 영역을 통해서 선택되지 않은 PN 다이오드로 형성되는 BJT 전류를 감소시킬 수 있다.

자세하게, 도 2a 내지 2h는 본 발명의 실시예에 따른 PN 다이오드를 이용한 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도로서, 이를 참조하여 설명하면 다음과 같다.

도 2a를 참조하면, 플랫 지역(111)과 슬로프 지역(112)이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역(110)을 포함하는 실리콘기판(100)의 표면에 N형 불순물 이온주입을 수행하여 상기 웨이브 형인 활성 영역(110) 내에 N형의 불순물 영역(101)을 형성한다. 상기 웨이브 형 활 성영역(110)은 플랫 지역(111)과 슬로프 지역의(112) 경계 지역이 예각을 가지면서 차례로 배열되게 형성하며, 상기 플랫 지역(111)과 슬로프 지역(112)의 폭이 동일하도록 형성한다.

한편, 도시하지는 않았으나, 상기 웨이브 형 활성영역은 상기 플랫 지역과 슬로프 지역의 경계 지역이 직각을 가지면서 차례로 배열되게 형성한다.

도 2b를 참조하면, 상기 N형의 불순물 영역(101)이 형성된 상기 웨이브 형 활성 영역(110) 상에 상기 웨이브 형 활성 영역의 플랫 지역(111)을 노출시키는 홀이 구비된 제1절연막(미도시)을 형성한 후, 상기 홀 내에 N형 실리콘막과 P형 실리콘막으로 구성된 PN 다이오드(120)를 형성한다.

이와 같이, 상기 PN 다이오드(120)를 상기 웨이브 형 활성 영역의 플랫 지역(111) 상에 형성함으로써, 종래 대비 이웃하는 PN 다이오드들 간의 간격을 증가시킬 수 있다.

구체적으로, 종래 기술에 따른 PN 다이오드를 이용한 상변화 기억 소자에서는, 바(Bar) 형의 활성 영역 상에 형성된 PN 다이오드로부터 불순물 영역을 통해서 후속의 워드라인으로의 전류 흐름을 이뤘다.

그러나, 상기 PN 다이오드가 바 형의 활성 영역 상에 형성되는 것에 의하여 이웃하는 PN 다이오드들 간의 거리가 가까워지게 되면서, PN 다이오드로부터 불순물 영역을 통한 워드라인으로의 전류 흐름시, 선택되지 않은 PN 다이오드로의 전류 흐름이 형성되었다.

이에, 본 발명에서는, 플랫 지역과 슬로프 지역이 연속해서 일방향으로 연장 하는 웨이브 형의 활성 영역을 구현하고, 상기 웨이브 형 활성 영역 상에 PN 다이오드를 형성하는 것으로 셀 사이즈의 증가 없이 PN 다이오드들 간의 거리를 증가시킨다.

이처럼, 본 발명은 웨이브 형의 활성 영역에 PN 다이오드를 형성함으로써, 셀 사이즈의 증가 없이 종래 대비 PN 다이오드들 간의 거리를 증가시킬 수 있고, 그래서, PN 다이오드로부터 불순물 영역을 통한 워드라인으로의 전류 흐름시, 선택되지 않은 PN 다이오드로의 전류 흐름을 억제시킬 수 있다.

도 2c를 참조하면, 상기 PN 다이오드(120)가 형성된 실리콘기판(100) 상에 상기 PN 다이오드(120)를 노출시키는 하부전극 콘택플러그용 콘택홀이 구비된 제2절연막(미도시)을 형성한 후, 상기 하부전극 콘택플러그용 콘택홀 내에 형성된 하부전극 콘택플러그(130)를 형성한다.

도 2d를 참조하면, 상변화 물질과 상부전극용 물질의 증착 및 식각 공정을 진행하여 상기 하부전극 콘택플러그(130) 상에 상변화막과 상부전극의 적층패턴(150)을 형성한다.

도 2e를 참조하면, 상기 적층패턴(150)이 형성된 실리콘기판(100) 상에 상기 적층패턴(150)을 노출시키는 상부전극 콘택플러그용 콘택홀이 구비된 제3절연막(미도시)을 형성한 후, 상기 상부전극 콘택플러그용 콘택홀 내에 상부전극 콘택플러그(160)를 형성한다.

도 2f를 참조하면, 상기 상부전극 콘택플러그(160)가 형성된 실리콘기판(100) 상에 상기 웨이브 형 활성 영역(110)과 수직하는 방향에 따라 활성 영역 상에 배열된 상부전극 콘택플러그(160)와 콘택하도록 다수의 비트라인(170)을 형성한다.

도 2g를 참조하면, 상기 비트라인(170)이 형성된 실리콘기판(100) 상에 상기 웨이브 형 활성영역(11)의 일측 끝단부를 노출시키는 콘택홀이 구비된 제4절연막(미도시)을 형성한 후, 상기 콘택홀 내에 후속의 워드라인과 콘택하는 콘택(180)을 형성한다.

도 2h를 참조하면, 상기 콘택(180)이 형성된 실리콘기판(100) 상에 상기 콘택(180)과 연결되며, 상기 웨이브 형 활성 영역(110)의 방향에 따라 다수의 워드라인(190)을 형성하여 본 발명의 실시예에 따른 PN 다이오드를 이용한 상변화 기억 소자를 제조한다.

한편, 전술한 바와 같이, 본 발명의 실시예에서는, 플랫 지역(111)과 슬로프 지역(112)이 연속해서 일방향으로 연장하며, 상기 플랫 지역(111)과 슬로프 지역(112)의 폭이 동일한 웨이브 형 활성 영역(110)의 플랫 지역(112) 상에 PN 다이오드(120)가 형성된 구조를 갖는 상변화 기억 소자에 대해 도시하고 설명하였으나, 본 발명의 다른 실시예서는, 도 3에 도시된 바와 같이, 상기 슬로프 지역(312)이 플랫 지역(311)의 폭 보다 큰 폭을 갖는 웨이브 형 활성 영역(310)을 구현할 수 있고, 이처럼, 상기 슬로프 지역(312)이 플랫 지역(311)의 폭 보다 큰 폭을 갖는 경우는, 상기 PN 다이오드(320)는 웨이브 형 활성영역(310)의 슬로프 지역(312) 상에 형성되도록 한다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

본 발명은 플랫(flat) 지역과 슬로프(slope) 지역이 연속해서 일방향으로 연장하는 웨이브 형 활성 영역 상에 PN 다이오드를 형성함으로써, 셀 사이즈의 증가 없이 상기 PN 다이오드들 간의 거리를 증가시킬 수 있고, 그래서, 선택되지 않은 PN 다이오드로의 전류 흐름을 억제할 수 있다.

Claims (8)

1. 플랫 지역과 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역을 포함하며, 상기 활성 영역에 불순물 영역이 구비된 실리콘기판;

   상기 활성 영역 상에 등간격으로 형성된 PN 다이오드;

   상기 PN 다이오드 상에 형성된 하부전극 콘택플러그;

   상기 하부전극 콘택플러그 상에 형성된 상변화막과 상부전극의 적층패턴;

   상기 상부전극 상에 형성된 상부전극 콘택플러그;

   상기 활성 영역과 수직하는 방향에 따라 활성 영역 상에 배열된 상부전극 콘택플러그와 콘택하도록 형성된 다수의 비트라인;

   상기 웨이브 형인 활성영역의 일측 끝단부에 형성된 콘택; 및

   상기 콘택과 연결되며, 상기 활성 영역의 방향에 따라 형성된 다수의 워드라인;

   을 포함하는 것을 특징으로 하는 PN 다이오드를 이용한 상변화 기억 소자.
2. 제 1 항에 있어서,

   상기 웨이브 형 활성 영역은 플랫 지역과 슬로프 지역의 경계 지역이 예각을 가지면서 차례로 배열된 것을 특징으로 하는 상변화 기억 소자.
3. 제 1 항에 있어서,

   상기 웨이브 형 활성 영역은 플랫 지역과 슬로프 지역의 경계 지역이 직각을 가지면서 차례로 배열된 것을 특징으로 하는 상변화 기억 소자.
4. 제 1 항에 있어서,

   상기 웨이브 형 활성 영역의 플랫 지역과 슬로프 지역의 폭은 동일한 것을 특징으로 하는 상변화 기억 소자.
5. 제 1 항에 있어서,

   상기 웨이브 형 활성 영역의 슬로프 지역은 플랫 지역의 폭 보다 넓은 폭을 갖는 것을 특징으로 하는 상변화 기억 소자.
6. 제 1 항에 있어서,

   상기 불순물 영역은 N형 영역으로 구성된 것을 특징으로 하는 상변화 기억 소자.
7. 제 4 항에 있어서,

   상기 웨이브 형 활성 영역의 플랫 지역과 슬로프 지역의 폭이 동일한 경우, 상기 PN 다이오드는 상기 활성 영역의 플랫 지역에 형성된 것을 특징으로 하는 상변화 기억 소자.
8. 제 5 항에 있어서,

   상기 웨이브 형 활성 영역의 슬로프 지역이 플랫 지역의 폭 보다 넓은 폭을 갖는 경우, 상기 PN 다이오드는 상기 활성 영역의 슬로프 지역에 형성된 것을 특징으로 하는 상변화 기억 소자.

Images