KR100945509B1 - 상변화 기억 소자 - Google Patents

상변화 기억 소자 Download PDF

Info

Publication number
KR100945509B1
KR100945509B1 KR1020080012715A KR20080012715A KR100945509B1 KR 100945509 B1 KR100945509 B1 KR 100945509B1 KR 1020080012715 A KR1020080012715 A KR 1020080012715A KR 20080012715 A KR20080012715 A KR 20080012715A KR 100945509 B1 KR100945509 B1 KR 100945509B1
Authority
KR
South Korea
Prior art keywords
contact
switching element
region
phase change
upper electrode
Prior art date
Application number
KR1020080012715A
Other languages
English (en)
Other versions
KR20090087336A (ko
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080012715A priority Critical patent/KR100945509B1/ko
Publication of KR20090087336A publication Critical patent/KR20090087336A/ko
Application granted granted Critical
Publication of KR100945509B1 publication Critical patent/KR100945509B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은, 상변화 기억 소자에 있어서, 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역을 포함하는 실리콘기판을 포함하는 것을 특징으로 한다.

Description

상변화 기억 소자{Phase change memory device}
본 발명은 상변화 기억 소자에 관한 것으로, 보다 상세하게는, 스위칭 소자가 적용된 상변화 기억 소자에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변화 기억 소자(Phase change memory)가 제안되었다.
이러한, 상기 상변화 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
한편, 고집적화된 상변화 기억 소자의 개발시 가장 중요한 사항 중의 하나는 프로그래밍 전류를 확보하는 일인데, 그 방안 중의 하나로 상변화 기억 소자에 스위칭 소자로 PN 다이오드를 적용하고 있다.
이와 같은, PN 다이오드를 이용한 상변화 기억 소자는 씨모스(CMOS) 트랜지스터에 비해 전류 흐름이 높아 프로그래밍 전류를 확보할 수 있으며, 디램 또는 플래쉬 소자에 비해 셀 사이즈를 작게 형성할 수 있는 장점을 가지고 있다.
그런데, 반도체 소자의 고집적화로 인하여 셀 간의 간격이 가까워지게 되면서, 워드라인과 콘택하는 콘택 부분과 PN 다이오드 간의 간격이 점차 가까워지고 있다.
이처럼, 상기 워드라인과 콘택하는 콘택 부분과 PN 다이오드 간의 간격이 가까워지면 가까워질수록 누설 전류 현상이 증가하게 되고, 이는, 셀 간의 불균일한 프로그래밍을 가져오게 한다.
한편, 누설 전류 현상을 억제하기 위하여 상기 콘택과 PN 다이오드 간의 간 격을 증가시킬 수는 있으나, 이는, 상기 콘택과 PN 다이오드 간의 증가된 간격만큼 셀 크기가 커지게 되는 또 다른 이슈를 안고 가게 된다.
본 발명은 워드라인과 콘택하는 콘택 부분과 스위칭 소자 간의 간격을 증가시킬 수 있는 상변화 기억 소자를 제공함에 그 목적이 있다.
본 발명은, 상변화 기억 소자에 있어서, 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역을 포함하는 실리콘기판을 포함하는 상변화 기억 소자를 제공한다.
또한, 본 발명은, 상변화 기억 소자에 있어서, 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 계단 형인 활성 영역을 포함하는 실리콘기판을 포함하는 상변화 기억 소자를 제공한다.
게다가, 본 발명은, 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역을 포함하는 실리콘기판; 상기 활성 영역의 플랫 지역 상에 형성된 스위칭 소자; 상기 활성 영역과 수직한 방향에 따라 형성된 모든 스위칭 소자와 연결하도록 형성된 상변화막과 상부전극의 적층패턴; 상기 적층패턴의 방향에 따라 상기 상부전극과 연결하도록 형성된 비트라인; 상기 활성 영역의 슬로프 지역과 연결하도록 형성된 콘택; 및 상기 활성 영역의 방향에 따라 형성된 모든 콘택과 연결하도록 형성된 워드라인;을 포함하는 상변화 기억 소자를 제공한다.
여기서, 상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 한다.
상기 스위칭 소자는 상기 활성 영역의 플랫 지역에 짝수개로 이루어진 것을 특징으로 한다.
상기 스위칭 소자의 상부에 형성되어 상기 상변화막과 콘택하는 히터용 콘택을 더 포함하는 것을 특징으로 한다.
상기 상부전극의 상부에 형성되어 상기 비트라인과 콘택하는 상부전극용 콘택을 더 포함하는 것을 특징으로 한다.
상기 콘택은 제1콘택과 제2콘택의 적층된 구조로 이루어진 것을 특징으로 한다.
상기 제1콘택 및 제2콘택은 상기 제1콘택 및 상기 제2콘택의 측면이 상기 슬로프 지역의 측면과 서로 평행한 평행 사변형, 정사각형 및 직사각형 중 어느 하나의 형으로 이루어진 것을 특징으로 한다.
아울러, 본 발명은, 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 계단 형인 활성 영역을 포함하는 실리콘기판; 상기 활성 영역의 플랫 지역 상에 형성된 스위칭 소자; 상기 활성 영역과 수직한 방향에 따라 형성된 모든 스위칭 소자와 연결하도록 형성된 상변화막과 상부전극의 적층패턴; 상 기 적층패턴의 방향에 따라 상기 상부전극과 연결하도록 형성된 비트라인; 상기 활성 영역의 슬로프 지역과 연결하도록 형성된 콘택; 및 상기 활성 영역의 방향에 따라 형성된 모든 콘택과 연결하도록 형성된 워드라인;을 포함하는 상변화 기억 소자를 제공한다.
여기서, 상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 한다.
상기 스위칭 소자는 상기 활성 영역의 플랫 지역에 짝수개로 이루어진 것을 특징으로 한다.
상기 스위칭 소자의 상부에 형성되어 상기 상변화막과 콘택하는 히터용 콘택을 더 포함하는 것을 특징으로 한다.
상기 상부전극의 상부에 형성되어 상기 비트라인과 콘택하는 상부전극용 콘택을 더 포함하는 것을 특징으로 한다.
상기 콘택은 제1콘택과 제2콘택의 적층된 구조로 이루어진 것을 특징으로 한다.
상기 제1콘택은 상기 활성 영역의 수직한 방향으로 지그 재그로 이루어진 것을 특징으로 한다.
상기 제1콘택 및 제2콘택은 상기 제1콘택 및 상기 제2콘택의 측면이 상기 슬로프 지역의 측면과 서로 평행한 평행 사변형, 정사각형 및 직사각형 중 어느 하나의 형으로 이루어진 것을 특징으로 한다.
본 발명은 플랫 지역과 슬로프 지역이 연속해서 일방향으로 연장하는 다수의 웨이브 형 또는 계단 형의 활성 영역을 포함하는 실리콘기판의 상기 활성 영역의 플랫 지역에 스위칭 소자를 형성하고, 상기 활성 영역의 슬로프 지역에 워드라인과 콘택하는 콘택을 형성함으로써, 상기 콘택과 스위칭 소자 간의 간격을 증가시킬 수 있다.
따라서, 본 발명은 셀 크기의 증가 없이 상기 콘택과 스위칭 소자 간의 간격을 증가시킬 수 있으므로, 이를 통해, 누설 전류를 감소시킬 수 있고, 셀 간의 균일한 프로그래밍을 확보할 수 있어서, 센싱 마진을 높일 수 있다.
본 발명은 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형의 활성 영역을 포함하는 실리콘기판을 갖는 상변화 기억 소자를 제조한다.
또한, 본 발명은 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 계단 형의 활성 영역을 포함하는 실리콘기판을 갖는 상변화 기억 소자를 제조한다.
이렇게 하면, 상기 플랫 지역에는 스위칭 소자들이 형성되고, 상기 슬로프 지역에는 워드라인과 콘택하는 콘택들이 형성됨으로써, 바 형(bar type)의 활성 영역 상에 스위칭 소자가 형성되는 종래의 기술에 비해 상기 스위칭 소자와 상기 콘택들 간의 간격을 증가시킬 수 있다.
따라서, 본 발명은 셀 크기의 증가 없이 스위칭 소자와 워드라인과 콘택하는 콘택들 간의 거리를 증가시킬 수 있으므로, 이를 통해, 누설 전류를 낮출 수 있고, 셀 간의 프로그래밍을 균일화를 이룰 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 제1실시예에 따른 상변화 기억 소자를 나타낸 평면도이고, 도 2는 본 발명의 제2실시예에 따른 상변화 기억 소자를 나타낸 평면도이다.
도 1을 참조하면, 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역(110)을 포함하는 실리콘기판(100)의 상기 활성 영역(110)의 플랫 지역 상에 스위칭 소자(130)가 형성된다. 바람직하게, 상기 활성 영역(110)의 플랫 지역 상에 짝수 개로 이루어진 수직형 PN 다이오드(130)가 형성된다.
상기 웨이브 형 활성 영역(110)과 수직한 방향에 따라 형성된 모든 수직형 PN 다이오드(130)와 연결하도록 상기 수직형 PN 다이오드(130)와 콘택하는 히터용 콘택(150) 상에 상변화막과 상부전극의 적층패턴(미도시)이 형성된다.
상기 적층패턴의 방향에 따라 상기 상부전극과 연결하도록 상기 상부전극과 콘택하는 상부전극용 콘택(170) 상에 비트라인(180)이 형성되며, 상기 웨이브 형 활성 영역(110)의 방향에 따라 형성된 모든 평행 사변 또는 사각형의 제1콘택(141) 및 제2콘택(142)과 연결하도록 워드라인(190)이 형성된다.
도 2를 참조하면, 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 계단 형인 활성 영역(210)을 포함하는 실리콘기판(200)의 상기 활성 영역의 플랫 지역 상에 스위칭 소자(230)가 형성된다. 바람직하게, 상기 활성 영역의 플랫 지역 상에 짝수 개로 이루어진 수직형 PN 다이오드(230)가 형성된다.
상기 활성 영역(210)과 수직한 방향에 따라 형성된 모든 수직형 PN 다이오드(230)와 연결하도록 상기 수직형 PN 다이오드(230)와 콘택하는 히터용 콘택(250) 상에 상변화막과 상부전극의 적층패턴(미도시)이 형성된다.
상기 적층패턴의 방향에 따라 상기 상부전극과 연결하도록 상기 상부전극과 콘택하는 상부전극용 콘택(270) 상에 비트라인(280)이 형성되며, 상기 계단 형 활성 영역(210)의 방향에 따라 형성된 모든 평행 사변 또는 사각형의 제1콘택(241)과 제2콘택(242)과 연결하도록 워드라인(290)이 형성된다.
자세하게, 도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도로서, 이를 참조하여 설명하면 다음과 같다.
도 3a를 참조하면, 스위칭 소자가 형성되는 플랫 지역(flat area, 121)과 상기 스위칭 소자가 형성되지 않는 슬로프 지역(slope area, 122)이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역(110)을 포함하는 실리콘기판(100)을 마련한다.
그런다음, 상기 실리콘기판(100)에 N형 불순물을 도핑하여 상기 실리콘기 판(100) 내에 N형 영역(미도시)을 형성한다.
도 3b를 참조하면, 상기 실리콘기판 상(100)에 제1절연막(미도시)을 증착한 후, 상기 제1절연막을 식각하여 상기 활성 영역의 플랫 지역(121)에 스위칭 소자 형성 영역을 노출시키는 제1콘택홀을 형성한다.
그런다음, 상기 제1콘택홀 내에 실리콘막을 형성한 후, 상기 실리콘막의 표면에 불순물을 도핑하여, 이를 통해, 상기 활성 영역의 플랫 지역(121) 상에 스위칭 소자인 수직형 PN 다이오드(130)로 형성한다.
상기 수직형 PN 다이오드(130)는 상기 활성 영역의 플랫 지역(121) 상에 짝수개로 형성한다.
도 3c를 참조하면, 상기 슬로프 지역(122)의 제1절연막을 식각하여 제2콘택홀을 형성한 후, 상기 제2콘택홀 내에 상기 실리콘기판(100)의 N형 영역과 콘택하는 제1콘택(141)을 형성한다. 상기 제1콘택(141)은 제1콘택의 측면이 상기 슬로프 지역(122)의 측면과 서로 평행한 평행 사변형, 정사각형 및 직사각형 중 어느 하나의 형으로 형성한다.
한편, 상기 실리콘기판(100) 상에 제1콘택(141)을 먼저 형성한 후, 상기 수직형 PN 다이오드(130)를 형성할 수 있다.
그런다음, 상기 제1콘택(141)을 포함하여 제1절연막 상에 제2절연막(미도시)을 증착한 후, 상기 활성 영역의 플랫 지역(121)에 형성된 수직형 PN 다이오드(130)를 노출시키는 제3콘택홀을 형성한다.
다음으로, 상기 제3콘택홀 내에 상기 수직형 PN 다이오드(130)와 콘택하는 히터용 콘택(150)을 형성한다.
도 3d를 참조하면, 상기 웨이브 형 활성 영역(110)과 수직한 방향에 따라 형성된 모든 수직형 PN 다이오드(130)과 연결하도록 상기 히터용 콘택(150)을 포함한 제2절연막 상에 상변화막과 상부전극의 적층패턴(160)을 형성한다.
그런다음, 상기 상변화막과 상부전극의 적층 패턴(160)을 덮는 제3절연막(미도시)을 증착한 후, 상기 적층패턴(160)의 상부전극을 노출시키는 제4콘택홀을 형성한다.
다음으로, 상기 제4콘택홀 내에 상기 적층패턴(160)의 상부전극과 콘택하는 상부전극용 콘택(170)을 형성한다.
도 3e를 참조하면, 상기 적층패턴(160)의 상부전극 상에 상기적층패턴(160)의 방향에 따라 형성된 상부전극용 콘택(170)과 연결하도록 상기 상부전극과 동일한 폭을 갖는 비트라인(180)을 형성한다.
그런다음, 상기 비트라인(180)을 덮도록 제4절연막(미도시)을 증착한 후, 상기 활성 영역의 슬로프 지역(122)에 형성된 제1콘택(141) 부분을 노출시키는 제5콘택홀을 형성한다.
다음으로, 상기 제5콘택홀 내에 상기 제1콘택(141)과 콘택하는 제2콘택(142)을 형성한다. 상기 제2콘택(142)은 상기 제2콘택의 측면이 상기 슬로프 지역(122)의 측면과 서로 평행한 평행 사변형, 정사각형 및 직사각형 중 어느 하나의 형으로 형성한다. 상기 제2콘택(142)은 상기 제1콘택(141)과 동일한 크기로 형성하거나, 또는, 상기 제1콘택(141) 보다 작은 크기로 형성한다.
여기서, 상기 웨이브 형 활성 영역(110) 내의 N형 영역과 후속의 워드라인을 연결시키기 위한 콘택, 즉, 상기 제1콘택과 제2콘택으로 적층된 콘택들이 상기 활성 영역의 슬로프 지역에 형성됨으로써, 상기 콘택과 상기 수직형 PN 다이오드와의 간격은 증가하게 된다.
도 3f를 참조하면, 상기 웨이브 형 활성 영역(110)의 방향에 따라 형성된 모든 제2콘택(142)과 연결하도록 워드라인(190)을 형성하여, 이로써, 본 발명의 제1실시예에 따른 상변화 기억 소자를 제조한다.
도 4a 내지 도 4f는 본 발명의 제2실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도로서, 이를 참조하여 설명하면 다음과 같다.
도 4a를 참조하면, 스위칭 소자가 형성되는 플랫 지역(221)과 상기 스위칭 소자가 형성되지 않는 슬로프 지역(222)이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 계단 형인 활성 영역(210)을 포함하는 실리콘기판(200)을 마련한다.
그런다음, 상기 실리콘기판(200)에 N형 불순물을 도핑하여 상기 실리콘기판(200) 내에 N형 영역(미도시)을 형성한다.
도 4b를 참조하면, 상기 실리콘기판 상(200)에 제1절연막(미도시)을 증착한 후, 상기 제1절연막을 식각하여 상기 활성 영역의 플랫 지역(221)에 스위칭 소자 형성 영역을 노출시키는 제1콘택홀을 형성한다.
그런다음, 상기 제1콘택홀 내에 실리콘막을 형성한 후, 상기 실리콘막의 표면에 불순물을 도핑하여, 이를 통해, 상기 활성 영역의 플랫 지역(221) 상에 스위 칭 소자인 수직형 PN 다이오드(230)로 형성한다.
상기 수직형 PN 다이오드(230)는 상기 활성 영역의 플랫 지역(221) 상에 짝수개로 형성한다.
도 4c를 참조하면, 상기 슬로프 지역(222)의 제1절연막을 식각하여 제2콘택홀을 형성한 후, 상기 제2콘택홀 내에 상기 실리콘기판(200)의 N형 영역과 콘택하는 제1콘택(241)을 형성한다.
상기 제1콘택(241)은 상기 제1콘택의 측면이 상기 슬로프 지역(222)의 측면과 서로 평행한 평행 사변형, 정사각형 및 직사각형 중 어느 하나의 형으로 형성하며, 상기 계단 형 활성 영역(210)의 수직한 방향에 따라 지그 재그로 형성한다.
그런다음, 상기 제1콘택(241)을 포함하여 제1절연막 상에 제2절연막(미도시)을 증착한 후, 상기 활성 영역의 플랫 지역(221)에 형성된 수직형 PN 다이오드(230)를 노출시키는 제3콘택홀을 형성한다.
다음으로, 상기 제3콘택홀 내에 상기 수직형 PN 다이오드(230)와 콘택하는 히터용 콘택(250)을 형성한다.
도 4d를 참조하면, 상기 계단 형 활성 영역(210)과 수직한 방향에 따라 형성된 모든 수직형 PN 다이오드(230)과 연결하도록 상기 히터용 콘택(250)을 포함한 제2절연막 상에 상변화막과 상부전극의 적층패턴(260)을 형성한다.
그런다음, 상기 상변화막과 상부전극의 적층 패턴(260)을 덮는 제3절연막(미도시)을 증착한 후, 상기 적층패턴(260)의 상부전극을 노출시키는 제4콘택홀을 형성한다.
다음으로, 상기 제4콘택홀 내에 상기 적층패턴(260)의 상부전극과 콘택하는 상부전극용 콘택(270)을 형성한다.
도 4e를 참조하면, 상기 적층패턴(260)의 상부전극 상에 상기 적층패턴(260)의 방향에 따라 형성된 상부전극용 콘택(270)과 연결하도록 상기 상부전극과 동일한 폭을 갖는 비트라인(280)을 형성한다.
그런다음, 상기 비트라인(280)을 덮도록 제4절연막(미도시)을 증착한 후, 상기 활성 영역의 슬로프 지역(222)에 형성된 제1콘택(241) 부분을 노출시키는 제5콘택홀을 형성한다.
다음으로, 상기 제5콘택홀 내에 상기 제1콘택(241)과 콘택하는 제2콘택(242)을 형성한다. 상기 제2콘택(242)은 상기 제2콘택의 측면이 상기 슬로프 지역(222)의 측면과 서로 평행한 평행 사변형, 정사각형 및 직사각형 중 어느 하나의 형으로 형성한다.
도 4f를 참조하면, 상기 계단 형 활성 영역(210)의 방향에 따라 형성된 모든 제2콘택(242)과 연결하도록 워드라인(290)을 형성하여, 이로써, 본 발명의 제2실시예에 따른 상변화 기억 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 제1실시예에 따른 상변화 기억 소자를 설명하기 위한 평면도.
도 2는 본 발명의 제2실시예에 따른 상변화 기억 소자를 설명하기 위한 평면도.
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도.
도 4a 내지 도 4f는 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100,200: 실리콘기판 110,210: 활성 영역
121,221: 활성 영역의 플랫 지역 122,222: 활성 영역의 슬로프 지역
130,230: PN 다이오드 141,241: 제1콘택
142,242: 제2콘택 150, 250: 히터용 콘택
160,260: 상변화막과 상부전극의 적층패턴 170,270: 상부전극용 콘택
180,280: 비트라인 190,290: 워드라인
1

Claims (17)

  1. 상변화 기억 소자에 있어서,
    스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역을 포함하는 실리콘기판을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  2. 상변화 기억 소자에 있어서,
    스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 계단 형인 활성 영역을 포함하는 실리콘기판을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  3. 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 웨이브 형인 활성 영역을 포함하는 실리콘기판;
    상기 활성 영역의 플랫 지역 상에 형성된 스위칭 소자;
    상기 활성 영역과 수직한 방향에 따라 형성된 모든 스위칭 소자와 연결하도록 형성된 상변화막과 상부전극의 적층패턴;
    상기 적층패턴의 방향에 따라 상기 상부전극과 연결하도록 형성된 비트라인;
    상기 활성 영역의 슬로프 지역과 연결하도록 형성된 콘택; 및
    상기 활성 영역의 방향에 따라 형성된 모든 콘택과 연결하도록 형성된 워드라인;
    을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  4. 제 3 항에 있어서,
    상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 하는 상변화 기억 소자.
  5. 제 3 항에 있어서,
    상기 스위칭 소자는 상기 활성 영역의 플랫 지역에 짝수개로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  6. 제 3 항에 있어서,
    상기 스위칭 소자의 상부에 형성되어 상기 상변화막과 콘택하는 히터용 콘택을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  7. 제 3 항에 있어서,
    상기 상부전극의 상부에 형성되어 상기 비트라인과 콘택하는 상부전극용 콘택을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  8. 제 3 항에 있어서,
    상기 콘택은 제1콘택과 제2콘택의 적층된 구조로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  9. 제 8 항에 있어서,
    상기 제1콘택 및 제2콘택은 상기 제1콘택 및 상기 제2콘택의 측면이 상기 슬로프 지역의 측면과 서로 평행한 평행 사변형, 정사각형 및 직사각형 중 어느 하나의 형으로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  10. 스위칭 소자가 형성되는 플랫 지역과 상기 스위칭 소자가 형성되지 않는 슬로프 지역이 연속해서 일방향으로 연장하고 타방향으로 등간격으로 배열된 다수의 계단 형인 활성 영역을 포함하는 실리콘기판;
    상기 활성 영역의 플랫 지역 상에 형성된 스위칭 소자;
    상기 활성 영역과 수직한 방향에 따라 형성된 모든 스위칭 소자와 연결하도록 형성된 상변화막과 상부전극의 적층패턴;
    상기 적층패턴의 방향에 따라 상기 상부전극과 연결하도록 형성된 비트라인;
    상기 활성 영역의 슬로프 지역과 연결하도록 형성된 콘택; 및
    상기 활성 영역의 방향에 따라 형성된 모든 콘택과 연결하도록 형성된 워드 라인;
    을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  11. 제 10 항에 있어서,
    상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 하는 상변화 기억 소자.
  12. 제 10 항에 있어서,
    상기 스위칭 소자는 상기 활성 영역의 플랫 지역에 짝수개로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  13. 제 10 항에 있어서,
    상기 스위칭 소자의 상부에 형성되어 상기 상변화막과 콘택하는 히터용 콘택을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  14. 제 10 항에 있어서,
    상기 상부전극의 상부에 형성되어 상기 비트라인과 콘택하는 상부전극용 콘택을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  15. 제 10 항에 있어서,
    상기 콘택은 제1콘택과 제2콘택의 적층된 구조로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 제1콘택 및 제2콘택은 상기 제1콘택 및 상기 제2콘택의 측면이 상기 슬로프 지역의 측면과 서로 평행한 평행 사변형, 정사각형 및 직사각형 중 어느 하나의 형으로 이루어진 것을 특징으로 하는 상변화 기억 소자.
KR1020080012715A 2008-02-12 2008-02-12 상변화 기억 소자 KR100945509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080012715A KR100945509B1 (ko) 2008-02-12 2008-02-12 상변화 기억 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080012715A KR100945509B1 (ko) 2008-02-12 2008-02-12 상변화 기억 소자

Publications (2)

Publication Number Publication Date
KR20090087336A KR20090087336A (ko) 2009-08-17
KR100945509B1 true KR100945509B1 (ko) 2010-03-09

Family

ID=41206408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080012715A KR100945509B1 (ko) 2008-02-12 2008-02-12 상변화 기억 소자

Country Status (1)

Country Link
KR (1) KR100945509B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437452B1 (ko) 2002-04-17 2004-06-23 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
KR100790449B1 (ko) 2006-10-31 2008-01-02 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100791008B1 (ko) 2006-12-26 2008-01-04 삼성전자주식회사 서로 인접하는 셀들에 공유된 상변화 물질 패턴을 구비하는상변화 메모리 소자 및 이를 구비하는 전자제품
KR20090003712A (ko) * 2007-07-03 2009-01-12 주식회사 하이닉스반도체 피엔 다이오드를 이용한 상변화 기억 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437452B1 (ko) 2002-04-17 2004-06-23 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
KR100790449B1 (ko) 2006-10-31 2008-01-02 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100791008B1 (ko) 2006-12-26 2008-01-04 삼성전자주식회사 서로 인접하는 셀들에 공유된 상변화 물질 패턴을 구비하는상변화 메모리 소자 및 이를 구비하는 전자제품
KR20090003712A (ko) * 2007-07-03 2009-01-12 주식회사 하이닉스반도체 피엔 다이오드를 이용한 상변화 기억 소자

Also Published As

Publication number Publication date
KR20090087336A (ko) 2009-08-17

Similar Documents

Publication Publication Date Title
KR100973273B1 (ko) 상변화 기억 소자 및 그의 제조방법
US20200203357A1 (en) Array Of Capacitors, Array Of Memory Cells, Methods Of Forming An Array Of Capacitors, And Methods Of Forming An Array Of Memory Cells
US11177266B2 (en) Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
US7785923B2 (en) Phase change memory device preventing contact loss and method for manufacturing the same
KR101000471B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100945509B1 (ko) 상변화 기억 소자
KR100967676B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100929633B1 (ko) 상변화 기억 소자
KR20090001193A (ko) 상 변화 기억 소자 및 그의 제조방법
KR100967681B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101097866B1 (ko) 상변화 기억 소자의 제조방법
KR100979239B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20230128356A1 (en) Electrically erasable programmable read only memory (eeprom) cell and forming method thereof
KR20080002500A (ko) 상변환 기억 소자 및 그의 제조방법
KR20090003712A (ko) 피엔 다이오드를 이용한 상변화 기억 소자
KR20100052313A (ko) 상변환 기억 소자의 제조방법
KR20090026594A (ko) 상변화 기억 소자
KR20090042580A (ko) 상변화 기억 소자 및 그 제조방법
KR101035145B1 (ko) 상변화 기억 소자 및 그 제조방법
KR101052869B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20100130072A (ko) 상변화 기억 소자의 스위칭 소자 형성방법
KR20090067798A (ko) 반도체 소자 및 그의 제조방법
KR101026480B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법
KR20090114149A (ko) 상변화 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee