CN109888095A - 相变化记忆体及其制造方法 - Google Patents
相变化记忆体及其制造方法 Download PDFInfo
- Publication number
- CN109888095A CN109888095A CN201910193274.XA CN201910193274A CN109888095A CN 109888095 A CN109888095 A CN 109888095A CN 201910193274 A CN201910193274 A CN 201910193274A CN 109888095 A CN109888095 A CN 109888095A
- Authority
- CN
- China
- Prior art keywords
- layer
- strip
- dielectric layer
- heater
- phase change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000008859 change Effects 0.000 claims abstract description 142
- 238000000034 method Methods 0.000 claims abstract description 63
- 238000000059 patterning Methods 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 87
- 229920002120 photoresistant polymer Polymers 0.000 claims description 69
- 239000003989 dielectric material Substances 0.000 claims description 37
- 125000006850 spacer group Chemical group 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 22
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 239000011799 hole material Substances 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910010037 TiAlN Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- 229910017083 AlN Inorganic materials 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 208000035126 Facies Diseases 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- MRPWWVMHWSDJEH-UHFFFAOYSA-N antimony telluride Chemical compound [SbH3+3].[SbH3+3].[TeH2-2].[TeH2-2].[TeH2-2] MRPWWVMHWSDJEH-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 108091081062 Repeated sequence (DNA) Proteins 0.000 description 1
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical compound [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 description 1
- CBJZJSBVCUZYMQ-UHFFFAOYSA-N antimony germanium Chemical compound [Ge].[Sb] CBJZJSBVCUZYMQ-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变化记忆体及其制造方法，相变化记忆体包括下电极、第一介电层、加热器、第二介电层、相变化层、以及上电极。第一介电层具有暴露出下电极的第一开口，其中第一介电层是通过使用一光罩进行图案化制程所形成。加热器设置于第一开口的侧壁上，并接触下电极。第二介电层具有暴露出加热器的第二开口，其中第二介电层是通过使用相同的光罩进行图案化制程所形成。相变化层设置于第二开口的侧壁上，并接触加热器。上电极设置于相变化层上。本发明的相变化记忆体的制造制程中，较容易控制加热器与相变化层之间的对准，从而降低制造成本及提升制造良率。
Description
技术领域
本揭示内容是关于一种相变化记忆体及其制造方法。
背景技术
电子产品(例如手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。习知记忆体元件可透过记忆体单元上的储存节点储存信息。其中，相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态，以用于表示储存数据的不同数值。
相变化记忆体在操作时，可施加电流使得记忆体元件的温度提升以改变材料的相态。习知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积，此将增加表面孔洞的缺陷，且升温及降温的速度也较慢(高阻值与低阻值之间的转换不够迅速)，相对所需的电流量也较大。此外，传统的技术在制造小接触面积的加热器的制程需精确的对准机制，此导致制程繁复与难以控制，相对提升相变化记忆体的制造成本。因此，业界亟需一种新颖且有效率的制程以制备相变化记忆体。
发明内容
本揭示内容的一态样是提供一种相变化记忆体，包括下电极、第一介电层、加热器、第二介电层、相变化层、以及上电极。第一介电层具有暴露出下电极的第一开口，其中第一介电层是通过使用一光罩进行图案化制程所形成。加热器设置于第一开口的侧壁上，并接触下电极的顶部。第二介电层具有暴露出加热器的第二开口，其中第二介电层是通过使用相同的光罩进行图案化制程所形成。相变化层设置于第二开口的侧壁上，并接触加热器。上电极设置于相变化层上。
在本揭示内容的一实施方式中，相变化记忆体，进一步包括第一绝缘层及第二绝缘层。第一绝缘层填充于第一开口的剩余部分，而第二绝缘层填充于第二开口的剩余部分。
在本揭示内容的一实施方式中，相变化记忆体进一步包括一间隔件，设置于第二介电层与相变化层之间，且间隔件的底部接触加热器的顶部。
在本揭示内容的一实施方式中，第一介电层的上表面、加热器的上表面、以及第一绝缘层的上表面共平面。
在本揭示内容的一实施方式中，第二介电层的上表面、相变化层的上表面、以及第二绝缘层的上表面共平面。
在本揭示内容的一实施方式中，第二介电层的上表面、相变化层的上表面、间隔件的上表面、以及第二绝缘层的上表面共平面。
在本揭示内容的一实施方式中，加热器具有第一宽度，相变化层具有第二宽度，且第二宽度大于第一宽度。
在本揭示内容的一实施方式中，加热器具有第一长度，相变化层具有第二长度，且第二长度大于或等于第一长度。
在本揭示内容的一实施方式中，第一绝缘层的材料与第一介电层的材料不同；第二绝缘层的材料与第二介电层的材料不同。
在本揭示内容的一实施方式中，加热器具有第一宽度，间隔件具有第三宽度，且第一宽度大于第三宽度。
本揭示内容的另一态样是提供一种制造相变化记忆体的方法。所述方法包括形成第一介电材料于下电极上；使用第一光罩来图案化第一介电材料，从而形成第一条状介电层，其中第一条状介电层具有暴露出下电极的第一开口；形成条状加热器材料层于第一开口的侧壁上；图案化条状加热器材料层及第一条状介电层，从而形成加热器及第一介电层，其中加热器接触下电极；形成第二介电材料覆盖加热器及第一介电层；使用第一光罩来图案化第二介电材料，从而形成第二条状介电层，其中第二条状介电层具有暴露出加热器的第二开口；形成条状相变化层于第二开口的侧壁上；图案化条状相变化层及第二条状介电层，从而形成相变化层及第二介电层，其中相变化层接触加热器；以及形成上电极于相变化层上。
在本揭示内容的一实施方式中，使用第一光罩来图案化第一介电材料的操作包含：形成光阻材料于第一介电材料上；通过第一光罩对光阻材料进行曝光步骤及显影步骤，以形成图案化光阻层；以及通过使用图案化光阻层作为蚀刻遮罩，蚀刻第一介电材料，从而形成第一条状介电层。
在本揭示内容的一实施方式中，形成条状加热器材料层的操作包含：共形地形成加热器材料于第一条状介电层的上表面上以及第一开口的侧壁和底表面上；以及蚀刻加热器材料，以形成条状加热器材料层。
在本揭示内容的一实施方式中，图案化条状加热器材料层及第一条状介电层的操作包含：形成光阻材料于条状加热器材料层及第一条状介电层上；通过第二光罩对光阻材料进行曝光步骤及显影步骤，以形成图案化光阻层；以及通过使用图案化光阻层作为蚀刻遮罩，蚀刻条状加热器材料层及第一条状介电层，从而形成加热器及第一介电层。
在本揭示内容的一实施方式中，在形成第二介电材料的操作之前，还包含：形成绝缘材料覆盖加热器及第一介电层；以及移除绝缘材料的上部，以形成第一绝缘层；其中第一介电层的上表面、加热器的上表面、以及第一绝缘层的上表面共平面。
在本揭示内容的一实施方式中，使用第一光罩来图案化第二介电材料的操作包含：形成光阻材料于第二介电材料上；通过第一光罩对光阻材料进行曝光步骤及显影步骤，以形成图案化光阻层；以及通过使用图案化光阻层作为蚀刻遮罩，蚀刻第二介电材料，从而形成第二条状介电层。
在本揭示内容的一实施方式中，形成条状相变化层的操作包含：共形地形成相变化层材料于第二条状介电层的上表面上以及第二开口的侧壁和底表面上；以及蚀刻相变化层材料，以形成条状相变化层。
在本揭示内容的一实施方式中，图案化条状相变化层及第二条状介电层的操作包含：形成光阻材料于条状相变化层及第二条状介电层上；通过第二光罩对光阻材料进行曝光步骤及显影步骤，以形成图案化光阻层；以及通过使用图案化光阻层作为蚀刻遮罩，蚀刻条状相变化层及第二条状介电层，从而形成相变化层及第二介电层。
在本揭示内容的一实施方式中，在图案化条状加热器材料层及第一条状介电层的操作中，是使用第二光罩来执行；而在图案化条状相变化层及第二条状介电层的操作中，是使用相同的第二光罩来执行。
在本揭示内容的一实施方式中，在图案化条状加热器材料层及第一条状介电层的操作中，是使用第二光罩来执行；而在图案化条状相变化层及第二条状介电层的操作中，是使用第三光罩来执行。
在本揭示内容的一实施方式中，在形成上电极的操作之前，还包含：形成绝缘材料覆盖相变化层及第二介电层；以及移除绝缘材料的上部，以形成第二绝缘层；其中第二介电层的上表面、相变化层的上表面、以及第二绝缘层的上表面共平面。
在本揭示内容的一实施方式中，在形成条状相变化层的操作之前，还包含：形成条状间隔件于第二开口的侧壁上；其中在形成条状相变化层的操作中，条状间隔件是位于第二条状介电层与条状相变化层之间。
在本揭示内容的一实施方式中，形成条状间隔件的操作包含：共形地形成间隔件材料于第二条状介电层的上表面上以及第二开口的侧壁和底表面上；以及蚀刻间隔件材料，以形成条状间隔件。
在本揭示内容的一实施方式中，在图案化条状相变化层及第二条状介电层的操作中，还包含：图案化条状间隔件，从而形成间隔件。
以下将以实施方式对上述的说明作详细的描述，并对本揭示内容的技术方案提供更进一步的解释。
附图说明
当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。
图1A绘示根据本揭示内容的一些实施方式的相变化记忆体的立体示意图；
图1B绘示沿着图1A的线B-B″截取的相变化记忆体的剖面示意图；
图2A绘示根据本揭示内容的一些实施方式的相变化记忆体的立体示意图；
图2B绘示沿着图2A的线B-B″截取的相变化记忆体的剖面示意图；
图3A～图20A绘示根据本揭示内容的一些实施方式的相变化记忆体的制造方法的各个阶段的立体示意图；
图3B～图20B分别绘示沿着图3A～图20A的线B-B″截取的中间结构的剖面示意图；
图21A～图28A绘示根据本揭示内容的其他实施方式的相变化记忆体的制造方法的各个阶段的立体示意图；
图21B～图28B分别绘示沿着图21A～图28A的线B-B″截取的中间结构的剖面示意图。
具体实施方式
以下揭示内容提供许多不同实施例或实例以用于实现所提供标的物的不同的特征。下文描述组件及排列的特定实例以简化本揭露。当然，这些仅仅为实例，并不旨在限制本揭露。举例而言，在随后描述中的在第二特征之上或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征和第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭露在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。
另外，空间相对用语，诸如“下方″、“以下”、“下部”、“上方”、“上部”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对用语旨在包含于使用或操作中的装置的不同方向。装置可为不同的方向(旋转90度或在其他的方向)，并且在此使用的空间相关描述词也可相应地被解释。
请参照图1A及图1B。图1A绘示根据本揭示内容的一些实施方式的相变化记忆体100a的立体示意图，而图1B绘示沿着图1A的线B-B″截取的相变化记忆体100a的剖面示意图。如图1A及图1B所示，相变化记忆体100a包括导电连接件210、下电极110、第一介电层120、加热器130、第一绝缘层170、第二介电层140、相变化层150、第二绝缘层180、以及上电极160。
下电极110及导电连接件210位于介电层220中。具体地，导电连接件210位于下电极110下方，并接触下电极110。据此，下电极110可通过导电连接件210耦接至诸如晶体管(transistor)的主动元件(未绘示)。在一些实施例中，导电连接件210包含金属、金属化合物或其组合，例如钛、钽、钨、铝、铜、钼、铂、氮化钛、氮化钽、碳化钽、氮化钽硅、氮化钨、氮化钼、氮氧化钼、氧化钌、钛铝、氮化钛铝、碳氮化钽、其他合适的材料或其组合。在一些实施例中，下电极110包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。
第一介电层120设置于介电层220上，并具有第一开口120a。具体地，第一开口120a暴露出下电极110，且加热器130设置于第一开口120a的侧壁上，并接触下电极110。在一些实施例中，第一介电层120包含氧化硅、氮化硅或氮氧化硅等，但不以此为限。在一些实施例中，加热器130包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合，但不以此为限。如图1B所示，第一绝缘层170填充于第一开口120a的剩余部分中。更具体地，第一介电层120的上表面、加热器130的上表面、以及第一绝缘层170的上表面共平面。在一些实施例中，第一绝缘层170包含氧化硅、氮化硅或氮氧化硅等，但不以此为限。
第二介电层140设置于第一介电层120上，并具有第二开口140a。具体地，第二开口140a暴露出加热器130，且相变化层150设置于第二开口140a的侧壁上，并接触加热器130。在一些实施例中，第二介电层140包含氧化硅、氮化硅或氮氧化硅等，但不以此为限。在一些实施例中，相变化层150包含锗锑碲(Ge2Sb2Te5、Ge3Sb6Te5,GST)、氮掺杂锗锑碲(nitrogen-doped Ge2Sb2Te5)、碲化锑(Sb2Te)、锗化锑(GeSb)、铟掺杂碲化锑(In-doped Sb2Te)或其组合。如图1B所示，第二绝缘层180填充于第二开口140a的剩余部分中。更具体地，第二介电层140的上表面、相变化层150的上表面、以及第二绝缘层180的上表面共平面。在一些实施例中，第二绝缘层180包含氧化硅、氮化硅或氮氧化硅等，但不以此为限。
如先前技术所述，目前现有的相变化记忆体的制造制程中，加热器与相变化层之间需精确的对准机制，导致制程繁杂、高成本、以及低良率。举例来说，一些习知的相变化记忆体是通过以下制造制程所形成的。在第一介电层中形成第一通孔，并沉积加热器材料于第一通孔中以形成加热器。接着，在第一介电层上形成第二介电层，并于第二介电层中形成与该第一通孔对准的第二通孔。随后，沉积相变化层材料于该第二通孔中以形成相变化层。为了减小加热器与相变化层之间的接触面积以增加相变化层的相态转换速度，第一通孔及第二通孔需具有高深宽比，尤其是第一通孔需要更高的深宽比，也就是说第一通孔的开口愈小愈好，若非使用最先进的曝光设备，就是必需开发创新的制造方法。然而，这导致第一通孔及第二通孔的对准不易，并且难以在高深宽比的第一通孔及第二通孔中填入加热器材料及相变化层材料。
相较于上述先前技术所遇到的困难，在此揭露的相变化记忆体100a的制造制程中，加热器130与相变化层150可精确地对准。详言之，第一介电层120及第二介电层140是通过使用相同的光罩进行图案化制程所形成。因此，第一介电层120的第一开口120a的侧壁及第二介电层140的第二开口140a的侧壁彼此对齐，如图1B所示。从而，通过诸如化学气相沉积、物理气相沉积、原子层沉积等沉积技术在第一开口120a的侧壁上形成的加热器130及在第二开口140a的侧壁上形成的相变化层150即可精确地对准并接触。此外，由于使用相同的光罩进行图案化制程，因此节省了更换光罩的工序，提高了制程速度并降低成本。
在一些实施方式中，加热器130具有第一宽度W1，相变化层150具有第二宽度W2，且第二宽度W2大于第一宽度W1(如图1B所示)。可替代地，在其他实施方式中，第二宽度W2亦可小于第一宽度W1。在一些实施例中，加热器130的第一宽度W1介于10至30纳米之间。在一些实施例中，相变化层150的第二宽度W2介于10至60纳米之间。
在一些实施方式中，加热器130具有第一长度L1，相变化层150具有第二长度L2，且第二长度L2等于第一长度L1(如图1A所示)。可替代地，在其他实施方式中，第二长度L2亦可大于或是等于第一长度L1，其理由将于后续制程步骤中详述。在一些实施例中，加热器130的第一长度L1介于40至100纳米之间。在一些实施例中，相变化层150的第二长度L2介于30至150纳米之间。
上电极160设置于相变化层150上，并接触相变化层150。在一些实施例中，上电极160包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。具体而言，当主动元件(未绘示)提供电流至下电极110时，电流会依序经过下电极110、加热器130，并进入相变化层150，最后到达上电极160。通过欧姆加热(ohmic heating)将相变化层150加热，利用冷却速度的快慢使其于结晶相与非结晶相间转换，而能储存数据的不同数值。
请参照图2A及图2B。图2A绘示根据本揭示内容的一些实施方式的相变化记忆体100b的立体示意图，而图2B绘示沿着图2A的线B-B″截取的相变化记忆体100b的剖面示意图。须说明的是，在图2A及图2B中，与图1A及图1B相同或相似的元件被给予相同的符号，并省略相关说明。图2A及图2B的相变化记忆体100b与图1A及图1B的相变化记忆体100a相似，差异在于，相变化记忆体100b进一步包括间隔件190。
具体地，间隔件190设置于第二介电层140与相变化层150之间。如前所述，若加热器与相变化层间的接触面积越小，则可增加电流密度，从而使相变化层中相态间的转换速度增加，并减少功率消耗。在相变化记忆体100b中，间隔件190被配置以减少加热器130与相变化层150间的接触面积。详细而言，间隔件190具有第三宽度W3，且加热器130的第一宽度W1大于第三宽度W3。因此，从第二开口140a的侧壁横向延伸的间隔件190可覆盖加热器130的上表面的一部分，从而使后续形成的相变化层150仅接触加热器130的上表面的剩余部分。据此，减少了加热器130与相变化层150间的接触面积，以提升相变化记忆体100b的加热效率。在一些实施例中，间隔件190的第三宽度W3介于5至20纳米之间。
本揭示内容亦提供一种相变化记忆体100a(如图1A及图1B所示)的制造方法。图3A～图20A绘示根据本揭示内容的一些实施方式的相变化记忆体100a的制造方法的各个阶段的立体示意图，而图3B～图20B分别绘示沿着图3A～图20A的线B-B″截取的中间结构的剖面示意图。
请先参照图3A及图3B。首先，提供一前驱结构，包括下电极110、导电连接件210、以及介电层220，其中下电极110及导电连接件210位于介电层220中。接下来，形成第一介电材料122于下电极110及介电层220上。在一些实施方式中，利用化学气相沉积或其他合适的薄膜沉积技术来形成第一介电材料122。
接下来，使用第一光罩来图案化第一介电材料122。具体地，请参照图4A及图4B。在图4A及图4B中，形成图案化光阻层202于第一介电材料122上。例如，形成一光阻材料于第一介电材料122上，并接着通过第一光罩对光阻材料进行一曝光步骤及一显影步骤，以形成图案化光阻层202。
接下来，通过使用图案化光阻层202作为一蚀刻遮罩，蚀刻第一介电材料122，从而形成图5A及图5B中所示的第一条状介电层124。如图5B所示，第一条状介电层124具有暴露出下电极110的第一开口120a。在一些实施方式中，是使用干蚀刻制程来蚀刻第一介电材料122(如图4A及图4B所示)。随后，移除图案化光阻层202。
然后如图6A及图6B所示，共形地形成加热器材料134于第一条状介电层124的上表面、以及第一开口120a的侧壁和底表面上。具体而言，加热器材料134在第一条状介电层124的上表面及第一开口120a的底表面上具有厚度T1，并在第一开口120a的侧壁处具有厚度T2，其中厚度T2大于厚度T1。在一些实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积加热器材料134，以使形成的加热器材料134具有良好的阶梯覆盖性，而能均匀的覆盖第一开口120a的侧壁。
接下来，在图7A及图7B中，非等向性移除加热器材料134，以形成条状加热器材料层132于第一开口120a的侧壁上。具体而言，在此操作中，可使用干蚀刻制程以非等向性的削减加热器材料134(如图6A及图6B所示)的厚度，而将位于第一条状介电层124的上表面及第一开口120a的底表面上的加热器材料134移除。然而，因为加热器材料134在第一开口120a的侧壁处具有较大的厚度T2，从而在蚀刻制程之后不会被完全移除，而能余留条状加热器材料层132于第一开口120a的侧壁上。
接着，参照图8A及图8B。形成平坦层230于第一开口120a(如图7B所示)的剩余部分中。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积氧化硅、氮化硅或氮氧化硅等材料于第一开口120a中，并通过化学机械研磨(chemical mechanicalpolishing,CMP)制程，以将过量的材料移除，使得所形成的平坦层230的上表面、第一条状介电层124的上表面、以及条状加热器材料层132的上表面共平面。
接下来，形成图案化光阻层204。例如，形成一光阻材料于条状加热器材料层132、第一条状介电层124、以及平坦层230上，并接着通过一第二光罩对光阻材料进行一曝光步骤及一显影步骤，以形成图案化光阻层204。
接下来，如图9A及图9B所示，通过使用图案化光阻层204作为一蚀刻遮罩，蚀刻条状加热材料层132、第一条状介电层124、以及平坦层230，从而形成加热器130、第一介电层120、以及剩余的平坦层230"。如图9A及图9B所示，加热器130接触下电极110。在一些实施方式中，使用干蚀刻制程来蚀刻条状加热材料层132、第一条状介电层124、以及平坦层230(如图8A及图8B所示)。随后，移除图案化光阻层204。例如，使用干蚀刻制程来移除图案化光阻层204，而加热器130及第一介电层120保持不变。
接着，参照图10A及图10B。移除剩余的平坦层230"。在一些实施方式中，使用湿蚀刻制程来移除剩余的平坦层230"。例如，当第一介电层120为氮化物(如SiN)，且加热器130为金属或金属化合物时，可选用对剩余的平坦层230"(例如氧化物)具有高蚀刻选择性的蚀刻液进行蚀刻制程。
在图11A及图11B中，形成第一绝缘层170。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积诸如氧化硅、氮化硅或氮氧化硅等绝缘材料覆盖加热器130、第一介电层120、下电极110、以及介电层220。接着，通过化学机械研磨制程移除绝缘材料的上部，以暴露出加热器130及第一介电层120，使所形成的第一绝缘层170的上表面、第一介电层120的上表面、以及加热器130的上表面共平面。
请参照图12A及图12B。如图12A及图12B所示，形成第二介电材料142覆盖第一绝缘层170、加热器130、以及第一介电层120。在一些实施方式中，利用化学气相沉积或其他合适的薄膜沉积技术来形成第二介电材料142。
接下来，使用与图案化第一介电材料122(如图4A及图4B所示)相同的第一光罩来图案化第二介电材料142。具体地，请参照图13A及图13B。在图13A及图13B中，形成图案化光阻层206于第二介电材料142上。例如，形成一光阻材料于第二介电材料142上，并接着通过第一光罩对光阻材料进行一曝光步骤及一显影步骤，以形成图案化光阻层206。
接下来，通过使用图案化光阻层206作为一蚀刻遮罩，蚀刻第二介电材料142，从而形成图14A及图14B中所示的第二条状介电层144。如图14B所示，第二条状介电层144具有暴露出加热器130的第二开口140a。在一些实施方式中，使用干蚀刻制程来蚀刻第二介电材料142(如图13A及图13B所示)。随后，移除图案化光阻层206。
然后如图15A及图15B所示，共形地形成相变化层材料154于第二条状介电层144的上表面、以及第二开口140a的侧壁和底表面上。具体而言，相变化层材料154在第二条状介电层144的上表面及第二开口140a的底表面上具有厚度T3，并在第二开口140a的侧壁处具有厚度T4，其中厚度T4大于厚度T3。在一些实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积相变化层材料154，以使形成的相变化层材料154具有良好的阶梯覆盖性，而能均匀的覆盖第二开口140a的侧壁。
接下来，在图16A及图16B中，非等向性移除相变化层材料154，以形成条状相变化层152于第二开口140a的侧壁上。具体而言，在此操作中，可使用干蚀刻制程以非等向性的削减相变化层材料154(如图15A及图15B所示)的厚度，而将位于第二条状介电层144的上表面及第二开口140a的底表面上的相变化层材料154移除。然而，因为相变化层材料154在第二开口140a的侧壁处具有较大的厚度T4，从而在蚀刻制程之后不会被完全移除，而能余留条状相变化层152于第二开口140a的侧壁上。
请参照图17A及图17B。形成平坦层240于第二开口140a(如图16B所示)的剩余部分中。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积氧化硅、氮化硅或氮氧化硅等材料于第二开口140a中，并通过化学机械研磨制程，以将过量的材料移除，使得所形成的平坦层240的上表面、第二条状介电层144的上表面、以及条状相变化层152的上表面共平面。
接下来，形成图案化光阻层208。例如，形成一光阻材料于条状相变化层152、第二条状介电层144、以及平坦层240上，并接着通过第二光罩对光阻材料进行一曝光步骤及一显影步骤，以形成图案化光阻层208。
接下来，如图18A及图18B所示，通过使用图案化光阻层208作为一蚀刻遮罩，蚀刻条状相变化层152、第二条状介电层144、以及平坦层240，从而形成相变化层150、第二介电层140、以及剩余的平坦层240"。如图18A及图18B所示，相变化层150接触加热器130。在一些实施方式中，使用干蚀刻制程来蚀刻条状相变化层152、第二条状介电层144、以及平坦层240(如图17A及图17B所示)。随后，移除图案化光阻层208。例如，使用干蚀刻制程来移除图案化光阻层208，而相变化层150及第二介电层140保持不变。
接着，参照图19A及图19B。移除剩余的平坦层240"。在一些实施方式中，使用湿蚀刻制程来移除剩余的平坦层240"。例如，当第二介电层140为氮化物(如SiN)，且相变化层150为金属化合物时，可选用对剩余的平坦层240"(例如氧化物)具有高蚀刻选择性的蚀刻液进行蚀刻制程。
应注意的是，在本揭示内容的一些实施方式中，在图案化条状相变化层152及第二条状介电层144(如图17A及图17B所示)的操作中，可使用与图案化条状加热器材料层132及第一条状介电层124(如图8A及图8B所示)的操作中相同的第二光罩来执行。具体而言，可使用相同的第二光罩来进行图案化，以形成图案化光阻层208(如图17A及图17B所示)及图案化光阻层204(如图8A及图8B所示)。因此，所形成的加热器130的第一长度L1与相变化层150的第二长度L2大致相等(如图19A及图19B所示)。由于两制程使用相同的光罩来进行图案化，因此节省了更换光罩的工序，提高了制程速度并降低成本。
可替代地，在本揭示内容的其他实施方式中，在图案化条状相变化层152及第二条状介电层144(如图17A及图17B所示)的操作中，可使用与图案化条状加热器材料层132及第一条状介电层124(如图8A及图8B所示)的操作中不同的第三光罩来执行。具体而言，可使用与第二光罩不同的第三光罩来进行图案化，以形成图案化光阻层208(如图17A及图17B所示)。第三光罩配置以使所形成的相变化层150的第二长度L2大于或等于加热器130的第一长度L1(如图19A及图19B所示)。
在图20A及图20B中，形成第二绝缘层180。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积诸如氧化硅、氮化硅或氮氧化硅等绝缘材料覆盖相变化层150、第二介电层140、以及第一绝缘层170。接着，通过化学机械研磨制程移除绝缘材料的上部，以暴露出相变化层150及第二介电层140，使所形成的第二绝缘层180的上表面、第二介电层140的上表面、以及相变化层150的上表面共平面。
接下来，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积导电材料于相变化层150、第二介电层140、以及第二绝缘层180上以形成上电极160，从而形成如图1A及图1B所示的相变化记忆体100a。
本揭示内容亦提供一种相变化记忆体100b(如图2A及图2B所示)的制造方法。图21A～图28A绘示根据本揭示内容的一些实施方式的相变化记忆体100b的制造方法的各个阶段的立体示意图，而图21B～图28B分别绘示沿着图21A～图28A的线B-B″截取的中间结构的剖面示意图。
图21A及图21B接续图14A及图14B，共形地形成间隔件材料194于第二条状介电层144的上表面、以及第二开口140a的侧壁和底表面上。具体而言，间隔件材料194在第二条状介电层144的上表面及第二开口140a的底表面上具有厚度T5，并在第二开口140a的侧壁处具有厚度T6，其中厚度T6大于厚度T5。在一些实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积间隔件材料194，以使形成的间隔件材料194具有良好的阶梯覆盖性，而能均匀的覆盖第二开口140a的侧壁。
接下来，在图22A及图22B中，非等向性移除间隔件材料194，以形成条状间隔件192于第二开口140a的侧壁上。具体而言，在此操作中，可使用干蚀刻制程以非等向性的削减间隔件材料194(如图21A及图21B所示)的厚度，而将位于第二条状介电层144的上表面及第二开口140a的底表面上的间隔件材料194移除。然而，因为间隔件材料194在第二开口140a的侧壁处具有较大的厚度T6，从而在蚀刻制程之后不会被完全移除，而能余留条状间隔件192于第二开口140a的侧壁上。
然后如图23A及图23B所示，共形地形成相变化层材料154于条状间隔件192、第二条状介电层144的上表面上、以及第二开口140a的剩余部分的侧壁和底表面上。接下来，在图24A及图24B中，非等向性移除相变化层材料154(如图23A及图23B所示)，以形成条状相变化层152于条状间隔件192的侧壁上。具体而言，在此操作中，可使用干蚀刻制程以非等向性的削减相变化层材料154的厚度，而将位于第二条状介电层144的上表面及第二开口140a的底表面上的相变化层材料154移除。然而，如前所述，因为相变化层材料154在第二开口140a的侧壁处具有较大的厚度T4，从而在蚀刻制程之后不会被完全移除，而能余留条状相变化层152于条状间隔件192的侧壁上。
请参照图25A及图25B。形成平坦层240于第二开口140a(如图24B所示)的剩余部分中。接下来，形成图案化光阻层208。例如，形成一光阻材料于条状相变化层152、条状间隔件192、第二条状介电层144、以及平坦层240上，并接着对光阻材料进行一曝光步骤及一显影步骤，以形成图案化光阻层208。
接下来，如图26A及图26B所示，通过使用图案化光阻层208作为一蚀刻遮罩，蚀刻条状相变化层152、条状间隔件192、第二条状介电层144、以及平坦层240，从而形成相变化层150、间隔件190、第二介电层140、以及剩余的平坦层240"。在一些实施方式中，使用干蚀刻制程来蚀刻条状相变化层152、条状间隔件192、第二条状介电层144、以及平坦层240(如图25A及图25B所示)。随后，移除图案化光阻层208。例如，使用干蚀刻制程来移除图案化光阻层208，而相变化层150、间隔件190、以及第二介电层140保持不变。
接着，参照图27A及图27B。移除剩余的平坦层240"。在一些实施方式中，使用湿蚀刻制程来移除剩余的平坦层240"。例如，当间隔件190及第二介电层140为氮化物(如SiN)，且相变化层150为金属化合物时，可选用对剩余的平坦层240"(例如氧化物)具有高蚀刻选择性的蚀刻液进行蚀刻制程。
应注意的是，在本揭示内容的一些实施方式中，在图案化条状相变化层152、条状间隔件192、以及第二条状介电层144(如图25A及图25B所示)的操作中，可使用与图案化条状加热器材料层132及第一条状介电层124(如图8A及图8B所示)的操作中相同的第二光罩来执行。具体而言，可使用相同的第二光罩来进行图案化，以形成图案化光阻层208(如图25A及图25B所示)及图案化光阻层204(如图8A及图8B所示)。因此，所形成相变化层150的第二长度L2可大致等于加热器130的第一长度L1(如图27A及图27B所示)。由于两制程使用相同的光罩来进行图案化，因此节省了更换光罩的工序，提高了制程速度并降低成本。
或者，在本揭示内容的其他实施方式中，在图案化条状相变化层152、条状间隔件192、以及第二条状介电层144(如图25A及图25B所示)的操作中，可使用与图案化条状加热器材料层132及第一条状介电层124(如图8A及图8B所示)的操作中不同的第三光罩来执行。具体而言，可使用与第二光罩不同的第三光罩来进行图案化，以形成图案化光阻层208(如图25A及图25B所示)。第三光罩配置以使所形成的相变化层150的第二长度L2小于或是大于加热器130的第一长度L1(如图27A及图27B所示)。在一实施例中，若第三光罩配置以使所形成的相变化层150的第二长度L2小于加热器130的第一长度L1，据此，减少了加热器130与相变化层150间的接触面积，以提升相变化记忆体的加热效率。
在图28A及图28B中，形成第二绝缘层180。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积诸如氧化硅、氮化硅或氮氧化硅等绝缘材料覆盖相变化层150、间隔件190、第二介电层140、以及第一绝缘层170。接着，通过化学机械研磨制程移除绝缘材料的上部，以暴露出相变化层150、间隔件190、以及第二介电层140，使所形成的第二绝缘层180的上表面、第二介电层140的上表面、间隔件190的上表面、以及相变化层150的上表面共平面。
接下来，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积导电材料于相变化层150、间隔件190、第二介电层140、以及第二绝缘层180上以形成上电极160，从而形成如图2A及图2B所示的相变化记忆体100b。
由上述发明实施例可知，相较于先前技术，在本发明的相变化记忆体的制造制程中，较容易控制加热器与相变化层之间的对准。亦即，本发明简化了相变化记忆体的制造制程，且降低制造成本及提升制造良率。此外，本发明的相变化记忆体的加热器与相变化层间的接触面积极小，使相变化记忆体具有极低的重置电流，而有效解决先前技术所述的问题。
上文概述若干实施例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。
Claims (24)
1.一种相变化记忆体，其特征在于，包括：
一下电极；
一第一介电层，具有暴露出该下电极的一第一开口，其中该第一介电层是通过使用一光罩进行图案化制程所形成；
一加热器，设置于该第一开口的一侧壁上，并接触该下电极的顶部；
一第二介电层，具有暴露出该加热器的一第二开口，其中该第二介电层是通过使用相同的该光罩进行图案化制程所形成；
一相变化层，设置于该第二开口的一侧壁上，并接触该加热器；以及
一上电极，设置于该相变化层上。
2.根据权利要求1所述的相变化记忆体，其特征在于，进一步包括：
一第一绝缘层，填充于该第一开口的一剩余部分；以及
一第二绝缘层，填充于该第二开口的一剩余部分。
3.根据权利要求1所述的相变化记忆体，其特征在于，进一步包括：
一间隔件，设置于该第二介电层与该相变化层之间，且该间隔件的底部接触该加热器的顶部。
4.根据权利要求2或3所述的相变化记忆体，其特征在于，该第一介电层的一上表面、该加热器的一上表面、以及该第一绝缘层的一上表面共平面。
5.根据权利要求2所述的相变化记忆体，其特征在于，该第二介电层的一上表面、该相变化层的一上表面、以及该第二绝缘层的一上表面共平面。
6.根据权利要求3所述的相变化记忆体，其特征在于，该第二介电层的一上表面、该相变化层的一上表面、该间隔件的一上表面以及该第二绝缘层的一上表面共平面。
7.根据权利要求1所述的相变化记忆体，其特征在于，该加热器具有一第一宽度，该相变化层具有一第二宽度，且该第二宽度大于该第一宽度。
8.根据权利要求1所述的相变化记忆体，其特征在于，该加热器具有一第一长度，该相变化层具有一第二长度，且该第二长度大于或等于该第一长度。
9.根据权利要求2所述的相变化记忆体，其特征在于，该第一绝缘层的材料与该第一介电层的材料不同；该第二绝缘层的材料与该第二介电层的材料不同。
10.根据权利要求8所述的相变化记忆体，其特征在于，该加热器具有一第一宽度，该间隔件具有一第三宽度，且该第一宽度大于该第三宽度。
11.一种制造相变化记忆体的方法，其特征在于，包括：
形成一第一介电材料于一下电极上；
使用一第一光罩来图案化该第一介电材料，从而形成一第一条状介电层，其中该第一条状介电层具有暴露出该下电极的一第一开口；
形成一条状加热器材料层于该第一开口的一侧壁上；
图案化该条状加热器材料层及该第一条状介电层，从而形成一加热器及一第一介电层，其中该加热器接触该下电极；
形成一第二介电材料覆盖该加热器及该第一介电层；
使用该第一光罩来图案化该第二介电材料，从而形成一第二条状介电层，其中该第二条状介电层具有暴露出该加热器的一第二开口；
形成一条状相变化层于该第二开口的一侧壁上；
图案化该条状相变化层及该第二条状介电层，从而形成一相变化层及一第二介电层，其中该相变化层接触该加热器；以及
形成一上电极于该相变化层上。
12.根据权利要求11所述的方法，其特征在于，使用该第一光罩来图案化该第一介电材料的操作包含：
形成一光阻材料于该第一介电材料上；
通过该第一光罩对该光阻材料进行一曝光步骤及一显影步骤，以形成一图案化光阻层；以及
通过使用该图案化光阻层作为一蚀刻遮罩，蚀刻该第一介电材料，从而形成该第一条状介电层。
13.根据权利要求11所述的方法，其特征在于，形成该条状加热器材料层的操作包含：
共形地形成一加热器材料于该第一条状介电层的一上表面上以及该第一开口的该侧壁和一底表面上；以及
蚀刻该加热器材料，以形成该条状加热器材料层。
14.根据权利要求11所述的方法，其特征在于，图案化该条状加热器材料层及该第一条状介电层的操作包含：
形成一光阻材料于该条状加热器材料层及该第一条状介电层上；
通过一第二光罩对该光阻材料进行一曝光步骤及一显影步骤，以形成一图案化光阻层；以及
通过使用该图案化光阻层作为一蚀刻遮罩，蚀刻该条状加热器材料层及该第一条状介电层，从而形成该加热器及该第一介电层。
15.根据权利要求11所述的方法，其特征在于，在形成该第二介电材料的操作之前，还包含：
形成一绝缘材料覆盖该加热器及该第一介电层；以及
移除该绝缘材料的一上部，以形成一第一绝缘层；
其中该第一介电层的一上表面、该加热器的一上表面、以及该第一绝缘层的一上表面共平面。
16.根据权利要求11所述的方法，其特征在于，使用该第一光罩来图案化该第二介电材料的操作包含：
形成一光阻材料于该第二介电材料上；
通过该第一光罩对该光阻材料进行一曝光步骤及一显影步骤，以形成一图案化光阻层；以及
通过使用该图案化光阻层作为一蚀刻遮罩，蚀刻该第二介电材料，从而形成该第二条状介电层。
17.根据权利要求11所述的方法，其特征在于，形成该条状相变化层的操作包含：
共形地形成一相变化层材料于该第二条状介电层的一上表面上以及该第二开口的该侧壁和一底表面上；以及
蚀刻该相变化层材料，以形成该条状相变化层。
18.根据权利要求11所述的方法，其特征在于，图案化该条状相变化层及该第二条状介电层的操作包含：
形成一光阻材料于该条状相变化层及该第二条状介电层上；
通过一第二光罩对该光阻材料进行一曝光步骤及一显影步骤，以形成一图案化光阻层；以及
通过使用该图案化光阻层作为一蚀刻遮罩，蚀刻该条状相变化层及该第二条状介电层，从而形成该相变化层及该第二介电层。
19.根据权利要求11所述的方法，其特征在于，在图案化该条状加热器材料层及该第一条状介电层的操作中，是使用一第二光罩来执行；
而在图案化该条状相变化层及该第二条状介电层的操作中，是使用相同的该第二光罩来执行。
20.根据权利要求11所述的方法，其特征在于，在图案化该条状加热器材料层及该第一条状介电层的操作中，是使用一第二光罩来执行；
而在图案化该条状相变化层及该第二条状介电层的操作中，是使用一第三光罩来执行。
21.根据权利要求11所述的方法，其特征在于，在形成该上电极的操作之前，还包含：
形成一绝缘材料覆盖该相变化层及该第二介电层；以及
移除该绝缘材料的一上部，以形成一第二绝缘层；
其中该第二介电层的一上表面、该相变化层的一上表面、以及该第二绝缘层的一上表面共平面。
22.根据权利要求11所述的方法，其特征在于，在形成该条状相变化层的操作之前，还包含：
形成一条状间隔件于该第二开口的该侧壁上；
其中在形成该条状相变化层的操作中，该条状间隔件是位于该第二条状介电层与该条状相变化层之间。
23.根据权利要求22所述的方法，其特征在于，形成该条状间隔件的操作包含：
共形地形成一间隔件材料于该第二条状介电层的一上表面上以及该第二开口的该侧壁和一底表面上；以及
蚀刻该间隔件材料，以形成该条状间隔件。
24.根据权利要求22所述的方法，其特征在于，在图案化该条状相变化层及该第二条状介电层的操作中，还包含：
图案化该条状间隔件，从而形成一间隔件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910193274.XA CN109888095B (zh) | 2019-03-14 | 2019-03-14 | 相变化记忆体及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910193274.XA CN109888095B (zh) | 2019-03-14 | 2019-03-14 | 相变化记忆体及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109888095A true CN109888095A (zh) | 2019-06-14 |
| CN109888095B CN109888095B (zh) | 2024-04-05 |
Family
ID=66932121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910193274.XA Active CN109888095B (zh) | 2019-03-14 | 2019-03-14 | 相变化记忆体及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109888095B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070152205A1 (en) * | 2005-12-29 | 2007-07-05 | Industrial Technology Research Institute | Semiconductor memory device, phase change memory device, and method of fabricating the same |
| KR20090010427A (ko) * | 2007-07-23 | 2009-01-30 | 삼성전자주식회사 | 하부전극을 갖는 상변화 기억 소자들 및 그 제조방법들 |
| US20100163832A1 (en) * | 2008-12-30 | 2010-07-01 | Stmicroelectronics S.R.I. | Self-aligned nano-cross-point phase change memory |
| US20110121250A1 (en) * | 2009-11-26 | 2011-05-26 | Hynix Semicondutor Inc. | High integration phase change memory device having reduced thickness phase change layer and fabrication method thereof |
| CN102122700A (zh) * | 2011-01-06 | 2011-07-13 | 上海新储集成电路有限公司 | 一种双轨相变存储器及其制备方法 |
| CN102332530A (zh) * | 2010-07-13 | 2012-01-25 | 中国科学院上海微系统与信息技术研究所 | 具有侧壁加热电极与相变材料的存储器单元及制备方法 |
| CN103022348A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN103296201A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器、其底部接触结构及其各自制作方法 |
| CN209496898U (zh) * | 2019-03-14 | 2019-10-15 | 江苏时代全芯存储科技股份有限公司 | 相变化记忆体 |
-
2019
- 2019-03-14 CN CN201910193274.XA patent/CN109888095B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070152205A1 (en) * | 2005-12-29 | 2007-07-05 | Industrial Technology Research Institute | Semiconductor memory device, phase change memory device, and method of fabricating the same |
| KR20090010427A (ko) * | 2007-07-23 | 2009-01-30 | 삼성전자주식회사 | 하부전극을 갖는 상변화 기억 소자들 및 그 제조방법들 |
| US20100163832A1 (en) * | 2008-12-30 | 2010-07-01 | Stmicroelectronics S.R.I. | Self-aligned nano-cross-point phase change memory |
| US20110121250A1 (en) * | 2009-11-26 | 2011-05-26 | Hynix Semicondutor Inc. | High integration phase change memory device having reduced thickness phase change layer and fabrication method thereof |
| CN102332530A (zh) * | 2010-07-13 | 2012-01-25 | 中国科学院上海微系统与信息技术研究所 | 具有侧壁加热电极与相变材料的存储器单元及制备方法 |
| CN102122700A (zh) * | 2011-01-06 | 2011-07-13 | 上海新储集成电路有限公司 | 一种双轨相变存储器及其制备方法 |
| CN103022348A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN103296201A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器、其底部接触结构及其各自制作方法 |
| CN209496898U (zh) * | 2019-03-14 | 2019-10-15 | 江苏时代全芯存储科技股份有限公司 | 相变化记忆体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109888095B (zh) | 2024-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10056546B2 (en) | Metal nitride keyhole or spacer phase change memory cell structures | |
| US7964862B2 (en) | Phase change memory devices and methods for manufacturing the same | |
| US7855378B2 (en) | Phase change memory devices and methods for fabricating the same | |
| US20090294750A1 (en) | Phase change memory devices and methods for fabricating the same | |
| CN105118917A (zh) | 相变化存储器单元的形成方法 | |
| US8912039B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN110098325A (zh) | 相变化记忆体及其制造方法 | |
| CN209496898U (zh) | 相变化记忆体 | |
| US11476417B2 (en) | Phase change memory and method of fabricating the same | |
| US20110217824A1 (en) | Electrode structure, method of fabricating the same, and semiconductor device | |
| CN109888095A (zh) | 相变化记忆体及其制造方法 | |
| CN105428529B (zh) | 相变化记忆体的制造方法 | |
| KR101052860B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN105428533B (zh) | 相变化记忆体的制造方法 | |
| CN105428525B (zh) | 相变化记忆体及其制造方法 | |
| CN105336851B (zh) | 相变化记忆体结构的制造方法 | |
| CN209785974U (zh) | 相变化记忆体 | |
| CN114792755A (zh) | 相变存储器以及相变存储器的制作方法 | |
| CN105609632B (zh) | 相变化记忆体及其制造方法 | |
| CN105226181A (zh) | 相变化记忆体及其制造方法 | |
| KR20090090538A (ko) | 상변화 메모리 소자 제조 방법 | |
| CN105489757B (zh) | 相变化记忆体结构与其制造方法 | |
| CN110164903B (zh) | 相变化记忆体及其制造方法 | |
| CN105405969A (zh) | 相变化记忆体结构的制造方法 | |
| US20090101880A1 (en) | Phase change memory devices and methods for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094 Applicant after: Beijing times full core storage technology Co.,Ltd. Applicant after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Address before: 223300 north of Changjiang East Road and west of Zhongchi Road (No. 601 Changjiang East Road), Huaiyin District, Huai'an City, Jiangsu Province Applicant before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd. Applicant before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231113 Address after: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094 Applicant after: Beijing times full core storage technology Co.,Ltd. Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094 Applicant before: Beijing times full core storage technology Co.,Ltd. Applicant before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |