KR20090090538A - 상변화 메모리 소자 제조 방법 - Google Patents
상변화 메모리 소자 제조 방법 Download PDFInfo
- Publication number
- KR20090090538A KR20090090538A KR1020080015808A KR20080015808A KR20090090538A KR 20090090538 A KR20090090538 A KR 20090090538A KR 1020080015808 A KR1020080015808 A KR 1020080015808A KR 20080015808 A KR20080015808 A KR 20080015808A KR 20090090538 A KR20090090538 A KR 20090090538A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- memory device
- change material
- change memory
- phase
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000011946 reduction process Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000012782 phase change material Substances 0.000 claims description 41
- 238000005538 encapsulation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052760 oxygen Inorganic materials 0.000 abstract description 18
- 239000001301 oxygen Substances 0.000 abstract description 18
- 238000003475 lamination Methods 0.000 abstract 2
- 239000004615 ingredient Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 33
- 239000004020 conductor Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
상변화 메모리 소자 제조시 상변화 물질층 내부에 존재하는 비정상적인 레이어를 제거하기 위한 상변화 메모리 소자 제조 방법을 제시한다.
본 발명의 상변화 메모리 소자 제조 방법은 하부전극 콘택이 형성된 반도체 기판 상에 하부전극 콘택과 접촉되는 상변화 물질 및 상부전극 적층 구조를 패터닝하는 단계 및 상변화 물질 및 상부전극 적층 구조가 형성된 반도체 기판에 대하여 환원 공정을 수행하는 단계를 포함하여, 상변화 메모리 소자를 구성하는 복수의 모든 셀이 동일한 조건에서 상변화가 이루어지도록 할 수 있다.
PRAM, 산소, 환원
Description
본 발명은 상변화 메모리 소자 제조 방법에 관한 것으로, 보다 구체적으로는 상변화 메모리 소자 제조시 상변화 물질층 내부에 존재하는 비정상적인 레이어를 제거하기 위한 상변화 메모리 소자 제조 방법에 관한 것이다.
상변화 메모리 소자(Phase-change Random Access Memory; PRAM)는 비정질 상태에서는 높은 저항을, 결정질 상태에서는 낮은 저항을 갖는 상변화 물질의 상변화에 의해 정보를 기록하고 독출하는 메모리 소자이다.
상변화 물질은 온도에 따라 결정 상태 및 비정질 상태의 서로 다른 상태를 갖는 물질로, 결정 상태에서는 비정질 상태에 비해 낮은 저항치를 나타내며 질서 정연한 규칙적인 원자 배열을 지니고 있다. 상변화 물질의 대표적인 예로 칼코제나이드(Chalcogenide; GST)계 물질을 들 수 있으며, 이는 게르마늄(Ge), 안티몬(Sb), 텔루리움(Te)으로 이루어진 화합물이다.
PRAM 소자는 이러한 상변화 물질과 하부 전극의 계면 저항에 의해 발생하는 열과 냉각 속도에 의해 상변화 물질을 결정질과 비정질로 변화시키고, 이에 따른 전기 저항의 차이를 이용하여 데이터를 기록하고 읽어내는 메모리 소자이다.
PRAM 소자가 안정적으로 동작하기 위해서는 상변화 물질층이 결정질과 비정질로 변하는 양과 저항이 일정한 수준을 유지하여야 하고, 반복적인 상변화에도 안정한 상태를 유지하여야 한다. 그리고 이를 위해서는, 상변화 물질의 계면 상태가 안정하게 유지되어야 한다.
일반적으로, PRAM 소자를 제조하기 위해 하부전극 등의 하부 구조를 형성한 후, 상변화 물질 및 도전 물질을 적층하고, 하부전극과 접촉되는 위치에 상변화 물질층 및 상부전극의 적층 구조로 이루어지는 패턴을 형성한다.
그런데, 이러한 패턴 형성을 위한 식각 공정, 마스크 제거 및 세정 과정에서 노출된 상변화 물질이 산소 또는 H20에 노출되어 상변화 물질의 내부에 산소가 함유되게 된다.
그리고, 상변화 물질 내에 함유된 산소는 후속 열공정시, 또는 소자 동작시 전화와 함께 이동하여 하부전극과 상변화 물질 사이에 쌓여 비정상적인 층을 형성한다.
도 1은 일반적인 상변화 메모리 소자의 구조를 설명하기 위한 소자의 단면도이다. 도시한 것과 같이, 하부전극 콘택(Bottom Electrode Contact; BEC)와 상변화 물질층(GST)이 접촉되는 계면에 산소층(A)이 형성된 것을 알 수 있다.
이러한 산소층(A)에 의해 상변화 물질의 상변화가 정상적으로 이루어지지 않게 되고, 나아가 소자의 동작에 불량이 발생하게 된다.
즉, 산소층(A)이 존재하는 셀과, 그렇지 않은 셀 간의 셋(set) 전류 및 리셋(reset) 전류에 차이가 나게 되어, 동일한 셋/리셋 조건에서 상변화가 일어나지 않는 셀이 발생하고, 이로 인하여 상변화 메모리 소자가 이상 동작하게 되는 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 상변화 물질층 패터닝시 발생되는 산소 성분을 환원시켜 제거함으로써, 상변화 물질의 상변화가 정상적으로 이루어지도록 하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 상변화 물질층 패터닝시 상변화 물질층 내부에 함유된 산소 성분을 제거하여, 상변화 메모리 소자의 동작 신뢰성을 향상시키는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법은 하부전극 콘택이 형성된 반도체 기판 상에 상기 하부전극 콘택과 접촉되는 상변화 물질 및 상부전극 적층 구조를 패터닝하는 단계; 및 상기 상변화 물질 및 상부전극 적층 구조가 형성된 상기 반도체 기판에 대하여 환원 공정을 수행하는 단계;를 포함한다.
본 발명에 의하면, 상변화 물질층을 패터닝한 후, 상변화 물질 내에 존재하는 산소 성분을 제거함으로써, 상변화 메모리 소자를 구성하는 복수의 모든 셀이 동일한 조건에서 상변화가 이루어지도록 할 수 있다.
따라서, 상변화 메모리 소자의 생산 수율 및 동작 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 2a 내지 2f는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
먼저, 도 2a에 도시한 것과 같이, 스위칭 소자(미도시) 등의 하부 구조가 형성된 반도체 기판(200) 상에 제 1 층간 절연막(201)을 형성하고, 지정된 영역에 콘택홀을 형성하여 스위칭 소자를 노출시킨다. 이후, 도전 물질을 형성하고 제 1 층간 절연막(201)이 노출되도록 연마 공정을 수행하여 콘택홀 간을 분리한다. 이에 의해 상변화 물질의 히터로서 사용되는 하부전극 콘택(Bottom Electrode Contact; BEC)(203)이 형성되게 된다.
하부전극 콘택(203)은 필러(pillar)형, 링(ring)형, 원통(cylinder)형 등 다양한 형태로 형성할 수 있다. 아울러, 하부전극 콘택(203)으로 사용되는 도전 물질은 Ti/TiN, Ti/TiAlN, TiSiN 등과 같은 티타늄 화합물로 형성할 수 있다.
다음에, 도 2b에 도시한 것과 같이, 전체 구조 상에 상변화 물질(205A) 및 도전 물질(207A)을 순차적으로 적층한다. 여기에서, 상변화 물질(205A)은 GST를 이용하여 스퍼터링(sputtering) 방식, CVD(Chemical Vapor Deposition) 방식, 원자층 증착 방식(Atomic Layer Deposition; ALD) 중 어느 하나의 방식을 채택하여 증착할 수 있다. 또한, 도전 물질(207A)로는 예를 들어 Ti을 이용할 수 있다.
이어서, 하부전극 콘택(203)과 접촉되는 부위에만 상변화 물질층 패턴을 형 성하여 셀 간을 분리하기 위해, 포토레지스트 패턴(미도시)을 형성한 후, 이를 마스크로 하여 도전 물질(207A) 및 상변화 물질(205A)을 식각하고, 패터닝 후 잔류하는 포토레지스트 패턴은 제거한다.
이에 따라 도 2c에 도시한 것과 같이 상변화 물질층(205B) 및 상부전극(207)의 적층 구조가 형성되게 되다.
그런데, 상변화 물질(205A) 및 도전 물질(207A)의 식각 과정, 포토레지스트 패턴 제거 과정 및 세정 과정에서, 상변화 물질층(205B)은 그 내부에 산소층(209)을 함유하게 된다.
본 발명은 이러한 산소층(209)을 제거하기 위하여 환원 공정을 수행한다. 여기에서, 환원 공정은 0~400℃의 온도에서 진행되는 H2 플로우 공정이 될 수 있다.
이에 따라, 산소가 함유된 상변화 물질층(205B)으로부터 산소층(209)이 제거되어, 도 2d와 같이 비정상적인 레이어(산소층(209))가 제거되고 상변화 물질로만 이루어진 상변화 물질층(205)이 형성된다.
산소층(209)이 제거된 상변화 물질층(205)을 형성한 후에는 도 2e에 도시한 것과 같이, 전체 구조 상에 인캡슐레이션층(211)을 형성한다. 인캡슐레이션층(211)은 예를 들어 질화물을 이용하여 형성할 수 있으며 특히, 0~400℃의 온도에서 플라즈마 증가 화학기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방식, 또는 열 화학기상증착(Thermal CVD) 방식으로 실리콘 질화막으로 형성할 수 있다.
다음에, 도 2f에 도시한 것과 같이 전체 구조 상에 제 2 층간 절연막(213)을 형성하고 상부전극(207) 표면이 노출되도록 콘택홀을 형성한 후 도전물질을 매립한다. 이에 따라, 후속 공정으로 형성되는 비트라인(217)과 상부전극(207)을 접촉시키는 상부전극 콘택(215)이 형성된다.
본 발명에서는 상변화 물질층 패터닝 후 환원 공정에 의해 상변화 물질층 내에 포함되어 있는 산소 성분을 제거함으로써, 각각의 셀이 동일한 조건에서 안정적으로 상변화를 수행하게 된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면 상변화 물질층으로부터 비정상적인 레이어를 제거하여, 상변화 메모리 소자를 이루는 각 셀이 동일한 조건에서 동작하도록 함으로써, 상변화 물질의 동작 신뢰성을 향상시킬 수 있다. 이에 따라, 상변화 메모리 소자의 오동작이 방지되고, 수율이 개선되어 다양한 전자기기에 적용할 수 있다.
도 1은 일반적인 상변화 메모리 소자의 구조를 설명하기 위한 소자의 단면도,
도 2a 내지 2f는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
200 : 반도체 기판 201 : 제 1 층간 절연막
203 : 하부전극 콘택 205 : 상변화 물질층
207 : 상부전극 209 : 산소층
211 : 인캡슐레이션층 213 : 제 2 층간 절연막
215 : 상부전극 콘택 217 : 비트라인
Claims (5)
- 상변화 메모리 소자 제조 방법으로서,하부전극 콘택이 형성된 반도체 기판 상에 상기 하부전극 콘택과 접촉되는 상변화 물질 및 상부전극 적층 구조를 패터닝하는 단계; 및상기 상변화 물질 및 상부전극 적층 구조가 형성된 상기 반도체 기판에 대하여 환원 공정을 수행하는 단계;를 포함하는 상변화 메모리 소자 제조 방법.
- 제 1 항에 있어서,상기 환원 공정은, H2 플로우 공정인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 환원 공정은, 0~400℃의 온도에서 수행하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 1 항에 있어서,상기 환원 공정을 수행하는 단계 이후, 전체 구조 상에 인캡슐레이션층을 형 성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 4 항에 있어서,상기 인캡슐레이션층은, 질화물을 함유한 물질을 이용하여 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080015808A KR20090090538A (ko) | 2008-02-21 | 2008-02-21 | 상변화 메모리 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080015808A KR20090090538A (ko) | 2008-02-21 | 2008-02-21 | 상변화 메모리 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090090538A true KR20090090538A (ko) | 2009-08-26 |
Family
ID=41208311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080015808A KR20090090538A (ko) | 2008-02-21 | 2008-02-21 | 상변화 메모리 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090090538A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124301B1 (ko) * | 2010-03-25 | 2012-03-27 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 제조 방법 |
| WO2014014639A1 (en) * | 2012-07-18 | 2014-01-23 | Micron Technology, Inc. | Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells |
| US9166159B2 (en) | 2013-05-23 | 2015-10-20 | Micron Technology, Inc. | Semiconductor constructions and methods of forming memory cells |
-
2008
- 2008-02-21 KR KR1020080015808A patent/KR20090090538A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124301B1 (ko) * | 2010-03-25 | 2012-03-27 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 제조 방법 |
| WO2014014639A1 (en) * | 2012-07-18 | 2014-01-23 | Micron Technology, Inc. | Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells |
| US8853665B2 (en) | 2012-07-18 | 2014-10-07 | Micron Technology, Inc. | Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells |
| US9245927B2 (en) | 2012-07-18 | 2016-01-26 | Micron Technology, Inc. | Semiconductor constructions, memory cells and memory arrays |
| US9166159B2 (en) | 2013-05-23 | 2015-10-20 | Micron Technology, Inc. | Semiconductor constructions and methods of forming memory cells |
| US9577188B2 (en) | 2013-05-23 | 2017-02-21 | Micron Technology, Inc. | Semiconductor constructions and methods of forming memory cells |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| EP2156481B1 (en) | An electronic device comprising a convertible structure, and a method of manufacturing an electronic device | |
| US8896045B2 (en) | Integrated circuit including sidewall spacer | |
| TWI427743B (zh) | 電阻可變記憶體單元結構及方法 | |
| US8105859B2 (en) | In via formed phase change memory cell with recessed pillar heater | |
| KR100873878B1 (ko) | 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 | |
| KR100763916B1 (ko) | ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법 | |
| US8030130B2 (en) | Phase change memory device with plated phase change material | |
| US8273598B2 (en) | Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process | |
| CN102308017A (zh) | 使用气体团簇离子束形成存储器单元的方法 | |
| JP2006080523A (ja) | アンチモン前駆体、相変化メモリ素子およびその製造方法 | |
| US20090294750A1 (en) | Phase change memory devices and methods for fabricating the same | |
| CN110858623B (zh) | 可变电阻存储器件及其制造方法 | |
| KR100967675B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US20090161406A1 (en) | Non-volatile memory and method for fabricating the same | |
| KR100945791B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| KR20090090538A (ko) | 상변화 메모리 소자 제조 방법 | |
| US11476417B2 (en) | Phase change memory and method of fabricating the same | |
| US20130193402A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US8748958B1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| KR20090090002A (ko) | 상변화 메모리 소자 제조 방법 | |
| KR101097436B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| KR20090116344A (ko) | 상변화 메모리 소자의 제조 방법 | |
| TWI818709B (zh) | 相變化記憶體結構及其製造方法 | |
| KR20060128379A (ko) | 상변환 기억 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |