KR100763916B1 - ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법 - Google Patents

ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법 Download PDF

Info

Publication number
KR100763916B1
KR100763916B1 KR1020060055912A KR20060055912A KR100763916B1 KR 100763916 B1 KR100763916 B1 KR 100763916B1 KR 1020060055912 A KR1020060055912 A KR 1020060055912A KR 20060055912 A KR20060055912 A KR 20060055912A KR 100763916 B1 KR100763916 B1 KR 100763916B1
Authority
KR
South Korea
Prior art keywords
thin film
seed layer
precursor
gesbte
gesbte thin
Prior art date
Application number
KR1020060055912A
Other languages
English (en)
Inventor
신웅철
강윤선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060055912A priority Critical patent/KR100763916B1/ko
Priority to CNA2006101362607A priority patent/CN101093873A/zh
Priority to US11/723,103 priority patent/US20080050892A1/en
Priority to JP2007155150A priority patent/JP2008004935A/ja
Application granted granted Critical
Publication of KR100763916B1 publication Critical patent/KR100763916B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

비정질 물질층 상에 결정성 및 표면 거칠기 특성이 우수한 GeSbTe 박막을 형성시킬 수 있는 GeSbTe 박막의 제조방법 및 이를 이용한 상변화 메모리 소자의 제조방법이 개시된다. 본 발명에 따른 GeSbTe 박막의 제조방법은, 비정질 물질층 상에 Ge-전구체, Sb-전구체 및 Te-전구체로 이루어지는 그룹으로부터 선택된 하나 또는 둘을 공급하여 Ge, Sb, Te, Sb2Te3 또는 Sb-doped Ge으로 이루어지는 씨드층(seed layer)을 형성하는 단계 및 상기 씨드층 상에 Ge-전구체, Sb-전구체 및 Te-전구체를 공급하여 GeSbTe 박막을 형성하는 단계를 포함한다.

Description

ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화 메모리 소자의 제조방법{Method of manufacturing GeSbTe thin film and method of manufacturing phase change random access memory using the same}
도 1a 내지 도 1c는 본 발명에 따른 GeSbTe 박막의 제조방법을 보여주는 공정도이다.
도 2a는 Sb로 형성된 씨드층의 표면 SEM 사진이다.
도 2b는 Sb2Te3 형성된 씨드층의 표면 SEM 사진이다.
도 3a 및 도 3b 각각은 300℃ 및 350℃에서 Sb-doped Ge으로 형성된 씨드층의 표면 SEM 사진이다.
도 4는 300℃에서 Sb-doped Ge으로 형성된 씨드층의 XRD 분석 그래프이다.
도 5는 300℃에서 Sb-doped Ge으로 형성된 씨드층의 AES 분석 그래프이다.
도 6은 300℃에서 Sb-doped Ge으로 형성된 씨드층의 XPS 분석 그래프이다.
도 7은 본 발명에 따라 제조된 상변화 메모리 소자의 개략적 단면도이다.
도 8은 도 7의 상변화 메모리 소자에서 이진정보 저장동작을 보여주는 그래프이다.
도 9a 내지 도 9e는 본 발명에 따른 상변화 메모리 소자의 제조방법을 보여 주는 공정도이다.
도 10은 본 발명에 따른 상변화 메모리 소자의 제조방법에서 스토리지 노드의 다른 실시예 구조(S2)를 보여주는 단면도이다.
도 11은 본 발명에 따른 상변화 메모리 소자의 제조방법에서 스토리지 노드의 다른 실시예 구조(S3)를 보여주는 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
2:기판 4:비정질 물질층
6:씨드층 8:GeSbTe 박막
10:기판 12:소오스 영역
14:드레인 영역 16:채널영역
18:게이트절연막 19:게이트
20:박막 스위칭 소자 22:제1 절연막
24:도전성 플러그 30:하부전극(BE)
30a:하부전극 콘택트(BEC) 32:제2 절연막
36:씨드층 38:GeSbTe 박막
40:상부전극(TE) 130:하부전극(BE)
130a:하부전극 콘택트(BEC) 132:절연막
136:씨드층 138:GeSbTe 박막
140:상부전극(TE) 230:하부전극(BE)
230a:하부전극 콘택트(BEC) 232:절연막
236:씨드층 238:GeSbTe 박막
240:상부전극(TE) S1, S2, S3:스토리지 노드
본 발명은 GeSbTe 박막의 제조방법에 관한 것으로, 보다 상세하게는 비정질 물질층 상에 결정성 및 표면 거칠기(surface morphology) 특성이 우수한 GeSbTe 박막을 형성시킬 수 있는 GeSbTe 박막의 제조방법 및 이를 이용한 상변화 메모리 소자의 제조방법에 관한 것이다.
상변화 메모리 소자(phase-change random access memory, 이하 'PRAM'이라 한다)는 GeSbTe와 같은 상변화(phase-change) 물질이 전기적인 펄스에 의한 국부적인 열발생에 의해 크리스탈(crystalline)과 아몰포스(amorphous) 상태로 변화하는 특성을 이용하여 이진정보를 기억하는 소자이다. 이와 같은 PRAM에서, 이진정보를 기억하는 메모리셀은 상변화(phase-change)층과 하부전극 콘택트(Bottom Electrode Contact;BEC)층 및 스위치 트랜지스터로 구성된다. 트랜지스터는 일반적으로 실리콘 웨이퍼 위에 만들어지며, 하부전극 콘택트층과 상변화층은 상기 트랜지스터 위에 만들어진다. 상변화층은 이른바 GST(GeSbTe) 기반의 물질인데, 이는 DVD나 CD-RW 같은 광기록장치에 쓰이는 것과 같은 유형의 물질로 칼코게나이 드(chalcogenide)라는 명칭으로 불린다. 하부전극 콘택트층의 용도는 상변화층을 가열할 목적으로 쓰인다. 그 가열되는 정도에 따라 상변화층이 크리스탈과 아몰포스 상태로 상변화를 일으키게 되어 저항값이 달라지게 되고, 저항에 따라 전류 또는 전압이 달라지게 되므로 이진정보를 저장 및 판독할 수 있게 된다. 휘발성 메모리인 DRAM이나 비휘발성 메모리인 플래시메모리는 이진정보의 저장을 "전하"의 형태로 저장하는 반면(charge-base memory), PRAM의 이진정보의 저장은 "저항값"의 형태로 저장하므로(resistance-base memory), 상기 PRAM소자는 다른 메모리소자와는 구별될 수 있다.
이와 같은 PRAM은 이진정보를 저장하는 기억장치로서의 기능성을 판별하는 기준의 하나인 이진상태 시그널(signal) 비율이 다른 메모리소자 보다 커서, 회로에서 이진정보를 판별하기 쉬울뿐 아니라, 그 동작에 고전압이 필요치않다. 상기 비율을 저항비로 나타내면 40배 이상이어서 넓은 다이나믹 영역(dynamic range)이 확보될 수 있고, 메모리노드의 크기에 크게 영향을 받지 않는다. 따라서, 이러한 PRAM은 반도체 회로의 집적화 기술이 계속 진행되더라도, 그 축소성(scalability)에 강점이 있다. 또한, PRAM은 상변화층의 상변화 속도가 빨라서, 플래시 메모리 대비 쓰기속도가 10배 이상 빠르다는 강점도 지니고 있다.
그러나, 종래 PRAM의 제조공정에 있어서, SiO2 또는 SiON와 같은 비정질 산화막 위에 일반적인 열적(thermal) MOCVD 공정에 의해 GeSbTe 물질을 증착할 경우, 핵생성/성장이 용이하지 않아 GeSbTe 박막을 제조하는 것이 매우 어려웠으며, 뿐만 아니라 제조되는 GeSbTe 박막의 결정성 및 표면 거칠기(surface morphology) 특성이 우수하지 못하다는 문제점이 있었다. 특히, 최근 개발되는 PRAM의 구조에서, 일반적으로 GeSbTe 물질은 SiO2 또는 SiON으로 이루어진 절연막과 TiN 또는 TiAlN으로 이루어진 하부전극 콘택트 상에 동시에 증착되어야 하는데, 상기 GeSbTe 물질의 증착시 각각의 박막 상에서 서로 다른 증착거동을 보이기 때문에 균일한(uniform) 양질의 GeSbTe 박막을 형성하는 것이 매우 어려웠다. 따라서, 이들 문제점을 해결하기 위하여 비정질 산화막 상에서 결정성 및 표면 거칠기가 우수한 양질의 GeSbTe 박막을 형성하기 위한 제조공정의 개발이 요구되었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로, 비정질 물질층 상에 결정성 및 표면 거칠기(surface morphology) 특성이 우수한 GeSbTe 박막을 형성시킬 수 있는 GeSbTe 박막의 제조방법 및 이를 이용한 상변화 메모리 소자의 제조방법을 제공함에 있다.
본 발명에 따른 GeSbTe 박막의 제조방법은,
비정질 물질층 상에 Ge-전구체, Sb-전구체 및 Te-전구체로 이루어지는 그룹으로부터 선택된 하나 또는 둘을 공급하여 Ge, Sb, Te, Sb2Te3 또는 Sb-doped Ge으로 이루어지는 씨드층(seed layer)을 형성하는 단계; 및
상기 씨드층 상에 Ge-전구체, Sb-전구체 및 Te-전구체를 공급하여 GeSbTe 박 막을 형성하는 단계;를 포함한다.
본 발명에 따른 상변화 메모리 소자의 제조방법은,
기판 상에 형성된 박막 스위칭 소자 및 상기 박막 스위칭 소자와 연결되는 스토리지 노드를 포함하는 상변화 메모리 소자의 제조방법에 있어서,
상기 스토리지 노드를 형성하는 단계는,
하부전극을 형성하는 단계;
상기 하부전극 상에 절연막을 형성하는 단계;
상기 절연막에 하부전극의 소정영역을 노출시키는 콘택홀을 형성하는 단계;
상기 콘택홀에 TiN 또는 TiAlN 물질로 하부전극 콘택트를 형성하는 단계;
상기 하부전극 콘택트 및 절연막 상에 Ge-전구체, Sb-전구체 및 Te-전구체로 이루어지는 그룹으로부터 선택된 하나 또는 둘을 공급하여 Ge, Sb, Te, Sb2Te3 또는 Sb-doped Ge으로 이루어지는 씨드층(seed layer)을 형성하는 단계;
상기 씨드층 상에 Ge-전구체, Sb-전구체 및 Te-전구체를 공급하여 GeSbTe 박막을 형성하는 단계; 및
상기 GeSbTe 박막 상에 상부전극을 형성하는 단계;를 포함한다.
상기 씨드층은 1㎚ 내지 10㎚ 범위의 두께로 형성된다. 상기 씨드층 및 GeSbTe 박막은 MOCVD(Metal Organic Chemical Vapor Deposition)에 의해 형성될 수 있으며, 바람직하게는 in-situ 프로세스에 의해 형성될 수 있다. 여기에서, 상기 Ge-전구체, Sb-전구체 및 Te-전구체 각각은 10sccm 내지 400sccm 범위의 유량으로 공급될 수 있다. 또한, 상기 씨드층 및 GeSbTe 박막은 0.001Torr 내지 10Torr의 압력범위 및 250℃ 내지 500℃의 온도범위에서 형성되는 것이 바람직하다. 그리고, 상기 씨드층이 Sb-doped Ge으로 형성되는 경우, 상기 Ge에 대한 Sb의 도핑농도는 1% 내지 30%의 범위로 제어될 수 있다.
상기 Ge-전구체는 (CH3)4Ge, (C2H5)4Ge, (n-C4H9)4Ge, (i-C4H9)4Ge, (C6H5)4Ge, (CH2=CH)4Ge, (CH2CH=CH2)4Ge, (CF2=CF)4Ge, (C6H5CH2CH2CH2)4Ge, (CH3)3(C6H5)Ge, (CH3)3(C6H5CH2)Ge, (CH3)2(C2H5)2Ge, (CH3)2(C6H5)2Ge, CH3(C2H5)3Ge, (CH3)3(CH=CH2)Ge, (CH3)3(CH2CH=CH2)Ge, (C2H5)3(CH2CH=CH2)Ge, (C2H5)3(C5H5)Ge, (CH3)3GeH, (C2H5)3GeH, (C3H7)3GeH, Ge(N(CH3)2)4, Ge(N(CH3)(C2H5))4, Ge(N(C2H5)2)4, Ge(N(i-C3H7)2)4, Ge[N(Si(CH3)3)2]4 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함한다. 그리고, 상기 Sb-전구체는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3 , Sb(N(i-C3H7)2)3, Sb[N(Si(CH3)3)2]3 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함한다. 그리고, 상기 Te-전구체는 Te(CH3)2, Te(C2H5)2, Te(n-C3H7)2, Te(i-C3H7)2, Te(t-C4H9)2, Te(i-C4H9)2, Te(CH2=CH)2, Te(CH2CH=CH2)2, Te[N(Si(CH3)3)2]2 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함한다.
본 발명에 따르면, MOCVD 공정에 의해 SiO2, SiON 또는 Si3N4 등과 같은 비정질 물질층 상에 결정성 및 표면 거칠기 특성이 우수한 GeSbTe 박막을 용이하게 형성할 수 있다.
이하에서는, 본 발명에 따른 GeSbTe 박막의 제조방법 및 이를 이용한 상변화 메모리 소자의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위하여 과장되게 도시된 것이다.
도 1a 내지 도 1c는 본 발명에 따른 GeSbTe 박막의 제조방법을 보여주는 공정도이다.
도 1a 내지 도 1c를 함께 참조하면, 기판(2) 상에 형성된 비정질 물질층(4) 상에 Ge-전구체, Sb-전구체 및 Te-전구체로 이루어지는 그룹으로부터 선택된 하나 또는 둘을 공급하여 Ge, Sb, Te, Sb2Te3 또는 Sb-doped Ge으로 이루어지는 씨드층(seed layer, 6)을 형성한다. 그리고나서, 상기 씨드층(6) 상에 Ge-전구체, Sb-전구체 및 Te-전구체를 공급하여 GeSbTe 박막(8)을 형성한다. 여기에서, 상기 씨드층(6)은 상기 비정질 물질층(4)과의 점착특성이 우수할 뿐만 아니라 GeSbTe 박막(8)의 형성을 위한 핵생성 사이트(site)를 제공할 수 있기 때문에, 그 위에 형성되는 GeSbTe 박막(8)의 결정성 및 표면 거칠기 특성이 개선되어 우수한 막질의 GeSbTe 박막(8)이 제조될 수 있다. 특히, 상기 씨드층(6)은 GeSbTe 박막(8)의 형성물질과 동종물질로 형성되기 때문에, 두 물질층 사이의 점착특성이 우수할 뿐만 아 니라 두 물질층의 제조시 in-situ 프로세스에 의해 증착챔버의 진공상태를 유지하면서 연속적으로 박막증착 공정을 진행할 수 있다는 장점을 가진다.
상기 씨드층(6)은 1㎚ 내지 10㎚ 범위의 두께로 형성되며, MOCVD(Metal Organic Chemical Vapor Deposition) 공정에 의해 형성될 수 있다. 이 때, 상기 씨드층(6)은 0.001Torr 내지 10Torr의 압력범위 및 250℃ 내지 500℃의 온도범위의 공정조건 하에서 형성되는 것이 바람직하다. 이들 공정조건 하에서, 상기 비정질 물질층(4) 상에 형성되는 씨드층(6)의 표면 특성이 우수하였으며, 이러한 씨드층(6)의 표면 특성은 그 위에 증착되는 GeSbTe 박막(8)의 막질 특성에 영향을 주었다. 여기에서, 상기 비정질 물질층(4)은 SiO2, SiON 및 Si3N4으로 이루어지는 그룹으로부터 선택된 어느 하나를 포함하는데, 이들 물질은 주로 반도체 소자의 제조에 있어서 층간 절연막의 형성물질로 이용된다.
상기 씨드층(6)은 핵생성 사이트 제공의 역할만을 수행하면 되기 때문에, 10㎚ 이상으로 너무 두꺼울 필요는 없으며, 얇게 형성되어도 무방하다. 특히, 상기 씨드층(6)이 Sb-doped Ge으로 형성되는 경우, 상기 Ge에 대한 Sb의 도핑농도는 1% 내지 30%의 범위로 제어되는 것이 바람직하다. 실험적으로, 이러한 도핑농도 범위에서 씨드층(6)을 형성했을 경우, 상기 씨드층(6)의 표면 특성이 우수했으며, 그 위에 형성되는 GeSbTe 박막(8)의 막질 특성도 가장 우수하였다.
상기 MOCVD 공정에서, 상기 Ge-전구체, Sb-전구체 및 Te-전구체 각각은 10sccm 내지 400sccm 범위의 유량으로 공급되는 것이 바람직하다. 이 때, 상기 Ge- 전구체는 (CH3)4Ge, (C2H5)4Ge, (n-C4H9)4Ge, (i-C4H9)4Ge, (C6H5)4Ge, (CH2=CH)4Ge, (CH2CH=CH2)4Ge, (CF2=CF)4Ge, (C6H5CH2CH2CH2)4Ge, (CH3)3(C6H5)Ge, (CH3)3(C6H5CH2)Ge, (CH3)2(C2H5)2Ge, (CH3)2(C6H5)2Ge, CH3(C2H5)3Ge, (CH3)3(CH=CH2)Ge, (CH3)3(CH2CH=CH2)Ge, (C2H5)3(CH2CH=CH2)Ge, (C2H5)3(C5H5)Ge, (CH3)3GeH, (C2H5)3GeH, (C3H7)3GeH, Ge(N(CH3)2)4, Ge(N(CH3)(C2H5))4, Ge(N(C2H5)2)4, Ge(N(i-C3H7)2)4, Ge[N(Si(CH3)3)2]4 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함한다. 그리고, 상기 Sb-전구체는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3 , Sb(N(i-C3H7)2)3, Sb[N(Si(CH3)3)2]3 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함한다. 그리고, 상기 Te-전구체는 Te(CH3)2, Te(C2H5)2, Te(n-C3H7)2, Te(i-C3H7)2, Te(t-C4H9)2, Te(i-C4H9)2, Te(CH2=CH)2, Te(CH2CH=CH2)2, Te[N(Si(CH3)3)2]2 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함한다.
바람직하게, 상기 GeSbTe 박막(8)은 상기 씨드층(6)과 마찬가지로 MOCVD 공정에 의해 형성될 수 있으며, 그 공정조건 또한 거의 유사하다. 구체적으로, 상기 GeSbTe 박막(8)은 0.001Torr 내지 10Torr의 압력범위 및 250℃ 내지 500℃의 온도범위에서 형성되는 것이 바람직하다.
상기 GeSbTe 박막(8)은 GeSbTe 기반의 칼코게나이드(chalcogenide) 물질로 형성될 수 있다. 예를 들어, 상기 GeSbTe 박막(8)은 게르마늄-안티몬-텔루륨(Ge-Sb-Te), 질소-게르마늄-안티몬-텔루륨(N-Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 인듐-안티몬-텔루륨(In-Sb-Te), 게르마늄-비스무스-텔루륨(Ge-Bi-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 은-인듐-안티몬-텔루륨(Ag-In-Sb-Te), 금-인듐-안티몬-텔루륨(Au-In-Sb-Te), 게르마늄-인듐-안티몬-텔루륨(Ge-In-Sb-Te), 셀레늄-안티몬-텔루륨(Se-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te) 또는 비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te) 등과 같은 칼코게나이드 합금들(chalcogenide alloys)을 포함할 수 있다. 또 다른 예로서, 상기 GeSbTe 박막(8)은 탄탈-안티몬-텔루륨(Ta-Sb-Te), 니오븀-안티몬-텔루륨(Nb-Sb-Te) 또는 바나듐-안티몬-텔루륨(V-Sb-Te) 등과 같은 5A족 원소-안티몬-텔루륨을 포함하거나, 또는 탄탈-안티몬-셀레늄(Ta-Sb-Se), 니오븀-안티몬-셀레늄(Nb-Sb-Se) 또는 바나듐-안티몬-셀레늄(V-Sb-Se) 등과 같은 5A족 원소-안티몬-셀레늄을 포함할 수 있다. 또 다른 예로서, 상기 GeSbTe 박막(8)은 텅스텐-안티몬-텔루륨(W-Sb-Te), 몰리브덴-안티몬-텔루륨(Mo-Sb-Te), 또는 크롬-안티몬-텔루륨(Cr-Sb-Te) 등과 같은 6A족 원소-안티몬-텔루륨을 포함하거나, 또는 텅스텐-안티몬-셀레늄(W-Sb-Se), 몰리브덴-안티몬-셀레늄(Mo-Sb-Se) 또는 크롬-안티몬-셀레늄(Cr-Sb-Se)등과 같은 6A족 원소-안티몬-셀레늄을 포함할 수 있다.
이상에서는 우선적으로 상기 GeSbTe 박막(8)이 삼원계 상변화 칼코게나이드 합금들(ternary phase-change chalcogenide alloys)로 형성되는 것이 기술되었지만, 상기 GeSbTe 박막(8)은 이원계 상변화 칼코게나이드 합금들(binary phase-change chalcogenide alloys) 또는 사원계 상변화 칼코게나이드 합금들(quaternary phase-change chalcogenide alloys)들로 형성될 수도 있다. 예로써, 상기 이원계 상변화 칼코게나이드 합금은 Ga-Sb, Ge-Sb, In-Sb, In-Se, Sb2-Te3 또는 Ge-Te 합금 중의 하나 또는 그 이상을 포함할 수 있다. 또한, 상기 사원계 상변화 칼코게나이드 합금은 Ag-In-Sb-Te, (Ge-Sn)-Sb-Te, Ge-Sb-(Se-Te) 또는 Te81-Ge15-Sb2-S2 합금 중의 하나 또는 그 이상을 포함할 수 있다.
종래 MOCVD 공정을 이용하여 SiO2 물질층(4) 상에 GeSbTe 박막(8)을 형성하는 것이 매우 어려웠으나, GeSbTe 박막(8)을 형성하기 전 단계에 본 발명에서 제시하는 씨드층(6)을 형성할 경우, 플라즈마 공정을 이용하지 않고도 SiO2 물질층(4) 상에 양질의 GeSbTe 박막(8)을 형성할 수 있었다. 구체적으로, 간단한 MOCVD 공정에 의해 SiO2, SiON 또는 Si3N4 등과 같은 비정질 물질층(4) 상에 결정성 및 표면 거칠기 특성이 우수한 GeSbTe 박막(8)을 쉽게 형성할 수 있었다. 여기에서, 상기 씨드층(6)은 GeSbTe 박막(8)의 형성물질과 동종 물질로서, in-situ 프로세스에 의해 형성될 수 있기 때문에, 본 발명에 따른 GeSbTe 박막(8)의 형성방법은 매우 간단하다는 장점을 가진다.
도 2a는 Sb로 형성된 씨드층의 표면 SEM 사진이고, 도 2b는 Sb2Te3 형성된 씨드층의 표면 SEM 사진이다. 그리고, 도 3a 및 도 3b 각각은 300℃ 및 350℃에서 Sb-doped Ge으로 형성된 씨드층의 표면 SEM 사진이다. 여기에서, 각각의 씨드층은 SiO2 기판 위에 형성되었다.
도 4, 도 5 및 도 6 각각은 300℃에서 Sb-doped Ge으로 형성된 씨드층의 XRD 분석 그래프, AES 분석 그래프 및 XPS 분석 그래프이다. 도 4로부터 본 발명에서 얻어진 Sb-doped Ge 박막의 결정구조를 알 수 있으며, 도 5로부터 Sb-doped Ge 박막의 조성을 알 수 있다. 도 6으로부터 상기 Sb-doped Ge 박막의 화학결합 상태를 알 수 있다. 도 6을 참조하면, Ge 상태(state)는 SiO2와의 계면에서 Ge-SiOx로 보이는 계면상(1217.7eV)을 형성하고 있다.
도 7은 본 발명에 따라 제조된 상변화 메모리 소자의 개략적 단면도이다.
도 7을 참조하면, 본 발명에 따른 상변화 메모리 소자(이하, 'PRAM'이라 함)는 기판(10) 상에 형성된 박막 스위칭 소자(20) 및 상기 박막 스위칭 소자(20)와 연결되는 스토리지 노드(S1)를 포함한다. 여기에서, 상기 박막 스위칭 소자(20)의 예로서, 기판(10) 상에 스위칭 트랜지스터가 구현되었다.
상기 스위칭 트랜지스터(20)는 n형 불순물이 도핑된 소오스 영역(12)과 드레인 영역(14), 그리고 이들(12, 14) 사이의 채널영역(16) 및 상기 채널영역(16) 위에 형성된 게이트 적층물(18, 19)을 포함한다. 상기 게이트 적층물(18, 19)은 순차적으로 적층된 게이트절연막(18)과 게이트 전극(19)을 포함한다. 이러한 스위칭 트랜지스터(20) 위에 제1 절연막(22)이 적층되며, 상기 제1 절연막(22)에 상기 드레인 영역(14)을 노출시키는 제1 콘택홀(h1)이 형성된다. 그리고, 상기 제1 콘택홀(h1)에 도전성플러그(24)가 형성되어, 상기 도전성플러그(24)가 상기 드레인 영 역(14)과 스토리지 노드(S1)를 연결한다. 여기에서, 상기 제1 절연막(22)은 SiO2, SiON 또는 Si3N4 등과 같은 유전체 물질로 형성될 수 있다.
상기 스토리지 노드(S1)는 순차로 적층된 하부전극(Bottom Electrode;BE, 30), 하부전극 콘택트(Bottom Electrode Contact;BEC, 30a), 씨드층(36), GeSbTe 박막(38) 및 상부전극(Top Electrode;TE, 40)을 포함한다. 구체적으로, 상기 하부전극(30) 상에 SiO2, SiON 또는 Si3N4 등과 같은 유전체 물질로 제2 절연막(32)이 적층되며, 상기 제2 절연막(32)에 상기 하부전극(30)의 소정영역을 노출시키는 제2 콘택홀(h2)이 마련된다. 그리고, 상기 제2 콘택홀(h2)에 저항성 발열체(resistive heater)로써 하부전극 콘택트(30a)가 형성된다. 그리고, 상기 제2 절연막(32) 상에 상기 하부전극 콘택트(30a)의 상면을 덮도록 씨드층(36)이 형성된다. 그리고나서, 상기 씨드층(36) 상에 GeSbTe 박막(38)이 형성되며, 상기 GeSbTe 박막(38) 위에 상부전극(40)이 형성된다.
상기 하부전극 콘택트(30a)는 저항성 발열체(resistive heater)로써 그에 인가되는 셋펄스(set pulse) 또는 리셋펄스(reset pulse)에 따라 상기 GeSbTe 박막(38)을 가열하는 역할을 하며, TiN 또는 TiAlN 물질로 형성된다. 이와 같은 하부전극 콘택트(30a)는 상기 하부전극(30)의 상면 보다 더 작은 폭으로 형성되기 때문에 GeSbTe 박막(38)과의 작은 접촉면적을 가지게 되어, 상기 GeSbTe 박막(38)의 가열효율을 높이게 된다.
상기 씨드층(36)은 SiO2, SiON 또는 Si3N4 으로 형성된 제2 절연막(32) 및 TiN 또는 TiAlN으로 형성된 하부전극 콘택트(30a)와의 점착특성이 우수할 뿐만 아니라 GeSbTe 박막(38)의 형성을 위한 핵생성 사이트(site)를 제공할 수 있기 때문에, 그 위에 형성되는 GeSbTe 박막(38)의 결정성 및 표면 거칠기 특성이 개선되어 우수한 막질의 GeSbTe 박막(38)이 제조될 수 있다. 특히, 상기 씨드층(6)은 GeSbTe 박막(38)의 형성물질과 동종물질로 형성되기 때문에, GeSbTe 박막(38)과의 점착특성 또한 우수하다. 이와 같은 씨드층(36)은 Ge, Sb, Te, Sb2Te3 또는 Sb-doped Ge으로 형성되며, MOCVD 공정에 의해 형성될 수 있다. 바람직하게, 상기 씨드층(36)은 1㎚ 내지 10㎚ 범위의 두께로 형성될 수 있다.
상기 GeSbTe 박막(38)은 GeSbTe 기반의 칼코게나이드(chalcogenide) 물질로 형성될 수 있으며, 예시되는 물질은 전술한 바 있으므로 중복되는 설명은 생략하기로 한다.
도 8은 도 7의 상변화 메모리 소자(PRAM 소자)에서 이진정보 저장동작을 보여주는 그래프이다. 도8을 참조하면, PRAM 소자의 스토리지 노드(S1)에 데이터를 기억 및 소거시키는 방법이 설명될 수 있다. 여기서, 가로축은 시간(t)을 나타내고, 세로축은 GeSbTe 박막(38)에 유발되는 온도(Temperature; 단위℃)를 나타낸다. PRAM에 펄스형태의 전류를 인가하여 이진정보를 기록하는데, 목적에 따라 셋펄스(set pulse)와 리셋펄스(reset pulse)로 나눌 수 있다. 셋펄스는 GeSbTe 박막(38)을 결정질상태로 만들기 위한 것으로 대략 50ns 이하의 폭을 가지며, 재료의 결정화온도 이상의 발열량을 유발하는데 요구되는 크기의 전류가 인가된다. 리셋펄스는 상기 GeSbTe 박막(38)을 비정질상태로 만들기 위한 펄스로서, 재료의 용융온도 이상의 발열량을 유발할만한 크기의 전류가 요구된다. 상기 그래프에서, GeSbTe 박막(38)을 용융온도(melting temperture; Tm) 보다 높은 온도까지 짧은 시간(T1) 동안 가열한 후에, 빠른 속도로 냉각(quenching)시키면, 상기 GeSbTe 박막(38)은 비정질 상태(amorphous state)로 변한다(제1곡선). 이에 반하여, GeSbTe 박막(38)을 용융온도(Tm) 보다 낮고, 결정화 온도(crystallization temperture; Tc) 보다 높은 온도에서 T1시간 보다 긴 T2시간 동안 가열한 후에 서서히 냉각시키면, GeSbTe 박막(38)은 결정질 상태(crystalline state)로 변한다(제2곡선). 비정질 상태를 갖는 GeSbTe 박막(38)의 비저항은 결정질 상태를 갖는 GeSbTe 박막(38)의 비저항 보다 높다. 따라서, 읽기 모드에서 상기 GeSbTe 박막(38)을 통하여 흐르는 전류를 감지(detection)함으로써, 상기 PRAM 스토리지 노드(S1)에 저장된 정보가 논리 "1"인지 또는 논리 "0"인지를 판별(discriminate) 할 수 있다.
도 9a 내지 도 9e는 본 발명에 따른 상변화 메모리 소자의 제조방법을 보여주는 공정도이다. 본 발명의 제조공정에서, 각각의 물질층은 반도체 메모리 소자의 제조공정에서 통상 이용되는 기상증착법, 즉 PVD(physical vapor deposition)와 CVD(chemical vapor deposition)의 범주에 드는 리액티브 스퍼터링(reactive sputtering) 또는 MOCVD(metal organic chemical vapor deposition), 이베퍼레이션(evaporation) 등과 같은 방법에 의해 형성될 수 있으며, 이들 공정은 널리 알 려져 있으므로 이들에 대한 상세한 설명은 생략하기로 한다.
도 9a를 참조하면, 기판(10) 위에 박막 스위칭 소자(20)로서 스위칭 트랜지스터를 형성한다. 구체적으로, 실리콘 웨이퍼(10)에 n형 불순물을 도핑하여 소오스 영역(12)과 드레인 영역(14)을 형성하며, 이들 사이에 채널영역(16)을 마련한다. 그리고, 상기 채널영역(16) 위에 게이트 절연막(18)과 게이트 전극(19)을 순차적으로 적층하여 스위칭 트랜지스터(20)를 구현한다. 이와 같은 스위칭 트랜지스터(20)의 형성물질 및 형성방법은 이미 널리 공지되어 있으므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 9b를 참조하면, 상기 스위칭 트랜지스터(20) 위에 SiO2, SiON 또는 Si3N4 등과 같은 유전체 물질로 제1 절연막(22)을 형성한다. 그 다음에, 상기 제1 절연막(22)에 드레인 영역(14)을 노출시키는 제1 콘택홀(h1)을 형성한다. 그리고나서, 상기 제1 콘택홀(h1)에 도전성 물질을 채워 도전성 플러그(24)를 형성한다. 그 다음에, 상기 도전성 플러그(24)에 콘택되도록 상기 제1 절연막(22) 상에 하부전극(30)을 형성한다. PRAM 소자에 있어서, 하부전극(30)의 재질 및 형성방법은 널리 공지되어 있으므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 9c를 참조하면, 상기 하부전극(30) 상에 SiO2, SiON 또는 Si3N4 등과 같은 유전체 물질로 제2 절연막(32)을 형성한다. 그 다음에, 상기 제2 절연막(32)에 상기 하부전극(30)의 소정영역을 노출시키는 제2 콘택홀(h2)을 형성한다. 그리고나서, 상기 제2 콘택홀(h2)에 저항성 발열체(resistive heater)로써 하부전극 콘택트(30a)를 형성한다. 상기 하부전극 콘택트(30a)는 TiN 또는 TiAlN 물질로 형성될 수 있다.
도 9d 및 도 9e를 함께 참조하면, 상기 제2 절연막(32) 상에 상기 하부전극 콘택트(32a)의 상면을 덮도록 씨드층(36)을 형성한다. 구체적으로, 상기 하부전극 콘택트(32a) 및 제2 절연막(32) 상에 Ge-전구체, Sb-전구체 및 Te-전구체로 이루어지는 그룹으로부터 선택된 하나 또는 둘을 공급하여 Ge, Sb, Te, Sb2Te3 또는 Sb-doped Ge으로 이루어지는 씨드층(36)을 형성할 수 있다. 상기 씨드층(36)은 MOCVD(Metal Organic Chemical Vapor Deposition) 공정에 의해 형성될 수 있으며, 1㎚ 내지 10㎚ 범위의 두께로 형성된다. 이 때, 상기 씨드층(36)은 0.001Torr 내지 10Torr의 압력범위 및 250℃ 내지 500℃의 온도범위의 공정조건 하에서 형성되는 것이 바람직하다. 이와 같은 씨드층(36)은 상기 제2 절연막(32) 및 하부전극 콘택트(32a)와의 점착특성이 우수할 뿐만 아니라, 서로 다른 이종의 증착면 상에서 동시에 균일한(uniform) 두께로 형성될 수 있다는 장점을 가진다. 그리고나서, 상기 씨드층(36) 상에 Ge-전구체, Sb-전구체 및 Te-전구체를 공급하여 GeSbTe 박막(38)을 형성한다.
여기에서, 상기 씨드층(36)은 GeSbTe 박막(38)의 형성을 위한 핵생성 사이트(site)를 제공할 수 있기 때문에, 그 위에 형성되는 GeSbTe 박막(38)의 결정성 및 표면 거칠기 특성이 개선되어 우수한 막질의 GeSbTe 박막(38)이 제조될 수 있 다. 특히, 상기 씨드층(36)은 GeSbTe 박막(38)의 형성물질과 동종물질로 형성되기 때문에, 상기 GeSbTe 박막(38)과의 점착특성이 우수할 뿐만 아니라, 상기 씨드층(36)과 GeSbTe 박막(38)이 in-situ 프로세스에 의해 증착챔버의 진공상태를 유지하면서 연속적으로 박막증착 공정을 진행할 수 있다는 장점을 가진다.
상기 씨드층(36)이 Sb-doped Ge으로 형성되는 경우, 상기 Ge에 대한 Sb의 도핑농도는 1% 내지 30%의 범위로 제어되는 것이 바람직하다. 실험적으로, 이러한 도핑농도 범위에서 씨드층(36)을 형성했을 경우, 상기 씨드층(36)의 표면 특성이 우수했으며, 그 위에 형성되는 GeSbTe 박막(38)의 막질 특성도 가장 우수하였다.
상기 MOCVD 공정에서, 상기 Ge-전구체, Sb-전구체 및 Te-전구체 각각은 10sccm 내지 400sccm 범위의 유량으로 공급되는 것이 바람직하다. 이 때, 상기 Ge-전구체는 (CH3)4Ge, (C2H5)4Ge, (n-C4H9)4Ge, (i-C4H9)4Ge, (C6H5)4Ge, (CH2=CH)4Ge, (CH2CH=CH2)4Ge, (CF2=CF)4Ge, (C6H5CH2CH2CH2)4Ge, (CH3)3(C6H5)Ge, (CH3)3(C6H5CH2)Ge, (CH3)2(C2H5)2Ge, (CH3)2(C6H5)2Ge, CH3(C2H5)3Ge, (CH3)3(CH=CH2)Ge, (CH3)3(CH2CH=CH2)Ge, (C2H5)3(CH2CH=CH2)Ge, (C2H5)3(C5H5)Ge, (CH3)3GeH, (C2H5)3GeH, (C3H7)3GeH, Ge(N(CH3)2)4, Ge(N(CH3)(C2H5))4, Ge(N(C2H5)2)4, Ge(N(i-C3H7)2)4, Ge[N(Si(CH3)3)2]4 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함한다. 그리고, 상기 Sb-전구체는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3 , Sb(N(i-C3H7)2)3, Sb[N(Si(CH3)3)2]3 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함한다. 그리고, 상기 Te-전구체는 Te(CH3)2, Te(C2H5)2, Te(n-C3H7)2, Te(i-C3H7)2, Te(t-C4H9)2, Te(i-C4H9)2, Te(CH2=CH)2, Te(CH2CH=CH2)2, Te[N(Si(CH3)3)2]2 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함한다.
바람직하게, 상기 GeSbTe 박막(38)은 상기 씨드층(36)과 마찬가지로 MOCVD 공정에 의해 형성될 수 있으며, 그 공정조건 또한 거의 유사하다. 구체적으로, 상기 GeSbTe 박막(38)은 0.001Torr 내지 10Torr의 압력범위 및 250℃ 내지 500℃의 온도범위에서 형성되는 것이 바람직하다.
상기 GeSbTe 박막(38)은 GeSbTe 기반의 칼코게나이드(chalcogenide) 물질로 형성될 수 있다. 예를 들어, 상기 GeSbTe 박막(38)은 게르마늄-안티몬-텔루륨(Ge-Sb-Te), 질소-게르마늄-안티몬-텔루륨(N-Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 인듐-안티몬-텔루륨(In-Sb-Te), 게르마늄-비스무스-텔루륨(Ge-Bi-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 은-인듐-안티몬-텔루륨(Ag-In-Sb-Te), 금-인듐-안티몬-텔루륨(Au-In-Sb-Te), 게르마늄-인듐-안티몬-텔루륨(Ge-In-Sb-Te), 셀레늄-안티몬-텔루륨(Se-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te) 또는 비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te) 등과 같은 칼코게나이드 합금들(chalcogenide alloys)을 포함할 수 있다. 또 다른 예로서, 상기 GeSbTe 박막(38)은 탄탈-안티몬-텔루륨(Ta-Sb-Te), 니오븀-안티몬-텔루륨(Nb-Sb-Te) 또는 바나듐-안티몬-텔루륨(V-Sb-Te) 등과 같은 5A족 원소-안티몬-텔루륨을 포함하거나, 또는 탄탈-안티몬-셀레늄(Ta-Sb- Se), 니오븀-안티몬-셀레늄(Nb-Sb-Se) 또는 바나듐-안티몬-셀레늄(V-Sb-Se) 등과 같은 5A족 원소-안티몬-셀레늄을 포함할 수 있다. 또 다른 예로서, 상기 GeSbTe 박막(38)은 텅스텐-안티몬-텔루륨(W-Sb-Te), 몰리브덴-안티몬-텔루륨(Mo-Sb-Te), 또는 크롬-안티몬-텔루륨(Cr-Sb-Te) 등과 같은 6A족 원소-안티몬-텔루륨을 포함하거나, 또는 텅스텐-안티몬-셀레늄(W-Sb-Se), 몰리브덴-안티몬-셀레늄(Mo-Sb-Se) 또는 크롬-안티몬-셀레늄(Cr-Sb-Se)등과 같은 6A족 원소-안티몬-셀레늄을 포함할 수 있다.
이상에서는 우선적으로 상기 GeSbTe 박막(38)이 삼원계 상변화 칼코게나이드 합금들(ternary phase-change chalcogenide alloys)로 형성되는 것이 기술되었지만, 상기 GeSbTe 박막(38)은 이원계 상변화 칼코게나이드 합금들(binary phase-change chalcogenide alloys) 또는 사원계 상변화 칼코게나이드 합금들(quaternary phase-change chalcogenide alloys)들로 형성될 수도 있다. 예로써, 상기 이원계 상변화 칼코게나이드 합금은 Ga-Sb, Ge-Sb, In-Sb, In-Se, Sb2-Te3 또는 Ge-Te 합금 중의 하나 또는 그 이상을 포함할 수 있다. 또한, 상기 사원계 상변화 칼코게나이드 합금은 Ag-In-Sb-Te, (Ge-Sn)-Sb-Te, Ge-Sb-(Se-Te) 또는 Te81-Ge15-Sb2-S2 합금 중의 하나 또는 그 이상을 포함할 수 있다.
마지막 공정으로, 상기 GeSbTe 박막(38) 상에 상부전극(40)을 형성한다. PRAM 소자의 제조에 있어서 상기 상부전극(40)의 재질 및 형성방법은 널리 공지되어 있으므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 10은 본 발명에 따른 상변화 메모리 소자의 제조방법에서 스토리지 노드의 다른 실시예 구조(S2)를 보여주는 단면도이다. 그리고, 도 11은 본 발명에 따른 상변화 메모리 소자의 제조방법에서 스토리지 노드의 다른 실시예 구조(S3)를 보여주는 단면도이다.
도 10에 예시된 스토리지 노드(S2)를 살펴보면, 하부전극(130) 상에 순차로 하부전극 콘택트(130a) 및 절연막(132)이 적층되었으며, 상기 절연막(132)에 하부전극 콘택트(130a)의 소정영역을 노출시키는 콘택홀이 마련되었다. 그리고, 상기 콘택홀의 내면 및 상기 절연막(132) 상에 얇은 두께로 씨드층(136)이 형성되었으며, 상기 씨드층(136) 상에 GeSbTe 박막(138)이 적층되어 상기 콘택홀을 매립하였고, 상기 GeSbTe 박막(138) 위에 상부전극(140)이 형성된 구조로 형성되었다.
도 11에 예시된 스토리지 노드(S3)를 살펴보면, 하부전극(230) 상에 순차로 하부전극 콘택트(230a) 및 절연막(232)이 적층되었으며, 상기 절연막(232)에 하부전극 콘택트(230a)의 소정영역을 노출시키는 콘택홀이 마련되었다. 그리고, 상기 콘택홀의 내면에 얇은 두께로 씨드층(236)이 형성되었으며, 상기 콘택홀의 씨드층(236) 상에 GeSbTe 박막(238)이 형성되었고, 상기 GeSbTe 박막(238)을 덮도록 상기 절연막(232) 위에 상부전극(240)이 형성된 구조로 형성되었다.
도 10 및 도 11 각각에서, 하부전극(130, 230), 하부전극 콘택트(130a, 230a), 씨드층(136, 236), GeSbTe 박막(138, 238), 상부전극(140, 240) 및 절연막(132, 232)의 형성물질은 이미 전술한 바 있으므로, 여기에서 중복되는 설명은 생략하기로 한다.
종래 MOCVD 공정을 이용하여 SiO2 기판 상에 GeSbTe 박막을 형성하는 것이 매우 어려웠으나, GeSbTe 박막을 형성하기 전 단계에 본 발명에서 제시하는 씨드층을 형성할 경우, 플라즈마 공정을 이용하지 않고도 SiO2 기판 상에 양질의 GeSbTe 박막을 형성할 수 있었다. 구체적으로, 간단한 MOCVD 공정에 의해 SiO2, SiON 또는 Si3N4 등과 같은 비정질 물질층 상에 결정성 및 표면 거칠기 특성이 우수한 GeSbTe 박막을 쉽게 형성할 수 있었다. 여기에서, 상기 씨드층은 GeSbTe 박막의 형성물질과 동종 물질로서, in-situ 프로세스에 의해 형성될 수 있기 때문에, 본 발명에 따른 GeSbTe 박막의 형성방법은 매우 간단하다. 특히, 동 방법을 이용하여 GeSbTe 박막을 포함하는 상변화 메모리 소자를 제조할 경우, SiO2 또는 SiON으로 이루어진 절연막과 TiN 또는 TiAlN으로 이루어진 하부전극 콘택트와 같은 이종 물질면 상에 동시에 균일한 두께로 양질의 GeSbTe 박막을 형성하는 것이 가능할 수 있으며, 그 결과 제조되는 상변화 메모리 소자의 재현성 및 신뢰성을 높일 수 있다.
이상에서, 이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 예시적인 것에 불과하며 당해 분야에서 통상적 지식을 가진 자라면 상기 실시예로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점이 이해되어야 할 것이다. 따라서, 본 발명은 도 시되고 설명된 구조와 공정순서에만 국한되는 것은 아니며, 특허청구범위에 기재된 발명의 기술사상을 중심으로 보호되어야 할 것이다.

Claims (25)

  1. 비정질 물질층 상에 Ge-전구체, Sb-전구체 및 Te-전구체로 이루어지는 그룹으로부터 선택된 하나 또는 둘을 공급하여 Ge, Sb, Te, Sb2Te3 또는 Sb-doped Ge으로 이루어지는 씨드층(seed layer)을 형성하는 단계; 및
    상기 씨드층 상에 Ge-전구체, Sb-전구체 및 Te-전구체를 공급하여 GeSbTe 박막을 형성하는 단계;를 포함하는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  2. 제 1 항에 있어서,
    상기 비정질 물질층은 SiO2, SiON 및 Si3N4으로 이루어지는 그룹으로부터 선택된 어느 하나로 형성된 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  3. 제 1 항에 있어서,
    상기 씨드층은 1㎚ 내지 10㎚ 범위의 두께로 형성되는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  4. 제 1 항에 있어서,
    상기 씨드층 및 GeSbTe 박막은 MOCVD(Metal Organic Chemical Vapor Deposition)에 의해 형성되는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  5. 제 1 항에 있어서,
    상기 씨드층과 GeSbTe 박막이 in-situ 프로세스에 의해 형성되는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  6. 제 1 항에 있어서, 상기 씨드층을 형성하는 단계와 상기 GeSbTe 박막을 형성하는 단계 중 적어도 어느 한 단계에서,
    상기 Ge-전구체, Sb-전구체 및 Te-전구체 각각은 10sccm 내지 400sccm 범위의 유량으로 공급되는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  7. 제 1 항에 있어서,
    상기 씨드층 및 GeSbTe 박막은 0.001Torr 내지 10Torr 범위의 압력하에서 형성되는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  8. 제 1 항에 있어서,
    상기 씨드층 및 GeSbTe 박막은 250℃ 내지 500℃의 온도범위에서 형성되는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  9. 제 1 항에 있어서,
    상기 씨드층이 Sb-doped Ge으로 형성되는 경우, 상기 Ge에 대한 Sb의 도핑농도는 1% 내지 30%의 범위로 제어되는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  10. 제 1 항에 있어서,
    상기 Ge-전구체는 (CH3)4Ge, (C2H5)4Ge, (n-C4H9)4Ge, (i-C4H9)4Ge, (C6H5)4Ge, (CH2=CH)4Ge, (CH2CH=CH2)4Ge, (CF2=CF)4Ge, (C6H5CH2CH2CH2)4Ge, (CH3)3(C6H5)Ge, (CH3)3(C6H5CH2)Ge, (CH3)2(C2H5)2Ge, (CH3)2(C6H5)2Ge, CH3(C2H5)3Ge, (CH3)3(CH=CH2)Ge, (CH3)3(CH2CH=CH2)Ge, (C2H5)3(CH2CH=CH2)Ge, (C2H5)3(C5H5)Ge, (CH3)3GeH, (C2H5)3GeH, (C3H7)3GeH, Ge(N(CH3)2)4, Ge(N(CH3)(C2H5))4, Ge(N(C2H5)2)4, Ge(N(i-C3H7)2)4, Ge[N(Si(CH3)3)2]4 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  11. 제 1 항에 있어서,
    상기 Sb-전구체는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3 , Sb(N(i-C3H7)2)3, Sb[N(Si(CH3)3)2]3 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  12. 제 1 항에 있어서,
    상기 Te-전구체는 Te(CH3)2, Te(C2H5)2, Te(n-C3H7)2, Te(i-C3H7)2, Te(t-C4H9)2, Te(i-C4H9)2, Te(CH2=CH)2, Te(CH2CH=CH2)2, Te[N(Si(CH3)3)2]2 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 GeSbTe 박막의 제조방법.
  13. 기판 상에 형성된 박막 스위칭 소자 및 상기 박막 스위칭 소자와 연결되는 스토리지 노드를 포함하는 상변화 메모리 소자의 제조방법에 있어서,
    상기 스토리지 노드를 형성하는 단계는,
    하부전극을 형성하는 단계;
    상기 하부전극 상에 절연막을 형성하는 단계;
    상기 절연막에 하부전극의 소정영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀에 TiN 또는 TiAlN 물질로 하부전극 콘택트를 형성하는 단계;
    상기 하부전극 콘택트 및 절연막 상에 Ge-전구체, Sb-전구체 및 Te-전구체로 이루어지는 그룹으로부터 선택된 하나 또는 둘을 공급하여 Ge, Sb, Te, Sb2Te3 또는 Sb-doped Ge으로 이루어지는 씨드층(seed layer)을 형성하는 단계;
    상기 씨드층 상에 Ge-전구체, Sb-전구체 및 Te-전구체를 공급하여 GeSbTe 박막을 형성하는 단계; 및
    상기 GeSbTe 박막 상에 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 절연막은 SiO2, SiON 및 Si3N4으로 이루어지는 그룹으로부터 선택된 어느 하나로 형성된 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  15. 제 13 항에 있어서,
    상기 씨드층은 1㎚ 내지 10㎚ 범위의 두께로 형성되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  16. 제 13 항에 있어서,
    상기 씨드층 및 GeSbTe 박막은 MOCVD(Metal Organic Chemical Vapor Deposition)에 의해 형성되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  17. 제 13 항에 있어서,
    상기 씨드층과 GeSbTe 박막이 in-situ 프로세스에 의해 형성되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  18. 제 13 항에 있어서, 상기 씨드층을 형성하는 단계와 상기 GeSbTe 박막을 형성하는 단계 중 적어도 어느 한 단계에서,
    상기 Ge-전구체, Sb-전구체 및 Te-전구체 각각은 10sccm 내지 400sccm 범위의 유량으로 공급되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  19. 제 13 항에 있어서,
    상기 씨드층 및 GeSbTe 박막은 0.001Torr 내지 10Torr 범위의 압력하에서 형성되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  20. 제 13 항에 있어서,
    상기 씨드층 및 GeSbTe 박막은 250℃ 내지 500℃의 온도범위에서 형성되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  21. 제 13 항에 있어서,
    상기 씨드층이 Sb-doped Ge으로 형성되는 경우, 상기 Ge에 대한 Sb의 도핑농도는 1% 내지 30%의 범위로 제어되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  22. 제 13 항에 있어서,
    상기 Ge-전구체는 (CH3)4Ge, (C2H5)4Ge, (n-C4H9)4Ge, (i-C4H9)4Ge, (C6H5)4Ge, (CH2=CH)4Ge, (CH2CH=CH2)4Ge, (CF2=CF)4Ge, (C6H5CH2CH2CH2)4Ge, (CH3)3(C6H5)Ge, (CH3)3(C6H5CH2)Ge, (CH3)2(C2H5)2Ge, (CH3)2(C6H5)2Ge, CH3(C2H5)3Ge, (CH3)3(CH=CH2)Ge, (CH3)3(CH2CH=CH2)Ge, (C2H5)3(CH2CH=CH2)Ge, (C2H5)3(C5H5)Ge, (CH3)3GeH, (C2H5)3GeH, (C3H7)3GeH, Ge(N(CH3)2)4, Ge(N(CH3)(C2H5))4, Ge(N(C2H5)2)4, Ge(N(i-C3H7)2)4, Ge[N(Si(CH3)3)2]4 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  23. 제 13 항에 있어서,
    상기 Sb-전구체는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3 , Sb(N(i-C3H7)2)3, Sb[N(Si(CH3)3)2]3 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  24. 제 13 항에 있어서,
    상기 Te-전구체는 Te(CH3)2, Te(C2H5)2, Te(n-C3H7)2, Te(i-C3H7)2, Te(t-C4H9)2, Te(i-C4H9)2, Te(CH2=CH)2, Te(CH2CH=CH2)2, Te[N(Si(CH3)3)2]2 으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  25. 삭제
KR1020060055912A 2006-06-21 2006-06-21 ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법 KR100763916B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060055912A KR100763916B1 (ko) 2006-06-21 2006-06-21 ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법
CNA2006101362607A CN101093873A (zh) 2006-06-21 2006-10-19 GeSbTe薄膜的制造方法、相变随机访问存储器及其制造方法
US11/723,103 US20080050892A1 (en) 2006-06-21 2007-03-16 Method of manufacturing a thin film structure, method of manufacturing a storage node using the same, method of manufacturing a phase change random access memory using the same and a thin film structure, a storage node and a phase change random access memory formed using the same
JP2007155150A JP2008004935A (ja) 2006-06-21 2007-06-12 薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055912A KR100763916B1 (ko) 2006-06-21 2006-06-21 ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100763916B1 true KR100763916B1 (ko) 2007-10-05

Family

ID=38991984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055912A KR100763916B1 (ko) 2006-06-21 2006-06-21 ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법

Country Status (4)

Country Link
US (1) US20080050892A1 (ko)
JP (1) JP2008004935A (ko)
KR (1) KR100763916B1 (ko)
CN (1) CN101093873A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097308A (ko) * 2013-12-13 2016-08-17 마이크론 테크놀로지, 인크. 불균일한 표면상에 금속을 형성하는 방법 및 불균일한 표면상에 결합된 구조물
WO2017030346A1 (ko) * 2015-08-17 2017-02-23 주식회사 유피케미칼 Ｇｅ(Ⅱ)-함유 전구체 조성물 및 상기 전구체 조성물을 이용하는 게르마늄-함유 막의 형성 방법
KR20170058576A (ko) * 2015-11-19 2017-05-29 세종대학교산학협력단 칼코겐-함유 막 및 이의 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896180B1 (ko) * 2007-01-23 2009-05-12 삼성전자주식회사 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
CN101910467B (zh) * 2008-01-25 2013-05-15 国际商业机器公司 对包含锗和锑的材料的金属催化选择性沉积
US8765223B2 (en) * 2008-05-08 2014-07-01 Air Products And Chemicals, Inc. Binary and ternary metal chalcogenide materials and method of making and using same
JP5346699B2 (ja) * 2009-06-11 2013-11-20 東京エレクトロン株式会社 Ｇｅ−Ｓｂ−Ｔｅ膜の成膜方法および記憶媒体、ならびにＰＲＡＭの製造方法
KR20110095040A (ko) * 2010-02-18 2011-08-24 삼성전자주식회사 상변화 물질 제조 장치 및 방법
US8541765B2 (en) 2010-05-25 2013-09-24 Micron Technology, Inc. Resistance variable memory cell structures and methods
JP2013175570A (ja) * 2012-02-24 2013-09-05 National Institute Of Advanced Industrial & Technology 半導体記憶装置およびその製造方法
JP5780981B2 (ja) * 2012-03-02 2015-09-16 東京エレクトロン株式会社 ゲルマニウム薄膜の成膜方法
JP6014521B2 (ja) * 2013-03-11 2016-10-25 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
JP6258813B2 (ja) 2014-08-12 2018-01-10 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
CN104616719B (zh) * 2014-12-17 2017-03-15 青岛墨烯产业科技有限公司 一种低铟透明电极及其制备方法
US10580976B2 (en) 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same
FR3107138B1 (fr) * 2020-02-06 2022-02-11 Commissariat Energie Atomique Cellule mémoire à changement de phase

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025713A (ko) * 2000-09-28 2002-04-04 마크 에스. 아들러 증진된 멀티-금속산화물 촉매
JP2006080523A (ja) 2004-09-08 2006-03-23 Samsung Electronics Co Ltd アンチモン前駆体、相変化メモリ素子およびその製造方法
KR100585175B1 (ko) 2005-01-31 2006-05-30 삼성전자주식회사 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법
KR20070023432A (ko) * 2005-08-24 2007-02-28 주식회사 아이피에스 Ｇｅ-Ｓｂ-Ｔｅ 박막증착방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871220A (en) * 1988-06-15 1989-10-03 Litton Systems, Inc. Short wavelength pass filter having a metal mesh on a semiconducting substrate
US6734696B2 (en) * 2001-11-01 2004-05-11 Kla-Tencor Technologies Corp. Non-contact hysteresis measurements of insulating films
US7381611B2 (en) * 2003-08-04 2008-06-03 Intel Corporation Multilayered phase change memory
US7498243B2 (en) * 2004-03-17 2009-03-03 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-type device and approach therefor
KR100655796B1 (ko) * 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US20060172068A1 (en) * 2005-01-28 2006-08-03 Ovshinsky Stanford R Deposition of multilayer structures including layers of germanium and/or germanium alloys
KR100688532B1 (ko) * 2005-02-14 2007-03-02 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025713A (ko) * 2000-09-28 2002-04-04 마크 에스. 아들러 증진된 멀티-금속산화물 촉매
JP2006080523A (ja) 2004-09-08 2006-03-23 Samsung Electronics Co Ltd アンチモン前駆体、相変化メモリ素子およびその製造方法
KR100585175B1 (ko) 2005-01-31 2006-05-30 삼성전자주식회사 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법
KR20070023432A (ko) * 2005-08-24 2007-02-28 주식회사 아이피에스 Ｇｅ-Ｓｂ-Ｔｅ 박막증착방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097308A (ko) * 2013-12-13 2016-08-17 마이크론 테크놀로지, 인크. 불균일한 표면상에 금속을 형성하는 방법 및 불균일한 표면상에 결합된 구조물
KR101890501B1 (ko) * 2013-12-13 2018-08-21 마이크론 테크놀로지, 인크. 불균일한 표면상에 금속을 형성하는 방법 및 불균일한 표면상에 결합된 구조물
WO2017030346A1 (ko) * 2015-08-17 2017-02-23 주식회사 유피케미칼 Ｇｅ(Ⅱ)-함유 전구체 조성물 및 상기 전구체 조성물을 이용하는 게르마늄-함유 막의 형성 방법
KR20170058576A (ko) * 2015-11-19 2017-05-29 세종대학교산학협력단 칼코겐-함유 막 및 이의 제조 방법
KR101851722B1 (ko) * 2015-11-19 2018-06-11 세종대학교산학협력단 칼코겐-함유 막 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2008004935A (ja) 2008-01-10
US20080050892A1 (en) 2008-02-28
CN101093873A (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
KR100763916B1 (ko) ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법
KR100718156B1 (ko) 상전이 메모리 소자 및 그 제조방법
KR100687750B1 (ko) 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
EP1667244B1 (en) Method of fabricating phase change memory device having phase change material layer containing phase change nano particles
US7696503B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7718990B2 (en) Active material devices with containment layer
US7626190B2 (en) Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device
KR100979710B1 (ko) 반도체 메모리 소자 및 제조방법
US8003970B2 (en) Phase-change random access memory and method of manufacturing the same
US7993962B2 (en) I-shaped phase change memory cell
KR101019989B1 (ko) 상변화 메모리 소자 및 그 제조방법
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US20050062074A1 (en) Spacer chalcogenide memory method
KR20100084215A (ko) 베리어 보호막이 있는 실리사이드 하부전극을 갖는 상변화 메모리 소자 및 형성 방법
KR100857466B1 (ko) 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
KR100536599B1 (ko) 상변화 기억 소자 구조
KR100583967B1 (ko) 이중 캐핑막을 갖는 상변화 기억소자 및 그 제조방법
KR20090036006A (ko) 상변화 메모리 소자의 제조 방법
KR20090061342A (ko) 상변화 메모리 소자 및 그 제조 방법
KR20090060935A (ko) 상 변화 물질을 이용한 전자 소자, 상 변화 메모리 소자 및이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee