CN101116195A - 以低功率操作的具有高读取裕量的相变存储单元 - Google Patents

以低功率操作的具有高读取裕量的相变存储单元 Download PDF

Info

Publication number
CN101116195A
CN101116195A CNA2006800043049A CN200680004304A CN101116195A CN 101116195 A CN101116195 A CN 101116195A CN A2006800043049 A CNA2006800043049 A CN A2006800043049A CN 200680004304 A CN200680004304 A CN 200680004304A CN 101116195 A CN101116195 A CN 101116195A
Authority
CN
China
Prior art keywords
layer
phase
deposition
electrode
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800043049A
Other languages
English (en)
Inventor
托马斯·哈普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101116195A publication Critical patent/CN101116195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种存储单元器件，包括第一电极、相邻于第一电极的加热器、相邻于加热器的相变材料、相邻于相变材料的第二电极、以及相邻于相变材料的、用于热隔离相变材料的隔离材料。

Description

以低功率操作的具有高读取裕量的相变存储单元
相关申请的交叉参考
本申请是于2005年2月10日提交的题目为“PHASE CHANGEMEMORY CELL WITH READ  MARGIN AT LOW POWEROPERATION”的美国专利申请系列号11/054,853(代理案号I331.187.101)的后续部分，其全部内容结合于此作为参考。
技术领域
本发明涉及相变存储器。具体地，为主体材料与相变材料相邻的相变存储单元设置系统和方法，使得减小了相变材料中的热量泄漏。相变材料可呈现出至少两种不同的状态。从而，相变材料可用在存储单元中以存储数据位。可将相变材料的状态称作非晶态和晶态。由于非晶态通常比晶态呈现更大的电阻率，因此可以区分这两种状态。通常，非晶态涉及更加无序的原子结构，而晶态涉及更加有序的晶格。
背景技术
可以可逆地感应相变材料中的相变。这样，响应于温度的变化，存储器可从非晶态转变为晶态以及从晶态转变为非晶态。相变材料的温度变化能够以多种方式实现。例如，可将激光指向相变材料、可使电流通过相变材料、或者可以输送电流或电压通过与相变材料相邻的电阻加热器。通过这些方法中的任意一种，相变材料的可控加热都将引起相变材料内的可控相变。
当相变存储器包括具有由相变材料制成的多个存储单元的存储器阵列时，存储器可被编程以利用相变材料的存储状态来存储数据。在这种相变存储器件中读取和写入数据的一种方法是控制施加给相变材料的电流和/或电压脉冲。电流和电压的水平一般对应于在每个存储单元中的相变材料内感应的温度。为了使在每个存储单元中所需的功率最小，应该使从相变材料中泄漏的热量最小。
由于上述以及其他原因，存在着对本发明的需求。
发明内容
本发明的一个实施例提供了一种存储单元器件。存储单元器件包括第一电极、相邻于第一电极的加热器、相邻于加热器的相变材料、相邻于相变材料的第二电极、以及相邻于相变材料的用于热隔离相变材料的隔离材料。
附图说明
附图是为了进一步理解本发明，并且并入并构成本说明书的一部分。附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。由于参考以下详细描述更好地了解本发明，所以将会容易地理解本发明的其他实施例和本发明的许多预期优点。附图中的元件不一定相对于彼此按比例绘制。相似的参考标号表示相应的类似部件。
图1示出了存储单元器件的框图。
图2示出了相变材料单元的截面图。
图3示出了具有在重置操作期间示出的温度等高线的相变存储单元的截面图。
图4示出了根据本发明一个实施例的、具有横向环绕的隔离材料的相变存储单元的截面图。
图5示出了根据本发明另一个实施例的、具有横向环绕的隔离材料的相变存储单元的截面图。
图6示出了将在读取操作期间获得的单元电阻绘作重置脉冲电压和电流的函数的曲线图。
图7示出了根据本发明另一个实施例的、具有横向环绕扩散屏阻挡和隔离材料的加热器相变存储单元的截面图。
图8示出了预处理晶片的一个实施例的截面图。
图9示出了预处理晶片、第一隔离材料层、停止层、以及第二隔离材料层的一个实施例的截面图。
图10示出了在蚀刻第二隔离材料层、停止层、以及第一隔离材料层之后的预处理晶片、第一隔离材料层、停止层、以及第二隔离材料层的一个实施例的截面图。
图11示出了预处理晶片、第一隔离材料层、停止层、第二隔离材料层、以及隔离材料层的一个实施例的截面图。
图12示出了在蚀刻隔离材料层之后的预处理晶片、第一隔离材料层、停止层、第二隔离材料层、以及隔离材料层的一个实施例的截面图。
图13示出了在蚀刻扩散阻挡层之后预处理晶片、第一隔离材料层、停止层、第二隔离材料层、隔离材料层、以及扩散阻挡层的一个实施例的截面图。
图14示出了预处理晶片、第一隔离材料层、停止层、第二隔离材料层、隔离材料层、扩散阻挡层、以及加热器材料层的一个实施例的截面图。
图15示出了在平坦化之后的预处理晶片、第一隔离材料层、停止层、隔离材料层、扩散阻挡层、以及加热器材料层的一个实施例的截面图。
图16示出了预处理晶片、第一隔离材料层、停止层、隔离材料层、扩散阻挡层、加热器材料层、相变材料层、以及电极材料层的一个实施例的截面图。
图17示出了在蚀刻电极材料层和相变材料层之后的预处理晶片、第一隔离材料层、停止层、隔离材料层、扩散阻挡层、加热器材料层、相变材料层、第二电极、以及掩模层的一个实施例的截面图。
图18示出了根据本发明另一个实施例的、具有横向环绕的扩散阻挡和隔离材料的加热器相变存储单元的截面图。
图19示出了预处理晶片的一个实施例的截面图。
图20示出了在蚀刻预处理晶片的插塞(plug)之后的预处理晶片的一个实施例的截面图。
图21示出了在蚀刻插塞的衬里之后的预处理晶片的一个实施例的截面图。
图22示出了预处理晶片和隔离材料层的一个实施例的截面图。
图23示出了在蚀刻隔离材料层之后的预处理晶片和隔离材料层的一个实施例的截面图。
图24示出了在蚀刻扩散阻挡层之后的预处理晶片、隔离材料层、以及扩散阻挡层的一个实施例的截面图。
图25示出了预处理晶片、隔离材料层、扩散阻挡层、以及加热器材料层的一个实施例的截面图。
图26示出了在平坦化之后的预处理晶片、隔离材料层、扩散阻挡层、以及加热器材料层的一个实施例的截面图。
图27示出了预处理晶片、隔离材料层、扩散阻挡层、加热器材料层、相变材料层、以及电极材料层的一个实施例的截面图。
图28示出了在蚀刻电极材料层和相变材料层之后的预处理晶片、隔离材料层、扩散阻挡层、加热器材料层、相变材料层、第二电极、以及掩模层的一个实施例的截面图。
具体实施方式
在以下的详细描述中，参考构成本文一部分的附图，其中，通过可以实现本发明的示例性具体实施例示出了附图。对此，参考所描述图的方向使用方向术语(例如，“顶部”、“底部”、“正面”、“背面”、“前端”、“尾部”等)。由于本发明实施例中的元件可以定位于许多不同的方向，因此，方向术语是用来说明而不是用来限制的。可以理解，可利用其他实施例，并且在不背离本发明范围的情况下，可对结构或逻辑进行改变。因此，以下详细的描述不是用来限制本发明的，本发明的范围由所附权利要求限定。
图1示出了存储单元器件5的框图。存储单元器件5包括写脉冲发生器6、分配电路7、存储单元8a、8b、8c和8d、以及读出放大器9。在一个实施例中，存储单元8a～8d是基于存储材料的非晶态到晶态相变的相变存储单元。在一个实施例中，写脉冲发生器6生成的电流或电压脉冲通过分配电路7被可控制地导入存储单元8a～8d。在一个实施例中，分配电路7是可被控制地将电流或电压脉冲导入存储器的多个晶体管，以及在另一个实施例中，其是可被控制将电流或电压脉冲导入靠近相变存储单元的加热器的多个晶体管。
在一个实施例中，存储单元8a～8d由相变材料制成，在温度变化的影响下，该相变材料可由非晶态变为晶态或者从晶态变为非晶态的。因此，结晶程度定义了用于在存储单元器件5内存储数据的至少两个存储器状态，其可被分配给位值“0”和“1”。存储单元8a～8d的位状态在它们的电阻率方面显著不同。在非晶态下，相变材料会显示出显著高于静态下的电阻率。这样，读出放大器9可读取单元电阻，从而可以确定出分配给特定存储单元8a～8d的位值。
为了对存储单元器件5中的存储单元8a～8d进行编程，写脉冲发生器6产生用于加热目标存储单元中的相变材料的电流或电压脉冲。在一个实施例中，写脉冲发生器6产生适当的电流或电压脉冲，该电流或电压脉冲被输送到分配电路7中并分配给适当的目标存储单元8a～8d。根据是否设定或重置存储单元来控制电流或电压脉冲幅值和持续时间。一般地，存储单元的“设定”操作是将目标存储单元的相变材料加热到高于其结晶温度(但低于其熔化温度)足够长的时间，以达到晶态。一般地，存储单元的“重置”操作是目标存储单元的相变材料快速加热到其熔化温度以上，然后迅速地淬火冷却该材料，从而达到非晶态。
图2示出了通孔有源(active-in-via)型的示例性相变存储单元10的截面图。相变存储单元10包括第一电极12、相变材料14、第二电极16、以及隔离材料18。相变材料14横向被隔离材料18完全包围，其中，隔离材料18定义电流通路，并因此定义相变材料14中相变区域的位置。诸如有源器件(如晶体管或二极管)的选择器件可耦合至第一电极12，以控制对第一电极12的电流或电压的施加，并因此控制对相变材料14的电流或电压的施加，以设定和重置相变材料14。
这样，在相变存储单元10的设定操作期间，选择性地将设定电流或电压脉冲施加给相变材料14，从而将其加热到其结晶温度以上(但低于其熔化温度)。这样，相变材料14在该设定操作期间达到其晶态。在相变存储单元10的重置操作期间，通过选择器件选择性地施加重置电流和/或电压脉冲，并通过第一电极发送至相变材料14。重置电流或电压迅速地将相变材料14加热到其熔化温度之上，然后相变材料被迅速淬火冷却，以实现其非晶态。
在重置操作期间，由于相变材料14的热量自隔离，相变材料14典型地从单元的中心开始加热和改变相位(熔化)。然而，生成的热量还可扩散到隔离材料18(其典型地为如二氧化硅的隔离材料)中。因此，在避免中心的过分加热的低功率重置操作期间，由于不完全的熔化而停留在晶态的相变材料14的边1缘处存在晶态的环形容积。在图3中示出这种不完全的熔化区22环绕在相变材料14中的充分熔化区20的周围。以这种结构在重置之后采取的读取操作在区域22中提供了低阻分路电流通路。这将在高阻状态中掩蔽由读出放大器9检测的读出信号。
图4示出了根据本发明一个实施例的示例性相变存储单元30的截面图。相变存储单元30包括第一电极32、相变材料34、第二电极36、以及隔离材料38。此外，相变存储单元30包括相邻于相变材料34的隔离材料40。在一个实施例中，选择隔离材料40以具有低导热性/热扩散率，从而减少了来自相变材料30的边缘的热泄漏。
在一个实施例中，相变存储单元30为通孔有源(AIV)单元，使得重置脉冲典型地从其中心处开始熔化相变材料34，然后熔化面向外移动。在相变存储单元30的一个实施例中，隔离材料40在相变材料的外边缘处环绕相变材料34。这通过由环绕的隔离材料40提供的改进的热绝缘减少了来自相变材料34边缘的热泄漏。这样，不同于相变存储器件10，在低功率重置操作期间，相变材料34的熔化趋向于到其边缘完全一致，从而避免了在前一实施例中出现的结晶的、环形容积。
由于甚至最外部的相变材料34都被熔化(随后在淬火冷却期间被非晶化)，所以总的单元电阻将会更高，并且在重置之后采取的读取操作提供了由读出放大器9检测的大量读取信号。这样，需要较少的输入功率就能实现重置操作期间充足的读取裕量。与不具有隔离材料40的单元相比，这允许降低重置脉冲信号，而仍然维持产生大量读取信号的完全的单元截面的转换。由于通过需要在重置操作期间驱动电流的选择器件的宽度(由此为面积)周期性地确定成比例的相变存储单元的覆盖区域，所以该功率减小立刻转化为更加紧凑的单元尺寸。
根据本发明可以通过几种方法制造相变存储单元30。例如，相变材料34可被沉积然后被蚀刻，然后相邻于相变材料34的边缘形成隔离材料40。此外，可首先沉积一层隔离材料40，然后在隔离材料40的层内蚀刻一个通孔。然后，可在隔离材料40的层内的通孔中沉积相变材料34。
图5示出了根据本发明另一个实施例的示例性相变存储单元30的截面图。相变存储单元30包括第一电极32、相变材料34、第二电极36、以及隔离材料38。此外，相变存储单元30包括相邻于相变材料34的隔离材料40。这里，隔离材料40仅仅被放置于紧邻相变材料34，并且该被选择具有低导热率。因此，通过该实施例，使用较少的隔离材料40，但仍然可以有效地减少来自相变材料34边缘的热泄漏。这样，就需要较少的附加输入功率来实现充分重置操作所需温度的增加。此外，通过该实施例，改善了制造工艺期间用于化学机械研磨的机械稳定性。
图6示出了用于三个示例性相变存储单元的、将在读取操作期间获得的单元电阻绘作重置脉冲电压和电流的函数的曲线图。由虚垂直线示出相变单元中心处的熔化的开始。图6中的线70示出了在相变材料被作为隔离材料的二氧化硅环绕的情况下相变存储单元的特性。这里，在1.0～1.5V左右的低功率重置期间，单元不会显示出剧烈的转换特性，而是替代地显示出具有相对较低读取电阻的长迟滞期。这是由于之前所讨论的单元中相变材料的部分熔化，这导致相变材料外边缘处较高的导电连接。
图6中的线60示出了在相变材料被具有相对较低介电常数(“低k”)的隔热材料(例如多孔氧化物)环绕的情况下相变存储单元的特性。这里，在重置期间，读取电阻显示出比线70改善的转换特性，并显示出具有相对较高读取电阻的较短的迟滞期。
图6中的线50示出了相变材料被具有相对较低k的隔热材料(例如气凝胶)环绕的情况下相变存储单元的特性。这里，在重置期间，读取电阻显示出比线60改善的并且剧烈的转换特性，并且线70的迟滞期近乎消失。读取电阻示出了超过若干幅值等级的剧烈的转换。
在一个实施例中，隔离材料40为诸如具有导热率在0.1和0.8W/(mk)之间的多孔氧化膜的良好隔热介电材料。在一个实施例中，隔离材料40可以是诸如具有导热率约为0.12～0.18W/(mk)的气凝胶材料的介电材料，并且在另一实施例中，其可以是诸如具有导热率约为0.13～0.17W/(mk)的Philk的模板多孔氧化电介质。
根据本发明，相变材料34可由各种材料制成。一般地，包括来自周期表第IV列的一种或多种元素的硫化物合金可用作这种材料。在一个实施例中，存储单元30的相变材料34由诸如GeSbTe或AgInSbTe的硫属化物复合材料制成。
尽管上述低k介电材料被用作这几种类型的相变材料34的隔离材料40，但其它低k电介质也可被用作可在相对较高温度下操作的不同类型的相变材料。这种低k介电材料包括SiLK、Coral、LDK-5109、Orion2.2、CF聚合物以及其它。
在相变存储单元中的相变材料周围使用低k介电材料使得与在相变材料周围不具有低k介电材料的相变单元相比降低了重置脉冲功率(电流和/或电压)，同时仍然保持产生大量读取信号的完全的单元截面的转换。这使得减小了相变存储单元的尺寸，由此也减小了芯片的尺寸，并允许增加芯片密度。
图7至图28示出了用于制造相变存储单元的两个实施例。图7至图17以及图18至图28示出了用于制造加热器相变存储单元的实施例。典型的加热器相变存储单元起到类似于前面参照图3描述的相变存储单元10的作用。在避免相变材料中心的过分加热的低功率重置操作期间，由于不完全的熔化，在接触保持为晶态的加热器的相变材料的边缘处存在晶态容积。以这种结构在重置之后采取的读取操作提供了在高阻态下掩蔽由读出放大器检测的读出信号的低阻分路电流通路。
图7示出了根据本发明另一个实施例的加热器相变存储单元31的截面图的一个实施例。加热器相变存储单元31包括第一电极32、相变材料34、第二电极36、以及隔离材料38。此外，加热器相变存储单元31包括停止层48、位于相变材料34和第一电极32中间并与它们接触的加热器49、相邻于加热器49的可选扩散阻挡42、以及相邻于可选扩散阻挡42的隔离材料40。在其它实施例中，不包括扩散阻挡42。相变材料34提供了用于存储数据位的存储位置。
扩散阻挡42防止加热器49材料扩散进隔离材料40。在一个实施例中，扩散阻挡42包括SiN或另一种适合的阻挡材料。在一个实施例中，选择隔离材料40以具有低导热率/热扩散率，从而减小了来自接近加热器49的相变材料34边缘的热泄漏。在一个实施例中，加热器相变存储单元31是隔离的加热器相变存储单元。在图8至图17的流程图中示出用于制造加热器存储单元31的该实施例的过程。
图8示出了预处理晶片39的一个实施例的截面图。预处理晶片39包括隔离材料38、第一电极32、以及下晶片层(未示出)。在一个实施例中，第一电极32是钨插塞、铜插塞、或另一种合适的电极。
图9示出了预处理晶片39、第一隔离材料层38a、停止层48a、以及第二隔离材料层38b的一个实施例的截面图。在预处理晶片39上的SiO2、氟化硅玻璃(FSG)或另一种合适材料的平面沉积提供了第一隔离材料层38a。在一个实施例中，第一隔离材料层38a包括与预处理晶片39的隔离材料38相同的材料，从而结合第一隔离材料层38a和预处理晶片39的隔离材料38。在第一隔离材料层38a上的SiN或另一种合适材料的平面沉积提供了停止层48a。停止层48a上的SiO2、FSG或另一种合适材料的平面沉积提供了第二隔离材料层38b。使用CVD、ALD、MOCVD、PVD、JVP或其它合适的沉积技术沉积第一隔离材料层38a、停止层48a、以及第二隔离材料层38b。
图10示出了在蚀刻第二隔离材料层38b、停止层48a、以及第一隔离材料层38a之后的预处理晶片39、第一隔离材料层38c、停止层48、以及第二隔离材料层38d的一个实施例的截面图。没有被掩模层(未示出)掩蔽的第二隔离材料层38b、停止层48a、以及第一隔离材料层38a的部分被蚀刻，以形成通孔来露出第一电极32，从而提供了第一隔离材料层38c、停止层48、以及第二隔离材料层38d。在一个实施例中，该通孔被定位在大约在第一电极32中心的上方。
图11示出了预处理晶片39、第一隔离材料层38c、停止层48、第二隔离材料层38d、以及隔离材料层40a的一个实施例的截面图。通过使用CVD、ALD、MOCVD、PVD、JVP或其它合适的沉积技术在预处理晶片39、第二隔离材料层38d、停止层48、以及第一隔离材料层38c的露出部分上共形地沉积具有低导热率/热扩散率的材料来设置隔离层40a。
图12示出了在蚀刻隔离材料层40a之后的预处理晶片39、第一隔离材料层38c、停止层48、第二隔离材料层38d、以及隔离材料层40b的一个实施例的截面图。使用各向异性回蚀刻或另一种合适的方法来去除隔离材料以暴露出第一电极32和第二隔离材料层38d，从而提供隔离材料层40b。
图13示出了在蚀刻可选扩散阻挡层之后的预处理晶片39、第一隔离材料层38c、停止层48、第二隔离材料层38d、隔离材料层40b、以及可选扩散阻挡层42a的一个实施例的截面图。在一个实施例中，不包括扩散阻挡层42a。通过使用CVD、ALD、MOCVD、PVD、JVP或其它合适的沉积技术在预处理晶片39、隔离材料层40b、以及第二隔离材料层38d的露出部分上共形地沉积SiN或另一种适合的阻挡材料来设置扩散阻挡层42a。使用各向异性回蚀刻或另一种合适的方法来去除扩散阻挡材料以露出第一电极32和第二隔离材料层38d。
图14示出了预处理晶片39、第一隔离材料层38c、停止层48、第二隔离材料层38d、隔离材料层40b、扩散阻挡层42a、以及加热器材料层49a的一个实施例的截面图。在第二隔离材料层38d、扩散阻挡层42a、以及第一电极32的露出部分上沉积诸如TiN、TaN或另一种适合的加热器材料的加热器材料。使用CVD、ALD、MOCVD、PVD、JVP或其它合适的沉积技术来沉积加热器材料层49a。
图15示出了在加热器材料层49a、第二隔离材料层38d、隔离材料层40b、以及扩散阻挡层42a的平坦化之后的预处理晶片39、第一隔离材料层38c、停止层48、隔离材料层40、扩散阻挡层42、以及加热器材料层49的一个实施例的截面图。加热器材料层49a、第二隔离材料层38d、隔离材料层40b、以及扩散阻挡层42a被向下平坦化直到停止层48，以提供加热器材料层49、扩散阻挡层42、以及隔离材料层40。使用CMP或另一种适合的平坦化技术来平坦化加热器材料层49、第二隔离材料层38d、隔离材料层40b、以及扩散阻挡层42a。
图16示出了预处理晶片39、第一隔离材料层38c、停止层48、隔离材料层40、扩散阻挡层42、加热器材料层49、相变材料层34a、以及电极材料层36a的一个实施例的截面图。在停止层48、隔离材料层40、扩散阻挡层42、加热器材料层49的露出部分上相变材料(例如，硫属化物材料或另一种合适的相变材料)的平面沉积提供了相变材料层34a。相变材料层34a上的电极材料(例如，TiN、TaN或另一种适合的电极材料)的平面沉积提供了电极材料层36a。使用CVD、ALD、MOCVD、PVD、JVP或其它合适的沉积技术来沉积相变材料层34a和电极材料层36a。
图17示出了在蚀刻电极材料层36a和相变材料层34a之后的预处理晶片39、第一隔离材料层38c、停止层48、隔离材料层40、扩散阻挡层42、加热器材料层49、相变材料层34、第二电极36、以及掩模层46的一个实施例的截面图。通过干蚀刻或另一种适合的蚀刻法蚀刻没有被掩模层46掩蔽的电极材料层36a和相变材料层34a的部分，以提供第二电极36和相变材料层34。在蚀刻之后，使用光刻胶剥离法去除掩模层46。然后，在第一电极36和相变材料层34周围沉积额外的隔离材料38，以提供在图7中示出的加热器相变存储单元31。
图18示出了根据本发明另一个实施例的、具有横向环绕的扩散阻挡42和隔离材料40的加热器相变存储单元31的截面图的一个实施例。加热器相变存储单元31包括具有衬里33的第一电极32、相变材料34、第二电极36、以及隔离材料38。此外，加热器相变存储单元31包括位于相变材料34和第一电极32之间并与它们接触的加热器49、相邻于加热器49的可选扩散阻挡42、以及相邻于可选扩散阻挡层42的隔离材料40。在其它实施例中，不包括扩散阻挡42。相变材料34提供了用于存储数据位的存储位置。
扩散阻挡42防止加热器49材料扩散进隔离材料40。在一个实施例中，扩散阻挡42包括SiN或另一种适合的阻挡材料。在一个实施例中，选择隔离材料40以具有低导热率/热扩散率，从而减少了来自接近加热器49的相变材料34边缘的热泄漏。在一个实施例中，加热器相变存储单元31是隔离插塞凹槽加热器相变存储单元。在图19至图28的流程图中示出用于制造加热器存储单元31的该实施例的过程。
图19示出了预处理晶片39的一个实施例的截面图。预处理晶片39包括隔离材料38、具有衬里33的第一电极32、以及下晶片层(未示出)。在一个实施例中，第一电极32是钨插塞或另一种适当的电极，并且衬里33包括TiN或另一种合适的衬里材料。
图20示出了在蚀刻第一电极32之后的预处理晶片39的一个实施例的截面图。在一个实施例中，使用活性离子蚀刻(RIE)或另一种适合的蚀刻来蚀刻第一电极32以形成预处理晶片39中的凹槽。
图21示出了在蚀刻第一电极32的衬里33之后的预处理晶片39的一个实施例的截面图。在一个实施例中，使用湿蚀刻或另一种适合的蚀刻来向下蚀刻衬里33直到第一电极32的顶部。在另一个实施例中，使用单次蚀刻(single etch)来在单个步骤中蚀刻第一电极32和衬里33，以在预处理晶片39中形成凹槽。
图22示出了预处理晶片39和隔离材料层40a的一个实施例的截面图。使用CVD、ALD、MOCVD、PVD、JVP或其它合适的沉积技术在预处理晶片39的露出部分上共形地沉积具有低导热率/热扩散率的材料来设置隔离层40a。
图23示出了在蚀刻隔离材料层40a之后的预处理晶片39和隔离材料层40b的一个实施例的截面图。使用各向异性回蚀刻或另一种合适的方法来去除隔离材料以暴露出第一电极32和预处理晶片39的顶部，从而提供隔离材料层40b。
图24示出了在蚀刻扩散阻挡层之后的预处理晶片39、隔离材料层40b、以及可选扩散阻挡层42a的一个实施例的截面图。在一个实施例中，不包括扩散阻挡层42a。通过使用CVD、ALD、MOCVD、PVD、JVP或其它合适的沉积技术在预处理晶片39和隔离材料层40b的露出部分上共形地沉积SiN或另一种适合的阻挡材料来设置扩散阻挡层42a。使用各向异性回蚀刻或另一种合适的方法来去除扩散阻挡材料以暴露出第一电极32和预处理晶片39的顶部。
图25示出了预处理晶片39、隔离材料层40b、扩散阻挡层42a、以及加热器材料层49a的一个实施例的截面图。在预处理晶片39和扩散阻挡层42a的露出部分上沉积诸如TiN、TaN或另一种适合的加热器材料的加热器材料。使用CVD、ALD、MOCVD、PVD、JVP或其它合适的沉积技术来沉积加热器材料层49a。
图26示出了在加热器材料层49a、预处理晶片39、隔离材料层40b、以及扩散阻挡层42a的平坦化之后的预处理晶片39、隔离材料层40、扩散阻挡层42、以及加热器材料层49的一个实施例的截面图。加热器材料层49a、预处理晶片39、隔离材料层40b、以及扩散阻挡层42a被平坦化，以提供加热器材料层49、扩散阻挡层42、以及隔离材料层40。使用CMP或另一种适合的平坦化技术来平坦化加热器材料层49a、隔离材料层40b、以及扩散阻挡层42a。
图27示出了预处理晶片39、隔离材料层40、扩散阻挡层42、加热器材料层49、相变材料层34a、以及电极材料层36a的一个实施例的截面图。在预处理晶片39、隔离材料层40、扩散阻挡层42、加热器材料层49的露出部分上的相变材料(例如，硫属化物材料或另一种合适的相变材料)的平面沉积提供了相变材料层34a。相变材料层34a上的电极材料(例如，TiN、TaN或另一种适合的电极材料)的平面沉积提供了电极材料层36a。使用CVD、ALD、MOCVD、PVD、JVP或其它合适的沉积技术来沉积相变材料层34a和电极材料层36a。
图28示出了在蚀刻电极材料层36a和相变材料层34a之后的预处理晶片39、隔离材料层40、扩散阻挡层42、加热器材料层49、相变材料层34、第二电极36、以及掩模层46的一个实施例的截面图。通过干蚀刻或另一种适合的蚀刻法蚀刻没有被掩模层46掩蔽的电极材料层36a和相变材料层34a的部分，以提供第二电极36和相变材料层34。在蚀刻之后，使用光刻胶剥离法去除掩模层46。然后，在第一电极36和相变材料层34周围沉积额外的隔离材料38，以提供在图18中示出的加热器相变存储单元31。
尽管本文已示出并描述了具体实施例，但本领域的普通技术人员应该理解，在不背离本发明范围的情况下，可以用各种替换和/或等价的实现来代替所示出和描述的具体实施例。本申请应覆盖本文中所述的具体实施例的改编和变化。因此，本发明仅由权利要求及其等同物所限定。

Claims (37)

1.一种存储单元器件，包括：
第一电极；
加热器，相邻于所述第一电极；
相变材料，相邻于所述加热器；
第二电极，相邻于所述相变材料；以及
隔离材料，相邻于所述相变材料，用于热隔离所述相变材料。
2.根据权利要求1所述的存储单元器件，还包括：
扩散阻挡，相邻于所述加热器和所述隔离材料，以防止加热器材料扩散进所述隔离材料。
3.根据权利要求2所述的存储单元器件，其中，所述扩散阻挡包括SiN。
4.根据权利要求1所述的存储单元器件，其中，所述相变材料包括硫属化物。
5.根据权利要求1所述的存储单元器件，其中，所述隔离材料包括介电材料，所述介电材料限制来自所述相变材料的热泄漏。
6.根据权利要求5所述的存储单元器件，其中，所述介电材料包括导热率在0.1和0.8W/mk之间的多孔氧化膜。
7.根据权利要求5所述的存储单元器件，其中，所述介电材料包括气凝胶、Philk、SiLK、Coral、LDK-5109、Orion2.2、以及CF聚合物中的一种。
8.一种存储单元器件，包括：
第一电极；
加热器，相邻于所述第一电极；
相变材料，相邻于所述加热器；
第二电极，相邻于所述相变材料；以及
装置，相邻于所述相变材料，用于热隔离所述相变材料。
9.一种用于制造存储单元器件的方法，包括：
提供具有第一电极的预处理晶片；
相邻于所述预处理晶片沉积第一隔离材料层；
相邻于所述第一绝缘层沉积停止层；
相邻于所述停止层沉积第二隔离材料层；
蚀刻一个穿过所述第一隔离材料层、所述停止层、以及所述第二隔离材料层的通孔，以暴露出所述第一电极的一部分；
在所述通孔侧面沉积隔离材料；
蚀刻所述隔离材料，以在所述通孔中形成隔离材料的侧壁；
在所述通孔中沉积加热器材料；
向下平坦化直到所述停止层；
相邻于所述停止层、所述隔离层、以及所述加热器层的露出部分沉积相变材料层；
相邻于所述相变材料层沉积电极材料层；以及
蚀刻所述电极材料层和所述相变材料层，以形成第二电极和存储位置。
10.根据权利要求9所述的方法，还包括：
相邻于所述隔离材料的侧壁沉积扩散阻挡，以防止所述加热器材料扩散进所述隔离材料。
11.根据权利要求10所述的方法，其中，沉积所述扩散阻挡包括沉积SiN。
12.根据权利要求9所述的方法，其中，提供所述预处理晶片包括提供包括钨插塞的预处理晶片。
13.根据权利要求9所述的方法，其中，提供所述预处理晶片包括提供包括铜插塞的预处理晶片。
14.根据权利要求9所述的方法，其中，沉积所述第一隔离材料层包括沉积SiO2层和氟化硅玻璃层中的一种。
15.根据权利要求9所述的方法，其中，沉积所述停止层包括沉积SiN层。
16.根据权利要求9所述的方法，其中，沉积所述第二隔离材料层包括沉积SiO2层和氟化硅玻璃层中的一种。
17.根据权利要求9所述的方法，其中，沉积隔离材料包括沉积介电材料，所述介电材料限制来自所述相变材料的热泄漏。
18.根据权利要求17所述的方法，其中，沉积介电材料包括沉积导热率在0.1和0.8W/mk之间的多孔氧化膜。
19.根据权利要求17所述的方法，其中，沉积介电材料包括沉积气凝胶、Philk、SiLK、Coral、LDK-5109、Orion2.2、以及CF聚合物中的一种。
20.根据权利要求9所述的方法，其中，在所述通孔中沉积加热器材料包括沉积TiN和TaN中的一种。
21.根据权利要求9所述的方法，其中，向下平坦化直到所述停止层包括向下化学机械研磨直到所述停止层。
22.根据权利要求9所述的方法，其中，沉积所述相变材料层包括沉积硫属化物材料层。
23.根据权利要求9所述的方法，还包括：
相邻于所述第二电极和所述存储位置沉积隔离材料。
24.根据权利要求23所述的方法，其中，沉积所述隔离材料包括沉积SiO2层和氟化硅玻璃层中的一种。
25.一种用于制造存储单元器件的方法，包括：
提供具有第一电极的预处理晶片；
蚀刻所述第一电极以形成凹槽；
在所述凹槽的侧面沉积隔离材料；
蚀刻所述隔离材料，以在所述凹槽中形成隔离材料的侧壁；
在所述凹槽中沉积加热器材料；
平坦化所述加热器材料以形成加热器；
在所述加热器上沉积相变材料层；
在所述相变材料层上沉积电极材料层；以及
蚀刻所述电极材料层和所述相变材料层，以形成第二电极和存储位置。
26.根据权利要求25所述的方法，还包括：
相邻于所述隔离材料的侧壁沉积扩散阻挡，以防止所述加热器材料扩散进所述隔离材料。
27.根据权利要求26所述的方法，其中，沉积所述扩散阻挡包括沉积SiN。
28.根据权利要求25所述的方法，其中，提供所述预处理晶片包括提供包括钨插塞的预处理晶片。
29.根据权利要求25所述的方法，其中，提供所述预处理晶片包括提供包括铜插塞的预处理晶片。
30.根据权利要求25所述的方法，其中，沉积隔离材料包括沉积介电材料，所述介电材料限制来自所述相变材料的热泄漏。
31.根据权利要求30所述的方法，其中，沉积介电材料包括沉积导热率在0.1和0.8W/mk之间的多孔氧化膜。
32.根据权利要求30所述的方法，其中，沉积介电材料包括沉积气凝胶、Philk、SiLK、Coral、LDK-5109、Orion2.2、以及CF聚合物中的一种。
33.根据权利要求25所述的方法，其中，在所述凹槽中沉积加热器材料包括沉积TiN和TaN中的一种。
34.根据权利要求25所述的方法，其中，沉积所述相变材料层包括沉积硫属化物材料层。
35.根据权利要求25所述的方法，其中，沉积所述电极材料层包括沉积TiN和TaN中的一种。
36.根据权利要求25所述的方法，还包括：
相邻于所述第二电极和所述存储位置沉积隔离材料。
37.根据权利要求36所述的方法，其中，沉积所述隔离材料包括沉积SiO2和氟化硅玻璃中的一种。
CNA2006800043049A 2005-02-10 2006-02-08 以低功率操作的具有高读取裕量的相变存储单元 Pending CN101116195A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/054,853 US7361925B2 (en) 2005-02-10 2005-02-10 Integrated circuit having a memory including a low-k dielectric material for thermal isolation
US11/054,853 2005-02-10
US11/102,350 2005-04-08

Publications (1)

Publication Number Publication Date
CN101116195A true CN101116195A (zh) 2008-01-30

Family

ID=36779066

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800043049A Pending CN101116195A (zh) 2005-02-10 2006-02-08 以低功率操作的具有高读取裕量的相变存储单元

Country Status (2)

Country Link
US (2) US7361925B2 (zh)
CN (1) CN101116195A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335327B (zh) * 2008-08-05 2010-06-16 中国科学院上海微系统与信息技术研究所 控制相变材料或相变存储单元体积变化的方法及相应结构
CN102005466A (zh) * 2010-09-28 2011-04-06 中国科学院上海微系统与信息技术研究所 一种具有低k介质绝热材料的相变存储器结构及制备方法
CN103594621A (zh) * 2013-11-05 2014-02-19 中国科学院苏州纳米技术与纳米仿生研究所 一种相变存储单元及其制备方法
CN103840077A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
CN104078481A (zh) * 2013-03-28 2014-10-01 意法半导体公司 具有pcm存储器单元和纳米管的半导体器件及相关方法
CN104659050A (zh) * 2013-11-22 2015-05-27 台湾积体电路制造股份有限公司 Rram器件的顶电极阻挡层
CN105609632A (zh) * 2015-12-24 2016-05-25 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN106206639A (zh) * 2015-05-25 2016-12-07 宁波时代全芯科技有限公司 具有针状接面的相变化记忆装置及其制造方法
WO2021191696A1 (en) * 2020-03-24 2021-09-30 International Business Machines Corporation Multi-terminal phase change memory device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
KR100687750B1 (ko) * 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
US7417245B2 (en) * 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US8017930B2 (en) * 2006-12-21 2011-09-13 Qimonda Ag Pillar phase change memory cell
US20080278988A1 (en) * 2007-05-09 2008-11-13 Klaus Ufert Resistive switching element
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
JP2010258249A (ja) * 2009-04-27 2010-11-11 Toshiba Corp 相変化メモリ装置
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US8481396B2 (en) * 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551855B2 (en) * 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551850B2 (en) * 2009-12-07 2013-10-08 Sandisk 3D Llc Methods of forming a reversible resistance-switching metal-insulator-metal structure
US8847195B2 (en) * 2009-12-24 2014-09-30 Micron Technology, Inc. Structures for resistance random access memory and methods of forming the same
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8237146B2 (en) * 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
US8471360B2 (en) 2010-04-14 2013-06-25 Sandisk 3D Llc Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same
US8097537B2 (en) 2010-05-25 2012-01-17 Micron Technology, Inc. Phase change memory cell structures and methods
US9082954B2 (en) 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US8735863B2 (en) * 2011-01-28 2014-05-27 Privatran Integrated nonvolatile resistive memory elements
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US8981330B2 (en) 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9793323B1 (en) 2016-07-11 2017-10-17 Macronix International Co., Ltd. Phase change memory with high endurance
CN109786550B (zh) * 2019-03-18 2024-04-05 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法
US11980110B2 (en) 2021-09-20 2024-05-07 International Business Machines Corporation Insulated phase change memory using porous dielectrics

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
CN1210819C (zh) 1999-03-25 2005-07-13 能源变换设备有限公司 带有改进的接触点的电可编程存储器元件
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6531373B2 (en) * 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
US7102150B2 (en) * 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6576921B2 (en) 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
EP1318552A1 (en) 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US6858482B2 (en) 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
DE10231646B4 (de) 2002-07-12 2007-01-18 Infineon Technologies Ag Nichtflüchtige Speicherzellen
DE10236439B3 (de) 2002-08-08 2004-02-26 Infineon Technologies Ag Speicher-Anordnung, Verfahren zum Betreiben einer Speicher-Anordnung und Verfahren zum Herstellen einer Speicher-Anordnung
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
EP1554763B1 (en) * 2002-10-11 2006-08-02 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
US7018918B2 (en) * 2002-11-21 2006-03-28 Intel Corporation Method of forming a selectively converted inter-layer dielectric using a porogen material
US6791102B2 (en) * 2002-12-13 2004-09-14 Intel Corporation Phase change memory
KR100504701B1 (ko) 2003-06-11 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7238959B2 (en) * 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335327B (zh) * 2008-08-05 2010-06-16 中国科学院上海微系统与信息技术研究所 控制相变材料或相变存储单元体积变化的方法及相应结构
CN102005466A (zh) * 2010-09-28 2011-04-06 中国科学院上海微系统与信息技术研究所 一种具有低k介质绝热材料的相变存储器结构及制备方法
CN103840077A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
CN103840077B (zh) * 2012-11-27 2016-04-20 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
CN104078481A (zh) * 2013-03-28 2014-10-01 意法半导体公司 具有pcm存储器单元和纳米管的半导体器件及相关方法
CN103594621A (zh) * 2013-11-05 2014-02-19 中国科学院苏州纳米技术与纳米仿生研究所 一种相变存储单元及其制备方法
CN103594621B (zh) * 2013-11-05 2016-03-09 中国科学院苏州纳米技术与纳米仿生研究所 一种相变存储单元及其制备方法
CN104659050B (zh) * 2013-11-22 2017-09-19 台湾积体电路制造股份有限公司 Rram器件的顶电极阻挡层
CN104659050A (zh) * 2013-11-22 2015-05-27 台湾积体电路制造股份有限公司 Rram器件的顶电极阻挡层
CN106206639B (zh) * 2015-05-25 2019-08-06 江苏时代全芯存储科技股份有限公司 具有针状接面的相变化记忆装置及其制造方法
CN106206639A (zh) * 2015-05-25 2016-12-07 宁波时代全芯科技有限公司 具有针状接面的相变化记忆装置及其制造方法
CN105609632B (zh) * 2015-12-24 2019-03-05 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN105609632A (zh) * 2015-12-24 2016-05-25 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
WO2021191696A1 (en) * 2020-03-24 2021-09-30 International Business Machines Corporation Multi-terminal phase change memory device
GB2608771A (en) * 2020-03-24 2023-01-11 Ibm Multi-terminal phase change memory device
US11812676B2 (en) 2020-03-24 2023-11-07 International Business Machines Corporation Multi-terminal phase change memory device

Also Published As

Publication number Publication date
US7361925B2 (en) 2008-04-22
US20080158943A1 (en) 2008-07-03
US20060175596A1 (en) 2006-08-10
US7824951B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
CN101116195A (zh) 以低功率操作的具有高读取裕量的相变存储单元
CN101047230B (zh) 相变存储器单元结构、相变存储器单元及其形成方法
US7037762B2 (en) Phase changeable memory devices having multi-level data storage elements and methods of fabricating the same
CN100541810C (zh) 电可改写非易失存储元件及其制造方法
US7348590B2 (en) Phase change memory cell with high read margin at low power operation
CN101689402B (zh) 包括相变材料和加热元件的电装置
TWI508091B (zh) 三維記憶體陣列架構
US7214958B2 (en) Phase change memory cell with high read margin at low power operation
US7696077B2 (en) Bottom electrode contacts for semiconductor devices and methods of forming same
US7105396B2 (en) Phase changeable memory cells and methods of fabricating the same
US7714315B2 (en) Thermal isolation of phase change memory cells
US7728319B2 (en) Vertical phase change memory cell and methods for manufacturing thereof
US7671356B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
US7589364B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
CN100595930C (zh) 电可重写非易失存储元件
US8189372B2 (en) Integrated circuit including electrode having recessed portion
US20080185575A1 (en) Manufacture method of multilevel phase-change memory and operating method thereof
US7541607B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
CN101295729A (zh) 包括隔离材料层的集成电路
CN101416326A (zh) 使用自对准相变材料层的相变存储器元件及其制造和使用方法
JP2004031953A (ja) メモリ構造
CN110943102B (zh) 一种高密度的相变存储器三维集成电路结构
CN101202327A (zh) 具有侧壁接触的相变存储器
CN101685825A (zh) 包含二极管存储器单元的集成电路
CN111029362B (zh) 一种高密度的相变存储器三维集成电路结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication