CN104078481A - 具有pcm存储器单元和纳米管的半导体器件及相关方法 - Google Patents
具有pcm存储器单元和纳米管的半导体器件及相关方法 Download PDFInfo
- Publication number
- CN104078481A CN104078481A CN201310653727.5A CN201310653727A CN104078481A CN 104078481 A CN104078481 A CN 104078481A CN 201310653727 A CN201310653727 A CN 201310653727A CN 104078481 A CN104078481 A CN 104078481A
- Authority
- CN
- China
- Prior art keywords
- electrode
- dielectric layer
- semiconductor device
- pcm
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 36
- 239000002071 nanotube Substances 0.000 title description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 28
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012782 phase change material Substances 0.000 claims description 51
- 230000004888 barrier function Effects 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 5
- 239000005387 chalcogenide glass Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910021386 carbon form Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体器件，可以包括衬底和在衬底上方的PCM存储器单元阵列。每个PCM存储器单元可以包括竖直对准的第一电极和第二电极、在第一电极与第二电极之间的第一电介质层、从第二电极并且朝着第一电极经过第一电介质层竖直延伸的碳纳米管以及在第一电极与至少一个碳纳米管之间的PCM本体。
Description
技术领域
本公开内容涉及电子器件领域，并且更具体地涉及半导体器件及相关方法。
背景技术
固态存储器器件由于较典型有源存储器器件而言的若干优点，已经变得很流行。首先，固态存储器器件不包括活动部件，因此它消耗更少功率并且提供稳健的可靠性。另外，固态存储器器件耐受机械应力，诸如冲击和振动。
用于固态存储器器件的一类存储器是闪存器件。闪存器件可以基于例如NAND或者NOR逻辑门。例如Nakamura的公开号为2009／0080236的美国专利申请公开一种存储器器件。该存储器器件包括多个存储器单元和耦合到每个存储器单元的位线。存储器器件经由位线向存储器单元中的每个存储器单元提供电源电压。即使固态存储器器件使用比典型方式更少的功率，仍然希望减少固态存储器器件的功率消耗。
另一固态存储器方式是相变存储器。这些器件将硫族化物玻璃用于存储数据而不是使用闪存浮置栅极方式。具体而言，可以通过使硫族化物玻璃暴露于指定水平的热度，来迫使它采用非晶态或者晶态形式。通过检测基于硫族化物玻璃的电阻率来检测当前状态，该电阻率可预测地基于硫族化物玻璃的形式变化。
这些相变存储器的潜在缺点是增加的功率消耗。具体而言，对硫族化物玻璃进行相变(即对存储器单元编程)所需的电流可能很高，由此增加功率需求。在典型方式中，已经使用氮化钛(TiN)加热元件来加热和冷却硫族化物玻璃。
Pop等人在2011年4月29日的Science Magazine第332卷中的“Low-Power Switching of Phase-Change Materials with CarbonNanotube Electrodes”中公开了一种针对这样的功率消耗缺点的解决方式，该文章的内容通过完全引用并入本文。这一解决方式包括使用碳纳米管作为电极来形成相变存储器单元。碳纳米管在衬底上水平延伸从而减少存储器密度。
发明内容
鉴于前文，本公开内容的目的是提供一种具有相变材料(PCM)存储器单元的功率高效型半导体存储器器件。
这个和其它目的、特征和优点由一种可以包括衬底和在衬底上方的PCM存储器单元阵列的半导体器件提供。每个PCM存储器单元可以包括竖直对准的第一电极和第二电极、在第一电极与第二电极之间的第一电介质层、从第二电极并且朝着第一电极经过第一电介质层竖直延伸的至少一个碳纳米管以及在第一电极与至少一个碳纳米管之间的PCM本体。有利地，使用竖直碳纳米管对PCM存储器单元高效编程。另外，PCM存储器单元的密度也很高。
在一些实施例中，第一电极可以竖直在第二电极上方。在其它实施例中，第一电极可以竖直在第二电极下方。例如PCM本体可以包括硫族化物。
此外，该半导体器件还可以包括在衬底与第一电介质层之间的阻挡层。半导体器件也可以进一步包括包围PCM本体和第一电极的第一屏障层。半导体器件还可以包括包围第二电极的第二屏障层。
另外，该半导体器件还可以包括在第一电介质层下方的第二电介质层，并且第一电介质层可以具有比第二电介质层更低的介电常数。在一些实施例中，半导体器件还可以包括耦合到PCM存储器单元阵列的读／写电路装置。
另一方面涉及一种制作半导体器件的方法。该方法可以包括在衬底上方形成PCM存储器单元阵列，使得每个PCM存储器单元包括竖直对准的第一电极和第二电极、在第一电极与第二电极之间的第一电介质层、从第二电极并且朝着第一电极经过第一电介质层竖直延伸的至少一个碳纳米管以及在第一电极与至少一个碳纳米管之间的PCM本体。
附图说明
图1是根据本公开内容的半导体器件的示意截面图。
图2是根据本公开内容的半导体器件的另一实施例的示意截面图。
图3是用于制作图1的半导体器件的方法的流程图。
图4-17是用于制作图1的半导体器件的步骤的示意截面图。
具体实施方式
现在将参照其中示出优选实施例的附图更完全描述当前实施例。然而本公开可以用许多不同形式体现，而不应解释为本公开限于这里阐述的实施例。相反地，提供这些实施例使得本公开内容将透彻而完整，并且这些实施例将向本领域技术人员完全传达本公开内容的范围。相似标号全篇指代相似元件，并且撇符号用来在备选实施例中指示相似元件。
首先参照图1，此时描述根据本公开的半导体器件20。半导体器件示例地包括衬底83和在衬底上方的PCM存储器单元21a-21f的阵列。例如衬底83可以包括具有适当掺杂物浓度(例如N／P型掺杂物)的硅。每个PCM存储器单元21a-21f包括竖直对准的第一电极31a-31f和第二电极27a-27f。例如第一电极31a-31f和第二电极27a-27f可以各自包括铜、钨和铝中的至少一项。
每个PCM存储器单元21a-21f也包括在第一电极31a-31f与第二电极27a-27f之间的第一电介质层25、以及从第二电极并且朝着第一电极经过第一电介质层竖直延伸的至少一个碳纳米管28a-28f、以及在第一电极与至少一个碳纳米管之间的PCM本体30a-30f。例如第一电介质层25可以包括超低k(ULK)电介质材料，诸如用氟化物或者碳掺杂的SiO2。例如PCM本体30a-30f可以包括硫族化物，诸如Ge2Sb2Te5。
每个存储器单元21a-21f中的至少一个碳纳米管28a-28f充当用于改变PCM本体30a-30f的状态(即在非晶态与晶态之间改变)的加热棒。例如在编程期间，向第二电极27a-27f施加电压，该第二电极经过至少一个碳纳米管28a-28f并且向第一电极31a-31f施加电流。至少一个碳纳米管28a-28f变热，并且经由传导加热PCM本体30a-30f，由此实现相变。
有利地，使用竖直碳纳米管28a-28f(即用减少的编程电流)对相变存储器单元21a-21f高效编程。这可以使半导体器件20能够在减少的功率级操作。另外，可以使用互补金属氧化物半导体(CMOS)工艺来制造半导体器件20。
在一些实施例中，每个碳纳米管28a-28f可以具有相同直径。有利地，这为每个PCM存储器单元21a-21f提供可预测的加热性能，即相同的施加的电流将实现相应PCM本体30a-30f中的所需改变。另外，随着CMOS处理分辨率提高，可以减少器件尺寸。
在这一所示实施例中，第一电极31a-31f竖直在第二电极27a-27f上方。在其它实施例(图2)中，可以反转这一布置。此外，半导体器件20示例地包括在衬底83与第一电介质层25之间的阻挡层24。阻挡层24可以包括N阻挡层，诸如SiCNi。有帮助的是，阻挡层24可以减少从第二电极27a-27f的电流泄漏。
半导体器件20也还包括包围PCM本体30a-30f和第一电极31a-31f的第一屏障层29a-29f。例如第一屏障层29a-29f可以包括SiCNi、SiN或者某种其它N阻挡材料中的至少一项。这一第一屏障层29a-29f可以减少在每个存储器单元21a-21f之间的热传送、减少电流泄漏并且减少扩散。
半导体器件20还包括包围第二电极27a-27f的第二屏障层26a-26f。第二屏障层26a-26f可以包括例如TiN、TaN。
另外，半导体器件20还包括在第一电介质层25下方的第二电介质层23。例如第二电介质层23可以包括二氧化硅(SiO2)。第一电介质层25可以具有比第二电介质层23更低的介电常数。在所示实施例中，半导体器件20还包括集成于衬底83上并且耦合到PCM存储器单元21a-21f的阵列的读／写电路装置32。
现在还参照图2，此时描述关于半导体器件20’的另一实施例。在半导体器件20’的这一实施例中，向关于图1以上已经讨论的那些元件给予撇符号，并且多数无需这里进一步讨论。这一实施例与前一实施例的不同在于这一半导体器件20’具有竖直在第二电极27a'-27f'下方的第一电极31a’-31f’。
另一方面涉及一种制作半导体器件20的方法。该方法可以包括在衬底83上方形成PCM存储器单元21a-21f的阵列。该方法也可以包括形成每个PCM存储器单元21a-21f以包括竖直对准的第一电极31a-31f和第二电极27a-27f、在第一电极与第二电极之间的第一电介质层25、从第二电极并且朝着第一电极经过第一电介质层竖直延伸的至少一个碳纳米管28a-28f以及在第一电极与至少一个碳纳米管之间的PCM本体30a-30f。
现在还参照图3-17，流程图40图示用于制作半导体器件20的方法(块41)。该方法包括在衬底(在这些图中未示出)上形成第二电介质层23和其中有相应第二屏障层26a-26f的第二电极27a-27f。该方法也包括形成例如包括N阻挡层的阻挡层24(图4和块43)。
该方法包括形成第一电介质层25。例如第一电介质层25可以包括ULK电介质材料(图5和块45)。该方法包括在第一电介质层25上执行蚀刻操作(即去除第一电介质层的部分)以在其中形成多个柱33a-33f(图6和块47)。例如蚀刻操作可以包括反应离子蚀刻(RIE)操作。
该方法包括在多个柱33a-33f中形成多个碳纳米管28a-28f(图7和块49)。如将理解的那样，每个柱33a-33f可以由多个碳纳米管28a-28f填充。例如可以使用Pop等人的文章中公开的技术来形成多个碳纳米管28a-28f。该方法也包括在上表面上再次沉积电介质材料34以及退火步骤(图8和块51)。电介质材料34可以包括与第一电介质层25相同的ULK材料。在一些实施例中，可以省略退火步骤。该方法然后包括用于提供平坦上表面的抛光步骤，诸如化学机械抛光(CMP)(图9和块53)。然后再一次地，该方法包括再次沉积电介质材料35(图10和块55)。电介质材料35可以包括与第一电介质层25相同的ULK材料。
该方法包括用于去除ULK材料35的部分以限定用于形成第一电极31a-31f的结构的凹陷36a-36f的另一蚀刻操作(图11和块57)。该方法包括形成第一屏障层37，该第一屏障层将在完成的存储器单元21a-21f中限定第一屏障层29a-29f(图12和块59)
该方法包括在上表面上和在凹陷36a-36f中形成PCM层38。以及此外另一抛光步骤(图13-14和块61、63)。该方法包括去除PCM层38的部分以限定用于第一电极31a-31f的凹陷80a-80f(图15和块65)。
该方法包括在上表面和凹陷80a-80f上形成电传导材料层81(图16和块67)。该方法包括用于限定第一电极31a-31f的另一抛光步骤(图17和块69、71)、
从在前文描述和相关联的附图中呈现的教导中受益的本领域技术人员将想到本公开的许多修改和其它实施例。因此应理解，本公开内容将不限于公开的具体实施例，并且修改和实施例旨在被包括在所附权利要求的范围内。
Claims (24)
1.一种半导体器件，包括：
衬底；以及
在所述衬底上方的相变材料(PCM)存储器单元阵列，每个PCM存储器单元包括：
竖直对准的第一电极和第二电极，
在所述第一电极与所述第二电极之间的第一电介质层，
从所述第二电极并且朝着所述第一电极经过所述第一电介质层竖直延伸的至少一个碳纳米管，以及
在所述第一电极与所述至少一个碳纳米管之间的PCM本体。
2.根据权利要求1所述的半导体器件，其中所述第一电极竖直在所述第二电极上方。
3.根据权利要求1所述的半导体器件，其中所述第一电极竖直在所述第二电极下方。
4.根据权利要求1所述的半导体器件，其中所述PCM本体包括硫族化物。
5.根据权利要求1所述的半导体器件，还包括在所述衬底与所述第一电介质层之间的阻挡层。
6.根据权利要求1所述的半导体器件，还包括包围所述PCM本体和所述第一电极的第一屏障层。
7.根据权利要求1所述的半导体器件，还包括包围所述第二电极的第二屏障层。
8.根据权利要求1所述的半导体器件，还包括在所述第一电介质层下方的第二电介质层；并且其中所述第一电介质层具有比所述第二电介质层更低的介电常数。
9.根据权利要求1所述的半导体器件，还包括耦合到所述PCM存储器单元阵列的读／写电路装置。
10.一种半导体器件，包括：
衬底；以及
在所述衬底上方的相变材料(PCM)存储器单元阵列，每个PCM存储器单元包括：
竖直对准的第一电极和第二电极，
在所述第一电极与所述第二电极之间的第一电介质层，
从所述第二电极并且朝着所述第一电极经过所述第一电介质层竖直延伸的至少一个碳纳米管，
在所述第一电极与所述至少一个碳纳米管之间的PCM本体，
包围所述PCM本体和所述第一电极的第一屏障层，以及
包围所述第二电极的第二屏障层。
11.根据权利要求10所述的半导体器件，其中所述第一电极竖直在所述第二电极上方。
12.根据权利要求10所述的半导体器件，其中所述第一电极竖直在所述第二电极下方。
13.根据权利要求10所述的半导体器件，其中所述PCM本体包括硫族化物。
14.根据权利要求10所述的半导体器件，还包括在所述衬底与所述第一电介质层之间的阻挡层。
15.根据权利要求10所述的半导体器件，还包括在所述第一电介质层下方的第二电介质层；并且其中所述第一电介质层具有比所述第二电介质层更低的介电常数。
16.根据权利要求10所述的半导体器件，还包括耦合到所述PCM存储器单元阵列的读／写电路装置。
17.一种制作半导体器件的方法，包括：
在衬底上方形成相变材料(PCM)存储器单元阵列，使得每个PCM存储器单元包括：
竖直对准的第一电极和第二电极，
在所述第一电极与所述第二电极之间的第一电介质层，
从所述第二电极并且朝着所述第一电极经过所述第一电介质层竖直延伸的至少一个碳纳米管，以及
在所述第一电极与所述至少一个碳纳米管之间的PCM本体。
18.根据权利要求17所述的方法，其中所述第一电极竖直在所述第二电极上方。
19.根据权利要求17所述的方法，其中所述第一电极竖直在所述第二电极下方。
20.根据权利要求17所述的方法，其中所述PCM本体包括硫族化物。
21.根据权利要求17所述的方法，还包括在所述衬底与所述第一电介质层之间形成阻挡层。
22.根据权利要求17所述的方法，还包括形成包围所述PCM本体和所述第一电极的第一屏障层。
23.根据权利要求17所述的方法，还包括形成包围所述第二电极的第二屏障层。
24.根据权利要求17所述的方法，还包括在所述第一电介质层下方形成第二电介质层；并且其中所述第一电介质层具有比所述第二电介质层更低的介电常数。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/852,050 US9136473B2 (en) | 2013-03-28 | 2013-03-28 | Semiconductor device with PCM memory cells and nanotubes and related methods |
| US13/852,050 | 2013-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104078481A true CN104078481A (zh) | 2014-10-01 |
| CN104078481B CN104078481B (zh) | 2017-11-17 |
Family
ID=51255758
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320797452.8U Expired - Lifetime CN203760518U (zh) | 2013-03-28 | 2013-12-04 | 半导体器件 |
| CN201310653727.5A Active CN104078481B (zh) | 2013-03-28 | 2013-12-04 | 具有pcm存储器单元和纳米管的半导体器件及相关方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320797452.8U Expired - Lifetime CN203760518U (zh) | 2013-03-28 | 2013-12-04 | 半导体器件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9136473B2 (zh) |
| CN (2) | CN203760518U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933656A (zh) * | 2020-10-19 | 2020-11-13 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其制备方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136473B2 (en) * | 2013-03-28 | 2015-09-15 | Stmicroelectronics, Inc. | Semiconductor device with PCM memory cells and nanotubes and related methods |
| CN105098071B (zh) * | 2015-07-08 | 2018-01-05 | 江苏时代全芯存储科技有限公司 | 制造相变化记忆体的方法 |
| CN105428524B (zh) * | 2015-11-03 | 2018-04-13 | 江苏时代全芯存储科技有限公司 | 制造相变化记忆体的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070012956A1 (en) * | 2005-07-14 | 2007-01-18 | Gutsche Martin U | Phase change memory cell having nanowire electrode |
| US20070292985A1 (en) * | 2006-06-16 | 2007-12-20 | Yuegang Zhang | Phase change memory with nanofiber heater |
| CN101116195A (zh) * | 2005-02-10 | 2008-01-30 | 奇梦达股份公司 | 以低功率操作的具有高读取裕量的相变存储单元 |
| US20080280390A1 (en) * | 2007-05-09 | 2008-11-13 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor memory device having self-aligned electrode, related device and electronic system having the same |
| US20090014705A1 (en) * | 2007-07-09 | 2009-01-15 | Industrial Technology Research Institute | Phase change memory device and method for fabricating the same |
| WO2012073503A1 (ja) * | 2010-12-03 | 2012-06-07 | パナソニック株式会社 | 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法 |
| CN203760518U (zh) * | 2013-03-28 | 2014-08-06 | 意法半导体公司 | 半导体器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928420B2 (en) * | 2003-12-10 | 2011-04-19 | International Business Machines Corporation | Phase change tip storage cell |
| KR100674144B1 (ko) | 2006-01-05 | 2007-01-29 | 한국과학기술원 | 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법 |
| JP4775352B2 (ja) | 2007-09-26 | 2011-09-21 | ソニー株式会社 | 半導体記憶装置の製造方法 |
| US7754522B2 (en) * | 2008-08-06 | 2010-07-13 | Micron Technology, Inc. | Phase change memory structures and methods |
| KR101013445B1 (ko) * | 2008-09-19 | 2011-02-14 | 주식회사 하이닉스반도체 | 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법 |
| KR20110008553A (ko) * | 2009-07-20 | 2011-01-27 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
-
2013
- 2013-03-28 US US13/852,050 patent/US9136473B2/en active Active
- 2013-12-04 CN CN201320797452.8U patent/CN203760518U/zh not_active Expired - Lifetime
- 2013-12-04 CN CN201310653727.5A patent/CN104078481B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101116195A (zh) * | 2005-02-10 | 2008-01-30 | 奇梦达股份公司 | 以低功率操作的具有高读取裕量的相变存储单元 |
| US20070012956A1 (en) * | 2005-07-14 | 2007-01-18 | Gutsche Martin U | Phase change memory cell having nanowire electrode |
| US20070292985A1 (en) * | 2006-06-16 | 2007-12-20 | Yuegang Zhang | Phase change memory with nanofiber heater |
| US20080280390A1 (en) * | 2007-05-09 | 2008-11-13 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor memory device having self-aligned electrode, related device and electronic system having the same |
| US20090014705A1 (en) * | 2007-07-09 | 2009-01-15 | Industrial Technology Research Institute | Phase change memory device and method for fabricating the same |
| WO2012073503A1 (ja) * | 2010-12-03 | 2012-06-07 | パナソニック株式会社 | 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法 |
| CN203760518U (zh) * | 2013-03-28 | 2014-08-06 | 意法半导体公司 | 半导体器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933656A (zh) * | 2020-10-19 | 2020-11-13 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN203760518U (zh) | 2014-08-06 |
| US20140293687A1 (en) | 2014-10-02 |
| US9136473B2 (en) | 2015-09-15 |
| CN104078481B (zh) | 2017-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wu et al. | A low power phase change memory using thermally confined TaN/TiN bottom electrode | |
| KR100660287B1 (ko) | 상변화 메모리 및 그 제조 방법 | |
| CN203760518U (zh) | 半导体器件 | |
| US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
| CN1457058A (zh) | 相变材料电子存储器结构及其成形方法 | |
| JP2013535102A (ja) | 垂直ビット線およびワード線の効率的デコーディングを伴う読み出し／書き込み素子の３次元アレイを有する不揮発性メモリ | |
| CN103855300A (zh) | 相变存储器及其形成方法 | |
| CN1959998A (zh) | 非易失存储元件及其制造方法 | |
| JP5826835B2 (ja) | 並列電気パスを有するメモリ・セル | |
| CN101640251B (zh) | 相变存储器存储单元底电极结构的改进及制作实施方法 | |
| Kim et al. | Current status and future prospect of phase change memory | |
| Li et al. | Phase change memory | |
| WO2022241634A1 (en) | Three-dimensional phase-change memory devices and methods for forming thereof | |
| CN102376881B (zh) | 用于制作相变随机存取存储器存储单元的方法 | |
| CN102637821B (zh) | 一种相变存储单元及其形成方法 | |
| CN115811933A (zh) | 一种相变存储单元及相变存储器 | |
| Yang et al. | Programming current density reduction for elevated-confined phase change memory with a self-aligned oxidation TiWOx heater | |
| Chen et al. | The fabrication of a programmable via using phase-change material in CMOS-compatible technology | |
| KR101050781B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| CN100397677C (zh) | 相变型多位准存储单元及其操作方法 | |
| CN101740718B (zh) | 一种多阻态电阻随机存储器单元及其制备方法 | |
| CN101494196B (zh) | 低压低功耗、高密度相变存储器单元阵列的制备方法 | |
| CN102694119B (zh) | 用于制造相变随机存储器的方法 | |
| CN102339951A (zh) | 一种dram相变存储单元及用于替代dram的相变存储器 | |
| CN102456831B (zh) | 相变随机存取存储器的存储单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |