CN1959998A - 非易失存储元件及其制造方法 - Google Patents

非易失存储元件及其制造方法 Download PDF

Info

Publication number
CN1959998A
CN1959998A CNA2006101439223A CN200610143922A CN1959998A CN 1959998 A CN1959998 A CN 1959998A CN A2006101439223 A CNA2006101439223 A CN A2006101439223A CN 200610143922 A CN200610143922 A CN 200610143922A CN 1959998 A CN1959998 A CN 1959998A
Authority
CN
China
Prior art keywords
recording layer
bit line
memory element
volatile memory
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101439223A
Other languages
English (en)
Other versions
CN100550408C (zh
Inventor
浅野勇
泰勒·A·劳里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1959998A publication Critical patent/CN1959998A/zh
Application granted granted Critical
Publication of CN100550408C publication Critical patent/CN100550408C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

非易失存储元件，包含：下电极12、设置在下电极12上的位线14以及包含相变材料并且连接在下电极12和位线14之间的记录层15。根据本发明，位线14与记录层15的初始生长表面15a接触。该结构可以通过在记录层15之前形成位线14来得到，得到三维结构。这样减小了记录层15和位线14之间的接触面积，减少了向位线14的热扩散而不增加记录层15的厚度。此外，利用该三维结构，在位线14和记录层15之间不存在上电极，降低了制造工艺的复杂性。

Description

非易失存储元件及其制造方法
技术领域
本发明涉及电可改写非易失存储元件和制造该元件的方法。更具体地说，本发明涉及具有包含相变材料的记录层的电可改写非易失存储元件和制造该元件的方法。
背景技术
个人计算机和服务器等都使用分级的存储器系统。存在便宜并且提供高存储容量的低级(lower-tier)存储器，而比该级别高的存储器能提供高速操作。最低级别通常由磁性存储器例如硬盘和磁带构成。除了非易失存储器，磁性存储器是存储比固体器件例如半导体存储器的信息存储量大很多的便宜方式。然而，和磁性存储器的依序访问操作相比，半导体存储器更快，并且可以随机访问所存储的数据。由于这些原因，通常使用磁性存储器来存储程序和档案信息等，并且当需要时，将该信息传输到级别更高的主系统存储器。
主存储器通常使用动态随机存取存储器(DRAM)，其以比磁性存储器更高的速度工作，并且以每位(per-bit)为基础，比更快的半导体存储器例如静态随机存取存储器(SRAM)更便宜。
占据最顶级的存储器级别的是系统微处理器单元(MPU)的内部高速缓冲存储器。内部高速缓冲存储器是通过内部总线与MUP芯连接的极高速存储器。内部高速缓冲存储器具有非常小的容量。在某些情况下，在内部高速缓冲存储器和主存储器之间使用第二甚至第三高速缓冲存储器。
DRAM用于主存储器，这是因为它提供了速度和位成本(bit cost)之间的良好平衡。此外，现在有些具有大容量的半导体存储器。近年来，已经开发了容量超过千兆字节的存储芯片。DRAM是如果其电源断电则丢失存储数据的易失存储器。这使得DRAM不适合于存储程序和档案信息。而且，甚至当电源接通时，存储器也必须周期地进行刷新操作，以便保持存储的数据，因此在能够降低多少器件电功耗方面存在限制，其它的问题是控制器进行控制的复杂性。
半导体闪存是高容量和非易失的，但是需要用于写和擦除数据的高电流，并且写和擦除时间(times)缓慢。这些缺陷使得闪存不适合取代主存储器应用中的DRAM。还存在其它的非易失存储器，例如磁阻随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)，但是它们不能容易地实现DRAM能够实现的存储容量。
期望成为DRAM的可能的替代品的另一种半导体存储器是相变随机存取存储器(PRAM)，其使用相变材料来存储数据。在PRAM器件中，数据的存储基于记录层中包含的相变材料的相状态。具体地说，在晶态的材料的电阻率和非晶态的电阻率之间存在大的差异，可以利用该差异存储数据。
该相变通过当施加写电流时加热相变材料来实现。通过给材料施加读电流和测量电阻来读取数据。将读电流设定在足够低而不会引起相变的水平。这样，相不会改变，除非加热到高温，因此即使切断电源也能够保持数据。
为了有效地利用写电流加热相变材料，希望使用不容易使由写电流产生的热散发的结构。为了实现该目的，在一种结构中，用具有低热导率的上电极覆盖记录层的上表面，以切断向具有大热容和高热导率的位线的散热。参见美国专利USP5,536,947，“Writing CurrentReduction for High-density Phase-change RAM”，Y.N.Hwang，S.H.Lee，S.J.Ahn，S.Y.Lee，K.C.Ryoo，H.S.Hong，H.C.Koo，F.Yeung，J.H.Oh，H.J.Kim，W.C.Jeong，J.H.Park，H.Horii，Y.H.Ha，J.H.Yi，G.H.Hoh，G.T.Jeong，H.S.Jeong和Kinam Kim，IEEE 20003，和“An Edge Contact Type Cell for Phase Change RAM Featuring VeryLow Power Consumption”，Y.H.Ha，J.H.Yi，H.Horii，J.H.Park，S.H.Joo，S.O.Park，U-In Chung和J.T.Moon，2003 Symposium onVLSI Technology Digest of Technical Papers。
然而，由于在上述文献所描述的结构中，平的记录层夹在上电极和下电极之间，因此必须极大地增加记录层的厚度，以便充分地降低向位线的散热。增加记录层的厚度意味着花费更长的时间来形成该层，除此以外，还需要更强的磁场来引起相变，尤其是从高阻态到低阻态的改变。由于因此导致用于引起相变的电压必须增加，所以该结构不适合于低压器件。
因此，利用具有常规结构的器件难以适当地升高加热效率。这使其难以减小写电流，而且使其难以加速写操作。
发明内容
因此本发明的目的是提供一种改进的电可改写非易失存储元件及其制造方法，该存储元件具有包含相变材料的记录层。
本发明的另一个目的是提供一种具有高加热效率电可改写非易失存储元件及制造该存储元件的方法，所述存储元件具有包含相变材料的记录层。
通过具有下列结构的非易失存储元件可以实现本发明的上述和其它目的，该非易失存储元件包括：下电极；设置在下电极上的位线；和包含相变材料、连接到下电极及位线的记录层，其中位线与记录层的初始生长表面接触。
这样，本发明的存储元件具有一种结构，其中位线与记录层的初始生长表面接触。该结构可以通过在记录层之前形成位线而实现，得到不同于现有技术的三维结构。这样减小记录层和位线的接触面积，降低向位线的热扩散而不增加记录层的厚度。此外，利用这种三维结构，在位线和记录层之间不存在上电极，降低制造工艺的复杂性。
该存储元件还可以包含下电极和位线之间的层间绝缘层，并且优选至少部分记录层形成在设置在层间绝缘层中的通孔内。这样使其更易于实现记录层的三维结构。
记录层的初始生长表面可以与位线的生长终结表面接触，或者可以与通过布图形成的位线的蚀刻表面接触。
该存储元件还可以包含设置在位线上的蚀刻停止层，并且优选通孔穿过层间绝缘层、位线和蚀刻停止层。利用蚀刻停止层覆盖位线防止了当加工记录层时损坏位线。
本发明的上述和其它目的也可以通过下述非易失存储元件来实现，该非易失存储元件包括：下电极；设置在下电极上的位线；和包含相变材料、与下电极和位线连接的记录层，其中位线与记录层的侧表面和下表面的至少之一接触。
该结构也可以通过在记录层之前形成位线来实现，得到不同于现有技术的三维结构，减少向位线的热扩散。在这种情况下，也不需要位线和记录层之间的上电极。
根据本发明的非易失存储元件的制造方法，包括：形成下电极的第一步骤；形成覆盖下电极的层间绝缘层的第二步骤；在层间绝缘层上形成位线的第三步骤；在层间绝缘层中形成通孔的第四步骤；和用于在通孔中形成与下电极和位线接触的、包含相变材料的记录层的第五步骤。
根据本发明的该方面，在记录层之前形成位线，在通孔中形成记录层，得到具有高热效率的三维结构。
如上所述，电可改写非易失存储元件具有改进的热效率，并且可以提供一种该元件的制造方法。因此，不仅可以减小写电流，而且可以增强写速度。
附图说明
通过参考下面结合附图对本发明的详细描述，本发明的上述和其它目的、特征和优点将变得更加显而易见。
图1是使用根据本发明第一实施例的非易失存储元件的存储单元结构的截面图；
图2是根据本发明第一实施例的存储元件的平面图；
图3是沿着图2所示的线B-B的截面图；
图4A是说明由通孔位置在x方向偏离设计位置而产生的效果的附图；
图4B是说明由通孔位置在Y方向偏离设计位置而产生的效果的附图；
图5是说明控制包含硫属元素化物材料的相变材料的相状态的方法曲线图；
图6是具有n行m列的矩阵结构的非易失半导体存储器的电路图；
图7A是说明根据本发明第一实施例的存储元件的制造工艺的平面图；
图7B是沿着图7A所示的线C-C的截面图；
图7C是沿着图7A所示的线D-D的截面图；
图8A是说明根据本发明第一实施例的存储元件的制造工艺的平面图；
图8B是沿着图8A所示的线E-E的截面图；
图8C是沿着图8A所示的线F-F的截面图；
图9和10是用于说明通过保护绝缘层布图记录层的方法的附图；
图11是其中在没有位线的区域形成通孔的存储元件的例示平面图；
图12是沿着图11所示的线G-G的截面图；
图13是其中通孔和记录层的平面形状在X方向是细长形的存储元件的例示平面图；
图14A是用于说明通过基本上是圆形的记录层位置在Y方向偏离设计位置而产生的效果的附图；
图14B是用于说明通过在x方向细长的记录层的位置在Y方向偏离设计位置而产生的效果的附图；
图15是使用根据本发明第二实施例的非易失存储元件的存储单元结构的截面图；
图16A是其中所有留下的记录层都是通孔内侧壁上的部分的存储元件的例示平面图；
图16B是沿着图16A所示的线H-H的截面图；
图16C是沿着图16A所示的线I-I的截面图。
具体实施方式
现在将参考附图详细说明本发明的优选实施例。
图1是使用根据本发明第一实施例的非易失存储元件10的存储单元的结构的截面图。图2是存储元件10的平面图。沿着图2所示的线A-A的截面图示于图1。图3是沿着图2所示的线B-B的截面图。
参考图1，根据本发明该实施例的非易失存储元件10包含层间绝缘层11、掩埋在层间绝缘层11中的下电极12、设置在下电极12上的层间绝缘层13、设置在层间绝缘层13上的位线14以及与下电极12和位线14接触的记录层15。
例如硅氧化物或硅氮化物的材料可以用于层间绝缘层11和13。但是这不是基本要求，优选使用具有不同蚀刻率的材料来形成层间绝缘层11和13。例如，如果层间绝缘层11由硅氮化物形成，则优选使用硅氧化物形成层间绝缘层13。下电极12以圆筒形(cylinder)形成在通孔11a的内侧壁周围，所述通孔11a形成在层间绝缘层11中。这样，如图2所示，下电极12的上表面12a是环形的。用绝缘材料11b填充由下电极12限定的区域，该绝缘材料11b优选是与层间绝缘层11相同的材料。
如图2所示，下电极12的上表面12a具有在X方向延伸的带状区域12x和在Y方向延伸的带状区域12y。在该实施例中，带状区域12y比带状区域12x长。
使用下电极12作为加热器插塞，构成写数据过程中的加热器部分。为此，下电极12优选由具有相对高电阻的材料形成，例如金属硅化物、金属氮化物和金属硅化物的氮化物。这些包含TiAlN、TiSiN、TiCN和其它材料，但不限于此。
如图1所示，在下电极12和位线14之间设置层间绝缘层13。该层间绝缘层13具有通孔13a，在该通孔13a中形成记录层15的一部分。通孔13a设置在露出带状区域12y的位置，使得在通孔13a的底部部分，记录层15与带状区域12y接触。通孔13a位于与带状区域12y相对的位置，以便减小记录层15和下电极12之间接触面积的变化。
具体地说，如图4A所示，定位通孔13a，使得露出带状区域12y，从而更难以出现露出的带状区域12y的面积S1的变化，即使通孔13a的实际位置在x方向或在如图4B所示的Y方向偏离设计位置13ai。在某种程度上，当通孔13a与带状区域12x相对定位时，也得到了相同的效果。然而，对于偏离，通过相对于更长的带状区域12y定位通孔13a，可以更加减小面积S1的变化。
记录层15由相变材料构成。虽然没有具体限定相变材料，但是可以是呈现两个或者更多个状态并且其中每个状态都具有不同电阻的任何材料，优选硫属元素化物材料。硫属元素化物材料意味着包含一种或多种例如锗、锑、碲、铟和硒元素的合金。例子包含二元体系合金例如GaSb、InSb、InSe、Sb2Te3和GeTe；三元体系合金例如Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4和InSbGe；和四元体系合金例如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)和Te81Ge15Sb2S2。
包含硫属元素化物材料的相变材料可以呈现非晶态或结晶态。在非晶态，电阻相对高，在结晶态，电阻相对低。
图5是用于说明控制包含硫属元素化物材料的相变材料的相变状态的方法的曲线图。
通过加热到熔融温度Tm或者熔融温度Tm以上、然后冷却将相变材料改变到非晶态，如图5中的曲线a所示。为了将材料改变到结晶态，将其加热到至少高达结晶温度Tx并且在熔融温度Tm以下的温度，如图5中的曲线b所示。通过控制加热过程中的时间段和每单位时间流过该材料的电流量来控制加热温度。
当记录层15经受写电流时，记录层15和下电极12之间的接触区变为加热区P。即，可以通过给记录层15施加写电流转换加热区P附近的硫属元素化物的相状态。这样做改变位线14和下电极12之间的电阻。
虽然对记录层15的厚度没有特别限制，但是在本实施例中，作为一个例子，其厚度设定在不完全填充通孔13a的厚度。然而，也可以将其设定在完全填充通孔13a的厚度。在本实施例中，除了通孔13a的内部，记录层15的一部分设置在通孔13a的外部。
位线14形成在层间绝缘层13上，与记录层15的初始生长表面15a接触。如图1和3所示，位于通孔13a外部的记录层15部分的初始生长表面15a与位线14的生长终结表面14b接触。而且，位线14具有通过布图形成的蚀刻表面14c，该蚀刻表面14c与记录层15侧表面上的初始生长表面15a接触。即，位线14和记录层15的侧表面彼此接触。
对于位线14，选择具有低电阻的金属材料。例子包括铝(Al)、钛(Ti)和钨(W)或其合金、氮化物、硅化物。可以引用的具体例子包含W、WN和TiN。通常具有低电阻的金属材料具有高的导热率，而且由于位线14具有大的热容，在加热区P附近与记录层15接触导致热量很容易散发到位线14，降低热效率。然而，由于在存储元件10的情况下记录层15具有三维结构，因此能够增加加热区P和位线14之间的距离，而不增加记录层15的厚度。
绝缘层16设置在位线14上。由绝缘层16(或由下面描述的保护绝缘层17)覆盖记录层15的所有生长终结表面15b。
如此构成的非易失存储元件10可以以矩阵的形式形成在半导体衬底上，以构成电可改写非易失存储器。
图6是作为n行和m列矩阵构成的非易失存储器的电路图。
图6所示的非易失存储器具有n条字线W1-Wn、m条位线B1-Bm和存储单元MC(1，1)-MC(n，m)，每个存储单元都位于字线和位线的交叉点。字线W1-Wn连接到行解码器101，位线B1-Bm连接到列解码器102。每个存储单元MC都由存储元件10和串连在相应的位线和地之间的晶体管103构成。晶体管103的控制端连接到相应的字线。
存储元件10的结构如参考图1所描述的。这样，下电极12连接到相应的晶体管103。
由存储元件10使用的每个存储单元MC的结构如图1所示，图1显示了共享公用位线Bj(14)的两个存储单元MC(i，j)和MC(i+1，j)。
如图1所示，字线Wi和Wi+1连接到晶体管103的栅极。由元件隔离区104限定的有源区105包括3个扩散区106，从而在单个有源区105中形成两个晶体管103。两个晶体管103共享通过层间绝缘层107中的接触插塞108连接到地线109的公用源。每个晶体管103的漏区通过接触插塞110连接到相应的存储元件10的下电极12。两个存储元件10的每一个的记录层15连接到公用位线Bj。
在如此构成的非易失半导体存储器中，可以通过使用行解码器101激活字线W1-Wn之一、然后电流流过位线B1-Bm中的至少一条来进行数据的读写。即，激活的字线的存储单元中的晶体管103导通，将相应的位线通过存储元件10连接到地。在这种状态下，可以通过使写电流流过由列解码器102选择的位线，在记录层15中实现相改变。
具体地说，当使用规定量的电流使记录层15的相变材料的温度升高到至少熔融温度Tm时，如图5所示，那么电流突然关断，快速冷却确保材料转换到非晶相。当使用小于规定量的电流量将记录层15的相变材料加热到至少高达如图5所示的结晶温度Tx但是低于熔融温度Tm时，那么逐渐减小电流，这样产生的逐渐冷却促进晶体生长，材料转换到结晶相。
可以通过使用行解码器101激活字线W1-Wn之一并且读电流流过位线B1-Bm中的至少一条来读取数据。其中记录层15处于非晶相的存储单元MC具有高阻，其中记录层15处于结晶相的存储单元MC具有低阻，因此使用读出放大器(未示出)检测就可以知道记录层15的相状态。
记录层15的相状态可以与存储的逻辑值相关。如果将非晶相状态定义为“0”，结晶相状态定义为“1”，例如一个二进制位信息可以存储在单个存储单元中。而且，当从非晶相移动到结晶相时，可以通过调节时间线性控制结晶率，或者将结晶率控制在多个水平，使记录层15保持在不比结晶温度Tx低而比熔融温度Tm低的温度。利用非晶相和结晶相之间比率的多级控制，可以在单个存储单元中存储两位或多位数据，而利用线性控制可以将信息存储为模拟数据。
现在将描述非易失存储元件10的制造方法。
图7A和8A是说明存储元件10的制造工艺的平面图。图7B和7C分别是沿着图7A的线C-C和D-D的截面图，图8B和8C分别是沿着图8A的线E-E和F-F的截面图。为了便于理解附图，在每种情况下都省略了关于晶体管103的部分。
首先参考图7A-7C，在形成圆筒形下电极12之后，用绝缘材料11b填充如此限定的区域，依次形成层间绝缘层13和位线14。在层间绝缘层11中形成通孔11a之后，使用具有良好的台阶覆盖的膜生长方法在通孔11a的内侧壁上形成下电极12，用绝缘材料11b填充如此由下电极12限定的区域。然后，使用CMP去除不需要的绝缘材料11b和下电极12的部分。CVD是可以使用的提供良好的台阶覆盖的方法。
通过在层间绝缘层13上形成选择的金属材料、然后布图来形成位线14。结果，位线14的初始生长表面14a与层间绝缘层13的整体接触。如图7A所示，从上面观察，优选布图位线14，使得宽度方向的端部与下电极12的带状区域12y相交。
接着，参考图8A-8C，蚀刻位线14和层间绝缘层13以形成通孔13a，露出带状区域12y的部分。利用光刻和干蚀可以形成通孔13a。如图8A所示，在包含宽度方向的位线14的端部的位置形成通孔13a。通过使用具有与层间绝缘层13所用的材料不同的蚀刻率的、用于层间绝缘层11和绝缘材料11b的材料，可以减少在形成通孔13a过程中出现的层间绝缘层11和绝缘材料11b的过蚀刻。
接着，如图1-3所示，在包含通孔13a内部的整个表面上形成由硫属元素化物构成的记录层15之后，使用布图除去不需要的部分，在整个表面上形成绝缘层16，从而完成存储元件10。对用来形成记录层15的方法没有特别的限定。例如，可以使用溅射或CVD。以这种方式，通过在记录层15之前形成位线14，在构成位线14上表面的生长终结表面14b和构成记录层15下表面的初始生长表面15a之间实现接触。
优选，如图9所示，利用形成在记录层15整个上表面(生长终结表面15b)上的保护绝缘层17和形成在保护绝缘层17上的光刻胶18进行记录层15的布图。布图完成之后，如图10所示，这样使得能够当使用灰化来除去光刻胶时保护记录层15。
这样，根据本实施例，形成在通孔13a内侧壁上的记录层15具有三维结构。然而，由于在记录层15之前形成了位线14，因此没有在通孔13a中形成位线14。结果，位线14可以充分地远离加热区P，通过降低向位线14的热扩散，可以减小记录层15和位线14之间的接触面积，获得了更高的热效率。此外，虽然常规结构通常具有设置在位线14和记录层15之间的上电极，但是本实施例的存储元件取消了上电极，降低了制造工艺的复杂性。
在前面所描述的实施例的情况下，在形成通孔13a的过程中蚀刻位线14的部分。然而，取而代之的是通孔13a可以形成在没有位线14的区域。
图11是在没有位线的区域中形成通孔的存储元件的例示平面图。图12是沿着图11所示的线G-G得到的截面图。如图11和12所示，当在没有位线14的区域中形成通孔13a时，可以增加记录层15的尺寸，以覆盖位线14的部分。在这种情况下，也可以在生长终结表面14b和初始生长表面15a之间实现接触。
利用这种结构，可以增加位线14和加热区P之间的距离。然而，如果通孔13a离位线14太远，由于增加了记录层15的体积和由较低电压导致的功率损耗，降低了加热效率。同样，当确定在何处定位通孔13a时，必须考虑这些因素。
而且，在前述实施例中，通孔13a和记录层15的平面形状基本上是圆形，但是通孔13a可以具有在位线14延伸的X方向细长的形状，如图13所示，记录层15也可以在所述X方向是细长的。
如图13所示，如果通孔13a在X方向是细长的，则可以增加X方向的裕量而不增加记录层15和下电极12之间的接触面积S1。在X方向拉长记录层15使其能够当布图记录层15时增加Y方向的裕量。
具体地说，当记录层15的平面形状基本上是圆形时，如图14A所示，记录层15的平面位置在Y方向偏离设计位置15i，记录层15和位线14之间的接触或多或少变为点接触，显著减小了接触面积S2。相反，当记录层15的平面形状在X方向即与位线14延伸的方向相同的方向细长时，如图14B所示，记录层15的平面位置在Y方向偏离设计位置15i，在某种程度上可以确保记录层15和位线14之间的接触面积S2。当布图记录层15时，在Y方向增加了裕量。
然而，如果记录层15在X方向过于细长，则由于接触面积S2增加，增加了热扩散性能，并且增加了记录层15的体积，降低了热效率。因此，当确定记录层15的形状时，必须考虑这个因素。
现在将描述根据本发明第二实施例的非易失存储元件20。
图15是使用本实施例的非易失存储元件20的存储单元结构的截面图。
存储元件20和第一实施例的存储元件10之间的差别在于，存储元件20具有位线14上的蚀刻停止层21，通孔13a穿过蚀刻停止层21、位线14和层间绝缘层13。其它部分和元件相同并用相同的符号表示，因此省略了对它们的进一步说明。
蚀刻停止层21覆盖位线14的整个上表面(生长终结表面14b)，并且当布图记录层15时作为蚀刻停止层。因此位线14没有暴露于蚀刻气氛，通过防止位线14的厚度减小确保了位线14具有规定的电阻。
在本实施例中，仅在通孔13a中产生位线14和记录层15之间的接触。更具体地说，记录层15仅接触通过布图形成的蚀刻表面14c。因此减小了位线14和记录层15之间的接触面积，进一步降低了向位线14的热扩散。
取代布图记录层15，可以回蚀整个表面，仅留下位于通孔13a内壁上的记录层15的部分。
图16是仅在通孔13a的内壁上留下记录层15的部分的例示平面图。图16B和图16C分别是沿着图16A的线H-H和I-I的截面图。
如图16A至16C所示，蚀刻记录层15的整个表面，使得甚至除去在通孔13a底部的部分，赋予记录层15环状的较低表面。这样通过减小记录层15和下电极12之间的接触面积而增加热效率。而且，尽管在记录层15和下电极12之间存在两个接触点，在记录层15中形成两个电流通路，接触区22-1比接触区22-2更接近于位线14，使得可以考虑忽略流过接触区22-2的电流。
在位线14上设置蚀刻停止层21防止当蚀刻记录层15时毁坏位线14。
本发明并不限于上述实施例，而是在权利要求所描述的本发明范围内可以进行各种修改，自然这些修改包含在本发明的范围内。

Claims (18)

1.一种非易失存储元件，包括：
下电极；
设置在下电极上的位线；和
包含相变材料、连接在下电极和位线之间的记录层，
其中位线与记录层的初始生长表面接触。
2.如权利要求1所述的非易失存储元件，其中记录层的生长终结表面基本上被绝缘层完全覆盖。
3.如权利要求1所述的非易失存储元件，进一步包括位于下电极和位线之间的层间绝缘层，至少部分记录层形成在通孔内，所述通孔形成在层间绝缘层中。
4.如权利要求3所述的非易失存储元件，其中下电极的上表面是环状的。
5.如权利要求4所述的非易失存储元件，其中下电极的上表面包含在第一方向延伸的第一带状区域和在基本上垂直于第一方向的第二方向上延伸的第二带状区域，第二带状区域比第一带状区域短，通孔设置在露出第一带状区域的位置。
6.如权利要求5所述的非易失存储元件，其中第一方向上的通孔直径比第二方向上的通孔直径小。
7.如权利要求1所述的非易失存储元件，其中记录层具有在垂直于位线延伸方向的方向上的长度比位线延伸方向的长度短的平面形状。
8.如权利要求4所述的非易失存储元件，其中记录层的下表面是环状的，下电极的上表面和记录层的下表面在两点处接触。
9.如权利要求3所述的非易失存储元件，其中位线的生长终结表面与记录层的初始生长表面接触。
10.如权利要求3所述的非易失存储元件，其中位线具有通过布图形成的蚀刻表面，所述蚀刻表面和记录层的初始生长表面接触。
11.如权利要求10所述的非易失存储元件，进一步包含设置在位线上的蚀刻停止层，其中通孔穿过层间绝缘层、位线和蚀刻停止层。
12.如权利要求1所述的非易失存储元件，进一步包含与下电极连接的开关装置，所述转换装置响应于字线上的信号而开关。
13.一种非易失存储元件，包括：
下电极；
设置在下电极上的位线；和
包含相变材料、连接在下电极和位线之间的记录层，
其中位线与记录层的侧表面和下表面的至少之一接触。
14.如权利要求13所述的非易失存储元件，其中记录层与位线的上表面和侧表面的至少之一接触。
15.一种非易失存储元件的制造方法，包括：
形成下电极的第一步骤；
形成覆盖下电极的层间绝缘层的第二步骤；
在层间绝缘层上形成位线的第三步骤；
在层间绝缘层中形成通孔的第四步骤；和
用于在通孔中形成与下电极和位线接触的、包含相变材料的记录层的第五步骤。
16.如权利要求15所述的非易失存储元件的制造方法，其中第五步骤包含：在整个表面上形成记录层的步骤；在整个表面上形成覆盖记录层的绝缘层的步骤；和布图绝缘层和记录层的步骤。
17.如权利要求15所述的非易失存储元件的制造方法，进一步包括：在第三步骤之后和第四步骤之前，形成覆盖位线的蚀刻停止层的步骤。
18.如权利要求15所述的非易失存储元件的制造方法，进一步包括在第五步骤之后回蚀记录层的步骤。
CNB2006101439223A 2005-11-02 2006-11-02 非易失存储元件及其制造方法 Active CN100550408C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/264,091 US7541607B2 (en) 2005-11-02 2005-11-02 Electrically rewritable non-volatile memory element and method of manufacturing the same
US11/264,091 2005-11-02

Publications (2)

Publication Number Publication Date
CN1959998A true CN1959998A (zh) 2007-05-09
CN100550408C CN100550408C (zh) 2009-10-14

Family

ID=37996070

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101439223A Active CN100550408C (zh) 2005-11-02 2006-11-02 非易失存储元件及其制造方法

Country Status (4)

Country Link
US (1) US7541607B2 (zh)
JP (1) JP4577692B2 (zh)
CN (1) CN100550408C (zh)
TW (1) TWI326122B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530739C (zh) * 2007-07-17 2009-08-19 中国科学院上海微系统与信息技术研究所 相变材料呈环形的相变存储器器件单元及制备方法
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
CN103296201A (zh) * 2012-03-02 2013-09-11 中芯国际集成电路制造(上海)有限公司 相变存储器、其底部接触结构及其各自制作方法
CN111492483A (zh) * 2018-08-21 2020-08-04 桑迪士克科技有限责任公司 具有连接到位线的接合结构的三维存储器装置及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671356B2 (en) * 2005-11-03 2010-03-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
US7981755B2 (en) * 2007-10-25 2011-07-19 International Business Machines Corporation Self aligned ring electrodes
US7709325B2 (en) * 2008-03-06 2010-05-04 International Business Machines Corporation Method of forming ring electrode
WO2009122583A1 (ja) * 2008-04-03 2009-10-08 株式会社 東芝 不揮発性記憶装置及びその製造方法
WO2009122582A1 (ja) * 2008-04-03 2009-10-08 株式会社 東芝 不揮発性記憶装置及びその製造方法
US9220184B2 (en) * 2013-03-15 2015-12-22 Hamilton Sundstrand Corporation Advanced cooling for power module switches
US10381559B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
US10381409B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114260B2 (ja) * 1989-11-23 1995-12-06 財団法人韓国電子通信研究所 コップ状のポリシリコン貯蔵電極を有するスタック構造のｄｒａｍセル，およびその製造方法
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
JP2002261160A (ja) * 2001-02-28 2002-09-13 Toshiba Corp 半導体装置及びその製造方法
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US7319057B2 (en) 2001-10-30 2008-01-15 Ovonyx, Inc. Phase change material memory device
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
KR100448908B1 (ko) * 2002-09-03 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
KR100481865B1 (ko) 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US6791102B2 (en) * 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6867425B2 (en) 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
AU2003283730A1 (en) * 2002-12-19 2004-07-14 Koninklijke Philips Electronics N.V. Electric device comprising a layer of phase change material and method of manufacturing the same
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
KR20050060435A (ko) 2003-12-16 2005-06-22 삼성전자주식회사 상변환 기억 소자 및 그 형성 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
US7964863B2 (en) 2007-01-31 2011-06-21 Macronix International Co., Ltd. Memory cell having a side electrode contact
CN100530739C (zh) * 2007-07-17 2009-08-19 中国科学院上海微系统与信息技术研究所 相变材料呈环形的相变存储器器件单元及制备方法
CN103296201A (zh) * 2012-03-02 2013-09-11 中芯国际集成电路制造(上海)有限公司 相变存储器、其底部接触结构及其各自制作方法
CN103296201B (zh) * 2012-03-02 2015-06-03 中芯国际集成电路制造(上海)有限公司 相变存储器、其底部接触结构及其各自制作方法
CN111492483A (zh) * 2018-08-21 2020-08-04 桑迪士克科技有限责任公司 具有连接到位线的接合结构的三维存储器装置及其制造方法
CN111492483B (zh) * 2018-08-21 2023-08-25 桑迪士克科技有限责任公司 具有连接到位线的接合结构的三维存储器装置及其制造方法

Also Published As

Publication number Publication date
TWI326122B (en) 2010-06-11
TW200739883A (en) 2007-10-16
US7541607B2 (en) 2009-06-02
US20070097737A1 (en) 2007-05-03
CN100550408C (zh) 2009-10-14
JP2007129199A (ja) 2007-05-24
JP4577692B2 (ja) 2010-11-10

Similar Documents

Publication Publication Date Title
CN100559623C (zh) 非易失存储元件及其制造方法
CN100550408C (zh) 非易失存储元件及其制造方法
CN100541855C (zh) 非易失存储元件及其制造方法
US7696077B2 (en) Bottom electrode contacts for semiconductor devices and methods of forming same
CN100541810C (zh) 电可改写非易失存储元件及其制造方法
US8284596B2 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
JP4577694B2 (ja) 不揮発性メモリ素子及びその製造方法
JP5626668B2 (ja) 縦型トランジスタ相変化メモリ
US7545668B2 (en) Mushroom phase change memory having a multilayer electrode
US9276202B2 (en) Phase-change storage unit containing TiSiN material layer and method for preparing the same
CN1967861A (zh) 电可重写非易失存储元件
JP2007073779A (ja) 不揮発性メモリ素子及びその製造方法
US8625325B2 (en) Memory cells including resistance variable material patterns of different compositions
WO2010016869A2 (en) Phase change memory structures and methods
CN101068039A (zh) 双稳态电阻随机存取存储器的结构与方法
US8785900B2 (en) Resistive memory and methods of processing resistive memory
US8039299B2 (en) Method for fabricating an integrated circuit including resistivity changing material having a planarized surface
US7745812B2 (en) Integrated circuit including vertical diode
US20080296553A1 (en) Integrated circuit having contact including material between sidewalls
US7985693B2 (en) Method of producing phase change memory device
JP2010282989A (ja) 半導体記憶装置及びその製造方法、並びに、データ処理システム及びデータ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20140513

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140513

Address after: Idaho, Japan

Patentee after: Micron Technology, Inc.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.