KR20050060435A - 상변환 기억 소자 및 그 형성 방법 - Google Patents

상변환 기억 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR20050060435A
KR20050060435A KR1020030092057A KR20030092057A KR20050060435A KR 20050060435 A KR20050060435 A KR 20050060435A KR 1020030092057 A KR1020030092057 A KR 1020030092057A KR 20030092057 A KR20030092057 A KR 20030092057A KR 20050060435 A KR20050060435 A KR 20050060435A
Authority
KR
South Korea
Prior art keywords
phase change
insulating layer
electrode contact
change element
upper electrode
Prior art date
Application number
KR1020030092057A
Other languages
English (en)
Inventor
이수연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030092057A priority Critical patent/KR20050060435A/ko
Publication of KR20050060435A publication Critical patent/KR20050060435A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

신뢰성 있는 상변환 기억 소자 및 그 형성 방법을 개시한다. 이 상변환 기억 소자는 층간절연막을 관통하여 반도체 기판과 전기적으로 접속하는 하부 전극 콘택; 상기 층간절연막 상에 상기 하부 전극 콘택과 소정 거리 이격되며 차례로 적층된 절연막 패턴 및 상부 전극; 상기 상부 전극의 측면 및 상면의 일부, 상기 절연막 패턴의 측면 및 상기 하부 전극 콘택의 상면을 연결하여 덮는 상변환 요소; 및 상기 상부 전극의 상면에 접하되 상기 상변환 요소와 이격된 상부 전극 콘택을 구비하되, 상기 상변환 요소는 상기 하부 전극 콘택 상에서 보다 상기 절연막 패턴의 측면에서 얇은 두께를 갖는 것을 특징으로 한다. 상기 상변환 기억 소자를 프로그래밍할 때, 상기 절연막 패턴의 측면에서 상기 상변환 요소의 얇은 두께를 갖는 부분에 상전이가 발생되며, 상전이가 발생되는 부분이 일정한 두께를 갖도록 형성된다. 따라서 저항 산포를 개선하여 신뢰성 있는 상변환 기억 소자를 형성할 수 있다.

Description

상변환 기억 소자 및 그 형성 방법{Phase-changable memory device and method of forming the same}
본 발명은 비휘발성 기억 소자 및 그 형성 방법에 관한 것으로 특히 상변환 기억 소자 및 그 형성 방법에 관한 것이다.
비휘발성 메모리소자들은 그들의 전원이 차단될지라도 그들 내에 저장된 데이타들이 소멸되지 않는 특징을 갖는다. 이러한 비휘발성 메모리소자들은 적층 게이트 구조(stacked gate structure)를 갖는 플래쉬 기억 셀들을 주로 채택하고 있다. 상기 적층 게이트 구조는 채널 상에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간 유전체막(inter-gate dielectric layer) 및 제어게이트 전극을 포함한다. 따라서, 상기 플래쉬 기억 셀들의 신뢰성 및 프로그램 효율을 향상시키기 위해서는 상기 터널산화막의 막질이 개선되어야 하고 셀의 커플링 비율이 증가되어야 한다.
상기 플래쉬 메모리소자들 대신에 새로운 비휘발성 기억소자들, 예컨대 상변환 기억소자들이 최근에 제안된 바 있다. 상기 상변환 기억소자들은 상전이에 따른 저항 차이를 이용하여 프로그램 및 읽기등을 실행할 수 있다. 상변환 기억 소자에 있어서, 상전이를 일으키기 위해 큰 프로그래밍 전류가 필요하다. 이로 인해 프로그래밍할 때, 소비 전력이 크고, 높은 전류를 흘려주기 위해 셀 트랜지스터의 크기가 커져 고집적화에 부적합하다는 단점이 있다.
도 1은 종래 기술에 따른 상변환 기억 소자의 단면도를 나타낸다.
도 1을 참조하면, 반도체 기판(1) 상에 하부 층간절연막(3)을 적층한다. 상기 하부 층간절연막(3)을 관통하여 상기 반도체 기판(1)과 전기적으로 접속하는 하부 전극 콘택(5)을 형성한다. 종래기술에 따르면 프로그래밍 전류를 줄이기 위해 상기 하부 전극 콘택(5)의 크기를 작게 형성한다. 상기 하부 전극 콘택(5)과 중첩되며 차례로 적층된 상변환 요소(7)와 상부 전극(9)을 형성한다. 상기 상부 전극(9)과 상기 상변환 요소(7)를 덮는 상부 층간 절연막(11)을 적층한다. 상기 상부 층간 절연막(11)을 관통하여 상기 상변환 요소(7)와 전기적으로 접속하는 상부전극 콘택(13)을 형성한다. 상기 상부 층간 절연막(11) 상에 상기 상부 전극 콘택(13)과 중첩되는 배선(15)을 형성한다.
도 1의 상변환 기억 소자에서, 상기 상변환 요소(7) 중에서 크기가 작은 상기 하부 전극 콘택(5)과 접하는 부분(P)에서 상전이가 되어 프로그래밍된다. 그러나 상기 하부 전극 콘택(5)의 크기를 작게 할 수록, 사진 식각 공정에서의 한계로 인해 정확하게 패턴을 형성하기가 어렵게 된다. 따라서 상기 하부 전극 콘택(5)의 크기의 산포가 나빠지며, 이로인해 상기 상변환 요소(7)에서 상전이 되는 영역의 크기가 달라지며 저항의 차이를 보이게 된다. 이는 상변환 기억 소자의 신뢰성을 저하시킨다.
따라서, 상기 문제점을 해결하기 위하여, 본 발명의 기술적 과제는 신뢰성 있는 상변환 기억 소자 및 그 형성 방법을 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 의한 상변환 기억 소자는 층간절연막을 관통하여 반도체 기판과 전기적으로 접속하는 하부 전극 콘택; 상기 층간절연막 상에 상기 하부 전극 콘택과 소정 거리 이격되며 차례로 적층된 절연막 패턴 및 상부 전극; 상기 상부 전극의 측면 및 상면의 일부, 상기 절연막 패턴의 측면 및 상기 하부 전극 콘택의 상면을 연결하여 덮는 상변환 요소; 및 상기 상부 전극의 상면에 접하되 상기 상변환 요소와 이격된 상부 전극 콘택을 구비하되, 상기 상변환 요소는 상기 하부 전극 콘택 상에서 보다 상기 절연막 패턴의 측면에서 얇은 두께를 갖는 것을 특징으로 한다.
상기 상변환 요소는 찰코게나이드(Chalcogenide)계 물질로 이루어지며, 바람직하게는 GeXSbYTeZ로 이루어진다. 상기 상부 전극막은 티타늄(Ti), 탄탈륨(Ta), 코발트(Co), 니켈(Ni), 이리듐(Ir), 백금(Pt), 오스뮴(Os), 루테늄(Ru), 로듐(Rh) 및 팔라듐(Pd)을 구비하는 그룹에서 선택되는 적어도 하나의 금속 또는 상기 금속의 질화막으로 이루어진다.
상기 상변환 기억 소자를 형성하는 방법은 다음과 같다. 먼저, 반도체 기판 상에 하부 층간 절연막을 관통하여 상기 반도체 기판과 전기적으로 접속하는 하부 전극 콘택을 형성한다. 상기 하부 층간 절연막 상에 상기 하부 전극 콘택과 소정 거리 이격된 차례로 적층된 절연막 패턴과 상부 전극을 형성한다. 전면적으로 상변환 요소막을 형성하되, 상기 상변환 요소막이 상기 하부 전극 콘택에서 보다 상기 절연막 패턴의 측벽에서 얇은 두께를 갖도록 형성한다. 상기 상변환 요소막을 선택적으로 패터닝하여, 상기 상부 전극의 측면 및 상면의 일부, 상기 절연막 패턴의 측면 및 상기 하부 전극 콘택의 상면을 연결하여 덮는 상변환 요소를 형성한다. 상부 층간 절연막을 적층한다. 그리고, 상기 상부 층간 절연막을 관통하여 상기 상부전극과 접하되, 상기 상변환 요소와 소정 거리 이격된 상부 전극 콘택을 형성한다.
상기 상변환 요소막은 스퍼터링(Sputtering) 또는 물리기상증착(Physical vapor deposition) 방법에 의해 형성될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 일 실시예에 따른 상변환 기억 소자의 단면도를 나타낸다.
도 2를 참조하면, 반도체 기판(100) 상에 복수개의 트랜지스터(미도시)들이 위치하며 상기 트랜지스터의 소오스/드레인 영역들(미도시)과 전기적으로 접하는 매몰 콘택(미도시)이 존재한다. 하부 층간 절연막(102)이 상기 트랜지스터와 매몰 콘택을 덮는다. 상기 하부 층간 절연막(102)을 관통하여 상기 매몰 콘택과 전기적으로 접하는 하부 전극 콘택(104)이 배치된다. 상기 하부 층간 절연막(102) 상에 상기 하부 전극 콘택(104)과 소정 거리 이격된 절연막 패턴(106a)이 위치한다. 상기 절연막 패턴(106a) 상에 상기 절연막 패턴(106a)와 정렬된 상부 전극(108a)이 배치된다. 상변환 요소(110a)가 상기 하부 전극 콘택(104)의 상면과 상기 절연막 패턴(106a)의 측벽 및 상기 상기 상부 전극(108a)의 측벽과 일부 상면을 연결하여 덮도록 배치된다. 이때 상기 상변환 요소(110a)는 다른 곳에서 보다 상기 절연막 패턴(106a)의 측벽에서 얇은 두께를 갖는다. 상기 상변환 요소(110a)는 찰코게나이드(chalcogenide)계 물질로 바람직하게는 GeXSbYTeZ로 이루어진다. 상기 상변환 요소(110a)와 상기 하부 층간 절연막(102)을 덮는 상부 층간 절연막(113)이 배치된다. 상기 상부 층간 절연막(113)을 관통하여 상기 상부 전극(108a)와 전기적으로 접하는 상부 전극 콘택(114)이 배치되고 상기 상부 전극 콘택(114)은 상기 상부 층간 절연막(113) 상의 배선(116)과 연결된다.
상기 상변환 기억 소자에 있어서, 상기 상변환 요소(110a)는 다른 곳에서 보다 상기 절연막 패턴(106a)의 측벽에서 얇은 두께를 갖는다. 이에 비해 상기 상변환 요소(110a)와 상기 하부 전극 콘택(104)이 접하는 면의 길이 또는 상기 상변환 요소(110a)와 상기 상부 전극(108a)이 접하는 면의 길이는 길다. 따라서, 상기 상변환 기억 소자를 프로그래밍할 때, 상기 상변환 요소(110a) 중에 상기 절연막 패턴(106a)의 측벽에 위치하는 부분(P)에 상전이가 발생된다.
도 3 내지 도 8은 도 2의 상변환 기억 소자를 형성하는 방법을 순차적으로 나타내는 공정 단면도들이다.
도 3을 참조하면, 반도체 기판(100) 상에 하부 층간 절연막(102)을 적층한다. 도시하지는 않았지만, 상기 하부 층간 절연막(102)은 상기 반도체 기판(100) 상에 위치하는 복수개의 트랜지스터(미도시)들 및 상기 트랜지스터의 소오스/드레인 영역들(미도시)과 전기적으로 접하는 매몰 콘택(미도시)을 덮도록 형성된다. 상기 하부 층간 절연막(102)은 HSQ(Hydrogen Silsesquioxane), BPSG(Boron Phosphorus Silicate Glss), HDP(High density plasma) 산화막, PETEOS(plasma enhanced tetraethyl orthosilicate), USG(Undoped Silicate Glass), PSG(Phosphorus Silicate Glss), PE-SiH4 및 Al2O3를 포함하는 그룹에서 선택되는 적어도 하나의 물질로 형성될 질 수 있다. 상기 하부 층간 절연막(102)은 스핀온글래스(Spin on Glass), 물리 기상 증착(Physical vapor deposition) 및 화학 기상 증착(Chemical vapor deposition) 중에 선택되는 하나의 방법으로 형성될 수 있다. 상기 하부 층간 절연막(102)을 패터닝하여 상기 매몰 콘택을 노출시키는 하부 전극 콘택홀(미도시)을 형성하고, 상기 하부 전극 콘택홀을 도전 물질로 채워 하부 전극 콘택(104)을 형성한다. 상기 하부 전극 콘택홀은 종래에 비해 크게 형성한다. 따라서 사진 식각 공정에서 종래의 미세한 패터닝에 의한 하부 전극 콘택홀의 크기의 산포 불량을 개선할 수 있다. 상기 하부 전극 콘택은 폴리실리콘, 텅스텐, 구리, 알루미늄, 티타늄 및 탄탈륨을 포함하는 그룹에서 선택되는 적어도 하나의 물질로 형성될 수 있다.
도 4를 참조하면, 상기 결과물 상에 절연막(106) 및 상부 전극막(108)을 차례대로 형성한다. 상기 절연막(106)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4 ) 또는 실리콘산화질화막(SiON)으로 형성될 수 있다. 상기 절연막(106)을 적층하기 전에 상기 절연막(106)과 식각 선택비를 갖는 식각 저지막을 더 형성할 수 있다. 상기 상부 전극막(108)은 티타늄(Ti), 탄탈륨(Ta), 코발트(Co), 니켈(Ni), 이리듐(Ir), 백금(Pt), 오스뮴(Os), 루테늄(Ru), 로듐(Rh) 및 팔라듐(Pd)을 구비하는 그룹에서 선택되는 적어도 하나의 금속 또는 상기 금속의 질화막으로 형성될 수 있다.
도 5를 참조하면, 포토레지스트 패턴(미도시)을 이용하여 상기 상부 전극막(108) 및 상기 절연막(106)을 차례로 패터닝하여 상기 하부 전극 콘택(104)을 노출시키는 동시에 상기 하부 전극 콘택(104)과 소정 거리 이격된 절연막 패턴(106a) 및 상부 전극(108a)을 형성한다.
도 6을 참조하면, 상기 결과물 전면 상에 상변환 요소막(110)을 적층한다. 상기 상변환 요소막(110)은 찰코게나이드(chalcogenide)계 물질로 형성하며, 바람직하게는 GeXSbYTeZ로 형성한다. 상기 상변환 요소막(110)은 스퍼터링(Sputtering) 또는 물리기상증착(Physical vapor deposition)과 같은 증착 공정을 이용하여 형성될 수 있다. 이때, 스텝 커버리지(step coverage) 특성이 안좋아, 상기 상변환 요소막(110)은 상기 하부 층간 절연막(102) 및 상기 하부 전극 콘택(104)의 상면들 그리고 상기 상부 전극(108a) 상면에서 두껍게, 예를 들면 100Å의 두께로 형성되는 반면, 상기 절연막 패턴(106a) 및 상기 상부 전극(108a)의 측면들에서는 얇게, 예를 들면 40Å의 두께로 형성된다. 상기 상변환 요소막(110) 상에 캐핑 절연막(111)을 적층하고, 평탄화 공정을 진행하여 상기 캐핑 절연막(111)의 상부를 일부 제거한다. 상기 캐핑 절연막(111)은 상기 하부 층간절연막(102)과 유사한 산화물 계열의 물질로 형성될 수 있다.
도 7을 참조하면, 포토레지스트 패턴(미도시)을 식각 마스크로 이용하여 상기 캐핑 절연막(111)과 상기 상변환 요소막(110)을 순차적으로 패터닝하여 상기 하부 층간 절연막(102)과 상기 상부 전극(108a)을 노출시킨다. 상기 상변환 요소막(110)은 브롬화수소(HBr) 가스등을 이용하여 식각될 수 있다. 이로써 도 7에 도시된바와 같이, 상기 하부 전극 콘택(104)의 상면, 상기 절연막 패턴(110a)의 측면 및 상기 상부 전극(108a)의 측면과 일부 상면을 연결하여 덮는 상변환 요소(110a)가 형성된다.
도 8을 참조하면, 상기 결과물 상에 절연 물질(112)을 적층하고 평탄화 공정을 진행하여 상기 절연 물질(112)의 상부를 평탄하게 만든다. 상기 절연 물질(112)은 상기 캐핑 절연막(111)과 동일한 물질로 형성할 수 있다. 상기 절연 물질(112)과 상기 캐핑 절연막(111)을 통합하여 상부 층간 절연막(113)이라 명한다.
후속 공정으로, 도 2를 참조하면, 상기 상부 층간 절연막(113)을 패터닝하여 상기 상부 전극(108a)의 상면을 노출시키는 상부 전극 콘택홀(미도시)을 형성하고 도전 물질로 채워 상부 전극 콘택(114)을 형성한다. 상기 상부 전극 콘택(114)은 상기 상변환 요소(110a)와 소정 거리 이격되도록 형성된다. 그리고 상기 상부 전극 콘택(114)과 중첩되는 배선(116)을 형성하여 도 2의 상변환 기억 소자의 구조를 완성한다. 상기 상부 전극 콘택(114)과 상기 배선(116)은 상기 하부 전극 콘택(104)과 동일한 물질로 형성될 수 있다.
상기 방법에 있어서, 사진 식각 공정을 요구하지 않고, 상기 상변환 요소막(110)이 증착 공정에 의해 형성되므로 상기 절연막 패턴(106a)의 측벽에 위치하는 상기 상변환 요소막(110)의 두께가 일정하게 형성된다. 또한 상기 절연막 패턴(106a)의 측벽에서 상기 상변환 요소막(110)이 얇게 형성되므로 저항이 커져, 프로그래밍시 이 부분에서 상전이가 발생된다. 따라서, 종래에 비해 균일한 저항을 획득할 수 있다. 또한 상기 상부 전극 콘택홀을 형성하는 식각 공정에서, 상기 상변환 요소(110a)가 노출되지 않으므로, 상기 상변환 요소(110a)가 식각 손상되지 않는다. 따라서, 상기와 같은 방법으로 신뢰성 있는 상변환 기억 소자를 형성할 수 있다.
본 발명에 의한 상변환 기억 소자 및 그 형성 방법에 의하면, 하부 전극 콘택을 종래에 비해 크게 형성하여, 종래의 하부 전극 콘택홀의 미세한 패터닝에 의한 크기 불량 산포를 개선할 수 있다. 상변환 요소에서 상전이가 발생하는 부분이 일정한 두께를 갖도록 형성되므로 균일한 저항을 확보할 수 있다. 또한 상부 전극 콘택홀을 형성하기 위한 식각 공정에서 상변환 요소가 노출되지 않으므로 상변환 요소의 식각 손상을 방지할 수 있다. 이로써 신뢰성있는 상변환 기억 소자를 형성할 수 있다.
도 1은 종래 기술에 따른 상변환 기억 소자의 단면도를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 상변환 기억 소자의 단면도를 나타낸다.
도 3 내지 도 8은 도 2의 상변환 기억 소자를 형성하는 방법을 순차적으로 나타내는 공정 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명
1, 100: 반도체 기판 3, 102: 하부 층간 절연막
5, 104: 하부 전극 콘택 7, 110, 110a: 상변환 요소막
9, 108a: 상부 전극막 11, 113: 상부 층간 절연막
13, 114: 상부 전극 콘택 15, 116: 상부 배선
106, 106a: 절연막

Claims (9)

  1. 층간절연막을 관통하여 반도체 기판과 전기적으로 접속하는 하부 전극 콘택;
    상기 층간절연막 상에 상기 하부 전극 콘택과 소정 거리 이격되며 차례로 적층된 절연막 패턴 및 상부 전극;
    상기 상부 전극의 측면 및 상면의 일부, 상기 절연막 패턴의 측면 및 상기 하부 전극 콘택의 상면을 연결하여 덮는 상변환 요소; 및
    상기 상부 전극의 상면에 접하되 상기 상변환 요소와 이격된 상부 전극 콘택을 구비하되,
    상기 상변환 요소는 상기 하부 전극 콘택 상에서 보다 상기 절연막 패턴의 측면에서 얇은 두께를 갖는 것을 특징으로 하는 상변환 기억 소자.
  2. 제 1 항에 있어서,
    상기 상변환 요소는 찰코게나이드(Chalcogenide)계 물질로 이루어지는 것을 특징으로 하는 상변환 기억 소자.
  3. 제 2 항에 있어서,
    상기 칼코게 나이드계 물질은 GeXSbYTeZ인 것을 특징으로 하는 상변환 기억 소자.
  4. 제 1 항에 있어서,
    상기 상부 전극막은 티타늄(Ti), 탄탈륨(Ta), 코발트(Co), 니켈(Ni), 이리듐(Ir), 백금(Pt), 오스뮴(Os), 루테늄(Ru), 로듐(Rh) 및 팔라듐(Pd)을 구비하는 그룹에서 선택되는 적어도 하나의 금속 또는 상기 금속의 질화막으로 이루어지는 것을 특징으로 하는 상변환 기억 소자.
  5. 반도체 기판 상에 하부 층간 절연막을 관통하여 상기 반도체 기판과 전기적으로 접속하는 하부 전극 콘택을 형성하는 단계;
    상기 하부 층간 절연막 상에 상기 하부 전극 콘택과 소정 거리 이격된 차례로 적층된 절연막 패턴과 상부 전극을 형성하는 단계;
    전면적으로 상변환 요소막을 형성하되, 상기 상변환 요소막이 상기 하부 전극 콘택에서 보다 상기 절연막 패턴의 측벽에서 얇은 두께를 갖도록 형성하는 단계;
    상기 상변환 요소막을 선택적으로 패터닝하여, 상기 상부 전극의 측면 및 상면의 일부, 상기 절연막 패턴의 측면 및 상기 하부 전극 콘택의 상면을 연결하여 덮는 상변환 요소를 형성하는 단계;
    상부 층간 절연막을 적층하는 단계; 및
    상기 상부 층간 절연막을 관통하여 상기 상부전극과 접하되, 상기 상변환 요소와 소정 거리 이격된 상부 전극 콘택을 형성하는 단계를 구비하는 상변환 기억 소자 형성 방법.
  6. 제 5 항에 있어서,
    상기 상변환 요소막을 형성하는 단계는 스퍼터링(Sputtering) 또는 물리기상증착(Physical vapor deposition) 방법에 의해 진행되는 것을 특징으로 하는 상변환 기억 소자 형성 방법.
  7. 제 5 항에 있어서,
    상기 상변환 요소막은 찰코게나이드(Chalcogenide)계 물질로 형성되는 것을 특징으로 하는 상변환 기억 소자 형성 방법.
  8. 제 7 항에 있어서,
    상기 상변환 요소막은 GeXSbYTeZ인 것을 특징으로 하는 상변환 기억 소자 형성 방법.
  9. 제 5 항에 있어서,
    상기 상부 전극막은 티타늄(Ti), 탄탈륨(Ta), 코발트(Co), 니켈(Ni), 이리듐(Ir), 백금(Pt), 오스뮴(Os), 루테늄(Ru), 로듐(Rh) 및 팔라듐(Pd)을 구비하는 그룹에서 선택되는 적어도 하나의 금속 또는 상기 금속의 질화막으로 형성되는 것을 특징으로 하는 상변환 기억 소자의 형성 방법.
KR1020030092057A 2003-12-16 2003-12-16 상변환 기억 소자 및 그 형성 방법 KR20050060435A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030092057A KR20050060435A (ko) 2003-12-16 2003-12-16 상변환 기억 소자 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092057A KR20050060435A (ko) 2003-12-16 2003-12-16 상변환 기억 소자 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR20050060435A true KR20050060435A (ko) 2005-06-22

Family

ID=37253142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092057A KR20050060435A (ko) 2003-12-16 2003-12-16 상변환 기억 소자 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR20050060435A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541607B2 (en) 2005-11-02 2009-06-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541607B2 (en) 2005-11-02 2009-06-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same

Similar Documents

Publication Publication Date Title
EP3631847B1 (en) Interconnect structure containing a metal silicide hydrogen diffusion barrier and method of making thereof
US6952043B2 (en) Electrically isolated pillars in active devices
JP5037794B2 (ja) 半導体装置の配線構造体及びその形成方法
KR100518577B1 (ko) 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법
US7745811B2 (en) Phase change memory devices and methods for fabricating the same
US20070117327A1 (en) Methods of forming integrated circuit devices having a resistor pattern and plug pattern that are made from a same material
TW202125756A (zh) 半導體結構
KR20110041760A (ko) 배선 구조물 및 이의 형성 방법
KR100629357B1 (ko) 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법
US7928494B2 (en) Semiconductor device
US20060022276A1 (en) Methods of forming semiconductor devices including a resistor in a resistor region and devices so formed
JPH11284072A (ja) 導電体プラグを備えた半導体装置およびその製造方法
KR100487563B1 (ko) 반도체 소자 및 그 형성 방법
US7825497B2 (en) Method of manufacture of contact plug and interconnection layer of semiconductor device
US7405124B2 (en) Fabricating method of non-volatile memory
KR101060766B1 (ko) 비휘발성 메모리 소자의 제조방법
KR20050060435A (ko) 상변환 기억 소자 및 그 형성 방법
US20090267177A1 (en) Semiconductor device and method of fabricating the same
KR20050053255A (ko) 상변환 기억 소자 및 그 형성 방법
KR20100000927A (ko) 상변화 메모리 장치의 제조 방법
KR100660552B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
US20060138559A1 (en) Flash memories having at least one resistance pattern on gate pattern and methods of fabricating the same
KR100543459B1 (ko) 자기 정렬 콘택 형성 방법
CN117135907A (zh) 具有可编程部件的半导体元件
KR20090074541A (ko) 비휘발성 메모리 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid