CN103840077A - 相变存储器的制作方法 - Google Patents

相变存储器的制作方法 Download PDF

Info

Publication number
CN103840077A
CN103840077A CN201210492209.5A CN201210492209A CN103840077A CN 103840077 A CN103840077 A CN 103840077A CN 201210492209 A CN201210492209 A CN 201210492209A CN 103840077 A CN103840077 A CN 103840077A
Authority
CN
China
Prior art keywords
dielectric layer
layer
phase
change material
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210492209.5A
Other languages
English (en)
Other versions
CN103840077B (zh
Inventor
林静
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210492209.5A priority Critical patent/CN103840077B/zh
Publication of CN103840077A publication Critical patent/CN103840077A/zh
Application granted granted Critical
Publication of CN103840077B publication Critical patent/CN103840077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提出相变存储器的两种制作方法以改善其相变材料剥落现象。第一种方案:在相变材料与包埋下电极的介电层之间设置TiON粘合层,利用该TiON粘合层增强介电层与相变材料之间的结合程度,因而实现了防止相变材料脱落,提高了相变存储器的可靠性。第二种方案:形成侧墙状的粘合层以增强相变材料与侧壁的扩散阻挡层、介电层的粘合性能,同时利用了该侧墙底部的尺寸大于顶部的尺寸,使得供相变材料沉积的空间的底部尺寸小于顶部尺寸,减小了相变材料与下电极的接触面积,换言之,该侧墙状的粘合层不但增加了相变材料与侧壁的扩散阻挡层、介电层的粘合性能,同时,降低了相变材料与下电极的接触面积,降低了操作电流。

Description

相变存储器的制作方法
技术领域
本发明涉及半导体制造领域,尤其涉及能防止相变材料剥落的相变存储器的制作方法。
背景技术
相变存储器作为一种新兴的非易失性存储技术,在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面较快闪存储器FLASH都具有较大的优越性,成为目前不挥发存储技术研究的焦点。相变存储技术的不断进步使之成为未来不挥发存储技术市场的主流产品。
在相变存储器(PCRAM)中,可以通过对记录了数据的相变层进行热处理,而改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时,PCRAM的电阻较低,此时存储器赋值为“0”。当相变层处于非晶状态时,PCRAM的电阻较高,此时存储器赋值为“1”。因此,PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。
图1所示为现有的相变存储器的结构,包括底部电极11(也称下电极)、顶部电极12(也称上电极),以及底部电极11与顶部电极12之间的相变层13。其中,相变层13的晶态转变过程需要加热,该加热一般是使用底部电极11对相变层13进行加热。为了获得良好的加热效果,相变存储器一方面采用较大的驱动电流,例如,写操作的电流要达到1mA左右,该较大的读写电流以及多次频繁擦写后,相变层13部分剥落,导致其与底部电极11之间的接触性能变差,这会造成相变存储器的性能变差。针对上述问题,现有技术也有一些改进,例如专利号为“US2004/0113136A1”的美国专利中提到的在相变层与包埋底部电极的介电层之间设置粘合层。然而,上述方式设置的粘合层对相变层与底部电极之间的接触性能改善效果有限。
基于此,本发明提供一种新的相变存储器的制作方法,以改善上述问题。
发明内容
本发明解决的问题是提出一种新的相变存储器的制作方法,以改善现有的相变存储器的相变层与底部电极之间的接触性能较差问题。
为解决上述问题,本发明提供两种相变存储器的制作方法,第一种包括:
提供半导体衬底,所述半导体衬底上至少具有包埋在第一介电层中的相变存储器的下电极;
在所述下电极及第一介电层上至少形成第二介电层;
利用光刻、刻蚀在所述第二介电层内形成暴露所述下电极的沟槽;
在第二介电层上及所述沟槽内形成TiON粘合层;
对所述TiON粘合层进行刻蚀以暴露所述沟槽底部的下电极;
在所述沟槽内填充相变材料且对所述沟槽外的相变材料进行平坦化去除。
可选地,所述形成TiON粘合层的步骤包括:
在所述第二介电层上及沟槽内形成TiN扩散阻挡层;
对所述扩散阻挡层进行氧化处理形成TiON粘合层。
可选地,所述氧化处理采用UV光或微波加热。
可选地,所述氧化处理采用的氧气源为:O2、O3、NO、N2O中的至少一种。
可选地,所述氧化处理的氧气源的压强为0.5torr-780torr。
可选地,所述氧化处理的氧气源的流量为5sccm-5slm。
可选地,还包括对相变存储器进行退火处理,所述退火的温度为室温至300℃。
可选地,所述形成粘合层的步骤包括:
采用N2、Ar与O2的混合气体与Ti靶材进行物理气相沉积生成。
可选地,对所述TiON粘合层进行刻蚀以暴露所述沟槽底部的下电极步骤中的刻蚀为回蚀或光刻、干法刻蚀。
可选地,所述第二介电层与所述第一介电层的材质相同。
另外一种相变存储器的制作方法包括:
提供半导体衬底,所述半导体衬底上至少具有包埋在第一介电层中的相变存储器的下电极;
在所述下电极及第一介电层上至少形成第二介电层;
利用光刻、刻蚀在所述第二介电层内形成暴露所述下电极的沟槽;
在第二介电层上及所述沟槽内依次淀积扩散阻挡层、粘合层;
对所述扩散阻挡层、粘合层进行回蚀以暴露所述沟槽底部的下电极;
在所述沟槽内填充相变材料且对所述沟槽外的相变材料进行平坦化去除。
可选地,所述扩散阻挡层的材质为TiN。
可选地,所述粘合层的材质为TaN或硅。
可选地,所述第二介电层与所述第一介电层的材质相同。
与现有技术相比,本发明具有以下优点:1)对于第一种制作方法,由于在相变材料与包埋下电极的介电层之间设置TiON粘合层,该TiON粘合层增强了介电层与相变材料之间的结合程度,因而可以防止相变材料脱落,提高了相变存储器的可靠性。
2)可选方案中,相变材料侧壁的介电层(第二介电层)与包埋下电极的介电层(第一介电层)的材质相同,使得上述TiON粘合层在实现粘合相变材料与包埋下电极的介电层的同时,粘合了相变材料与相变材料侧壁的介电层,更进一步地防止相变材料脱落,提高相变存储器的可靠性。
3)可选方案中,TiON粘合层的形成工艺为:先淀积TiN层,后进行氧化,该淀积TiN层的工艺为现有制作扩散阻挡层的工艺,因而TiON粘合层的形成工艺与现有的工艺兼容性强。
4)可选方案中,在TiON粘合层上制作暴露下电极的窗口采用的刻蚀工艺具有两种:a)回蚀;b)光刻后以图形化光刻胶为掩膜进行干法刻蚀。一般地,基于降低相变存储器操作电流的目的,相变存储器的下电极制作得较窄(一个维度),因而相对于光刻具有曝光精度限制的要求,该回蚀工艺可以形成更小尺寸的窗口。
5)对于第二种制作方法,通过对粘合层进行回蚀以形成侧墙(spacer),该侧墙底部的尺寸大于顶部的尺寸,相应地,供相变材料沉积的空间即为底部尺寸小于顶部尺寸,该底部尺寸对应相变材料与下电极的接触面积,换言之,该侧墙状的粘合层不但增加了相变材料与侧壁的介电层(第二介电层)的粘合性能,同时,降低了相变材料与底部电极的接触面积,降低了操作电流。
6)第二种制作方法的可选方案中,粘合层的材质为TaN或硅,为粘合层的材质提供了具体的方案。
附图说明
图1是现有技术的相变存储器结构示意图;
图2至图7是本发明实施例一提供的相变存储器的制作方法的结构示意图;
图8至图10是本发明实施例二提供的相变存储器的制作方法的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理,因此,未按比例制图。
本发明提出两种可以改善相变存储器的相变材料剥落的方案。1)在相变材料与包埋下电极的介电层之间设置TiON粘合层,利用该TiON粘合层增强介电层与相变材料之间的结合程度,因而可以实现防止相变材料脱落,提高了相变存储器的可靠性。2)形成侧墙(spacer)状的粘合层,该侧墙底部的尺寸大于顶部的尺寸,相应地,供相变材料沉积的空间即为底部尺寸小于顶部尺寸,该底部尺寸对应相变材料与下电极的接触面积,换言之,该侧墙状的粘合层不但增加了相变材料与侧壁的介电层(第二介电层)的粘合性能,同时,降低了相变材料与底部电极的接触面积,降低了操作电流。以下分别采用两个实施例对两种制作方法进行介绍。
实施例一
图2-图7所示为本实施例一提供的相变存储器的制作方法的结构示意图。以下结合图2-图7进行具体介绍。
首先,执行步骤S11:如图2所示的俯视图,提供半导体衬底20,所述半导体衬底20上至少形成有包埋在第一介电层21中的相变存储器的下电极22。下电极22也称底部电极、底部接触结构,基于降低相变存储器操作电流的目的,其一般呈现长窄条状,宽度较窄,例如小于10nm。为后续步骤示意方便,本实施例给出沿图2中A-A直线的剖面结构如图3所示。
半导体衬底20可以为现有的半导体材料,例如硅衬底、锗衬底等,第一介电层21、下电极22的材质可以为现有的第一介电层、下电极的材质,本实施例中,第一介电层21的材质为二氧化硅、下电极22的材质为铜或钨。
执行步骤S12:如图4所示,在下电极22及第一介电层21上形成第二介电层23,利用光刻、刻蚀在第二介电层23内形成暴露所述下电极22的沟槽24。
第二介电层23中的沟槽24用于后续相变材料的填充,该第二介电层23的材质可以与第一介电层21的材质不同,本实施例中,两者优选相同,都为二氧化硅。
在第二介电层23上形成沟槽24的光刻、刻蚀工艺具体地:在第二介电层23上旋涂光刻胶,利用图案化掩膜板曝光后,形成图案化光刻胶,之后以该图案化光刻胶为掩膜进行干法刻蚀至下电极22的顶部暴露停止。
执行步骤S13:如图5所示,在第二介电层22上及沟槽24内形成TiON粘合层25。
本实施例提供两种形成TiON粘合层25的方案。
具体地,1)首先在第二介电层23上及沟槽24内形成TiN扩散阻挡层;接着对TiN扩散阻挡层进行氧化处理形成TiON粘合层25。
形成TiN扩散阻挡层的方法为现有工艺,例如采用物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)。本实施例采用采用N2与Ar的混合气体与Ti靶材进行物理气相沉积生成。
对TiN扩散阻挡层进行氧化具有多种方法,例如采用UV光或微波加热,其氧气源为:O2、O3、NO、N2O中的一种或几种的混合。优选地,上述氧气源为O3、NO,控制该O3、NO的流量范围为5sccm-5slm,反应腔室的压强为0.5torr-780torr,能实现较好的TiN氧化效果,生成的TiON粘合层25对相变材料(GxSyTz,GST)与第一介电层21二氧化硅的粘合性能较佳。
2)采用N2、Ar与O2的混合气体与Ti靶材进行物理气相沉积生成。换言之,边生成TiN扩散阻挡层边进行氧化。
不论采用何种氧化工艺,生成的TiON材质均能起到粘合相变材料与第一介电层21的作用,相对于未设置该粘合层25的方案,相变材料脱落的几率降低,相变存储器的寿命得以延长,可靠性得以提高。
执行步骤S14:如图6所示,对所述TiON粘合层25进行刻蚀以暴露沟槽24底部的下电极22。
本步骤的刻蚀工艺具有两种。具体地,1)光刻、干法刻蚀。即:在TiON粘合层25上旋涂光刻胶,后采用掩膜板曝光形成图形化的光刻胶,后以该图形化光刻胶为掩膜进行刻蚀至下电极22暴露停止。
2)回蚀(etch back)。即:采用无掩膜刻蚀,随着器件小型化,沟槽24的宽度不断较小,因而,即使淀积的TiON粘合层25厚度均等,在回蚀过程中,由于沟槽24侧壁的阻挡,该位置处会形成底部尺寸大,顶部尺寸小的侧墙(spacer),如此,将覆盖在沟槽24底部的下电极22上的TiON粘合层25去除。
执行步骤S15:如图7所示,在沟槽24内填充相变材料26且对沟槽24外的相变材料26进行平坦化去除。
本步骤中的相变材料26可以为现有的相变材料,例如锗-锑-碲材料(GxSyTz,GST),其填充及平坦化工艺为现有工艺,在此不再赘述。
之后,根据需要进行上电极的制作。至此,本实施例一提供的相变存储器已制作完毕。
上述步骤完成后,优选地,还对该相变存储器进行退火处理,以释放制作过程中各层的应力,进一步防止相变材料26剥落,本发明人研究发现:上述退火的温度为室温至300℃,各层应力释放较佳,能降低相变材料26剥落的几率,提高了相变存储器的可靠性。
可以看出,本方案由于在相变材料26与包埋下电极22的第一介电层21之间设置TiON粘合层25,该TiON粘合层25增强了第一介电层21与相变材料26之间的结合程度,因而可以防止相变材料26脱落,提高了相变存储器的可靠性。
优选地,相变材料26侧壁的介电层(第二介电层23)与包埋下电极22的介电层(第一介电层21)的材质相同,使得上述TiON粘合层25在实现粘合相变材料26与包埋下电极22的介电层21的同时,粘合了相变材料26与相变材料26侧壁的介电层23,更进一步地防止相变材料26脱落,提高相变存储器的可靠性。
实施例二
图8-图10所示为发明提供的另一种相变存储器的制作方法的结构示意图。以下结合图8-图10进行具体介绍。
首先,执行步骤S21:提供半导体衬底,所述半导体衬底上至少形成有包埋在第一介电层中的相变存储器的下电极。本步骤与实施例一的步骤S11相同,半导体衬底20,其上的第一介电层21及包埋在该介电层21中的下电极22的结构仍参照图2与图3所示。
执行步骤S22:在下电极及第一介电层上形成第二介电层,利用光刻、刻蚀在第二介电层内形成暴露所述下电极的沟槽。本步骤与实施例一的步骤S12相同,第二介电层23及该介电层中的沟槽24的结构仍参照图4所示。
执行步骤S23:如图8所示,在第二介电层23上及沟槽24内依次淀积扩散阻挡层31、粘合层32。
上述扩散阻挡层31可以为现有的扩散阻挡层,例如材质为TiN。粘合层32的材质需满足能粘合相变材料与第二介电层23的材质,或能起到粘合相变材料与扩散阻挡层31的材质,换言之,设置粘合层32后,相对于无粘合层32设置的方案,能降低相变材料剥落的几率。本发明人经过大量研究表明,对于常用扩散阻挡层31材质TiN,常用的第二介电层23材质二氧化硅,粘合层32材质为TaN,Si时,能起到降低相变材料剥落的几率。
执行步骤S24:如图9所示,对扩散阻挡层31、粘合层32进行回蚀以暴露沟槽24底部的下电极22。
上述回蚀与实施例一中的回蚀类似,也为无掩膜板刻蚀,形成的粘合层32也为侧墙结构,底部尺寸大,顶部尺寸小,利于降低相变材料与下电极22的接触面积。
执行步骤S25:如图10所示,在沟槽24内填充相变材料26且对沟槽24外的相变材料26进行平坦化去除。本步骤与实施例一的步骤S15大致相同。
之后,根据需要进行上电极的制作。至此,本实施例二提供的相变存储器已制作完毕。
与实施例一类似地,在上述步骤完成后,优选地,还对该相变存储器进行退火处理,以释放制作过程中各层的应力,以起到进一步防止相变材料26剥落的作用。上述退火的温度优选室温至300℃,该退火温度下,各层应力释放较佳,能降低相变材料26剥落的几率,提高相变存储器的可靠性。
本实施二通过侧墙(spacer)状粘合层32提高相变材料26与第二介电层23的粘合性能,使得相变材料26不易剥落,提高了相变材料26与下电极22之间的电接触性能,提高了相变材料的可靠性。此外,还利用了该侧墙状粘合层32底部的尺寸大于顶部的尺寸,从而使得供相变材料26沉积的空间即为底部尺寸小于顶部尺寸,从而减小相变材料26与下电极22的接触面积,降低了操作电流。换言之,该侧墙状的粘合层32不但增加了相变材料26与侧壁的扩散阻挡层31、介电层(第二介电层23)的粘合性能,同时,降低了相变材料26与下电极22的接触面积。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (14)

1.一种相变存储器的制作方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上至少具有包埋在第一介电层中的相变存储器的下电极;
在所述下电极及第一介电层上至少形成第二介电层;
利用光刻、刻蚀在所述第二介电层内形成暴露所述下电极的沟槽;
在第二介电层上及所述沟槽内形成TiON粘合层;
对所述TiON粘合层进行刻蚀以暴露所述沟槽底部的下电极;
在所述沟槽内填充相变材料且对所述沟槽外的相变材料进行平坦化去除。
2.根据权利要求1所述的制作方法,其特征在于,所述形成TiON粘合层的步骤包括:
在所述第二介电层上及沟槽内形成TiN扩散阻挡层;
对所述TiN扩散阻挡层进行氧化处理形成TiON粘合层。
3.根据权利要求2所述的制作方法,其特征在于,所述氧化处理采用UV光或微波加热。
4.根据权利要求2所述的制作方法,其特征在于,所述氧化处理采用的氧气源为:O2、O3、NO、N2O中的至少一种。
5.根据权利要求4所述的制作方法,其特征在于,所述氧化处理的氧气源的压强为0.5torr-780torr。
6.根据权利要求4所述的制作方法,其特征在于,所述氧化处理的氧气源的流量为5sccm-5slm。
7.根据权利要求1所述的制作方法,其特征在于,还包括对相变存储器进行退火处理,所述退火的温度为室温至300℃。
8.根据权利要求1所述的制作方法,其特征在于,所述形成TiON粘合层的步骤包括:
采用N2、Ar与O2的混合气体与Ti靶材进行物理气相沉积生成。
9.根据权利要求1所述的制作方法,其特征在于,对所述TiON粘合层进行刻蚀以暴露所述沟槽底部的下电极步骤中的刻蚀为回蚀或光刻、干法刻蚀。
10.根据权利要求1所述的制作方法,其特征在于,所述第二介电层与所述第一介电层的材质相同。
11.一种相变存储器的制作方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上至少具有包埋在第一介电层中的相变存储器的下电极;
在所述下电极及第一介电层上至少形成第二介电层;
利用光刻、刻蚀在所述第二介电层内形成暴露所述下电极的沟槽;
在第二介电层上及所述沟槽内依次淀积扩散阻挡层、粘合层;
对所述扩散阻挡层、粘合层进行回蚀以暴露所述沟槽底部的下电极;
在所述沟槽内填充相变材料且对所述沟槽外的相变材料进行平坦化去除。
12.根据权利要求11所述的制作方法,其特征在于,所述扩散阻挡层的材质为TiN。
13.根据权利要求11所述的制作方法,其特征在于,所述粘合层的材质为TaN或硅。
14.根据权利要求11所述的制作方法,其特征在于,所述第二介电层与所述第一介电层的材质相同。
CN201210492209.5A 2012-11-27 2012-11-27 相变存储器的制作方法 Active CN103840077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210492209.5A CN103840077B (zh) 2012-11-27 2012-11-27 相变存储器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210492209.5A CN103840077B (zh) 2012-11-27 2012-11-27 相变存储器的制作方法

Publications (2)

Publication Number Publication Date
CN103840077A true CN103840077A (zh) 2014-06-04
CN103840077B CN103840077B (zh) 2016-04-20

Family

ID=50803379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210492209.5A Active CN103840077B (zh) 2012-11-27 2012-11-27 相变存储器的制作方法

Country Status (1)

Country Link
CN (1) CN103840077B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552217A (zh) * 2014-10-30 2016-05-04 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN106997924A (zh) * 2016-01-22 2017-08-01 中芯国际集成电路制造(上海)有限公司 相变存储器及其制造方法和电子设备
CN107305924A (zh) * 2016-04-18 2017-10-31 中芯国际集成电路制造(上海)有限公司 相变存储器的制备方法
CN111540828A (zh) * 2020-03-23 2020-08-14 江苏时代全芯存储科技股份有限公司 相变存储器的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006084857A1 (en) * 2005-02-10 2006-08-17 Qimonda Ag Phase change memory cell with high read margin at low power operation
CN101116195A (zh) * 2005-02-10 2008-01-30 奇梦达股份公司 以低功率操作的具有高读取裕量的相变存储单元
CN101728482A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 相变半导体器件的制造方法及相变半导体器件
JP2010147428A (ja) * 2008-12-22 2010-07-01 Sharp Corp 可変抵抗素子及びその製造方法
CN102237492A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 相变存储器单元形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006084857A1 (en) * 2005-02-10 2006-08-17 Qimonda Ag Phase change memory cell with high read margin at low power operation
CN101116195A (zh) * 2005-02-10 2008-01-30 奇梦达股份公司 以低功率操作的具有高读取裕量的相变存储单元
CN101728482A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 相变半导体器件的制造方法及相变半导体器件
JP2010147428A (ja) * 2008-12-22 2010-07-01 Sharp Corp 可変抵抗素子及びその製造方法
CN102237492A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 相变存储器单元形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552217A (zh) * 2014-10-30 2016-05-04 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN106997924A (zh) * 2016-01-22 2017-08-01 中芯国际集成电路制造(上海)有限公司 相变存储器及其制造方法和电子设备
CN106997924B (zh) * 2016-01-22 2019-11-26 中芯国际集成电路制造(上海)有限公司 相变存储器及其制造方法和电子设备
CN107305924A (zh) * 2016-04-18 2017-10-31 中芯国际集成电路制造(上海)有限公司 相变存储器的制备方法
CN107305924B (zh) * 2016-04-18 2019-11-26 中芯国际集成电路制造(上海)有限公司 相变存储器的制备方法
CN111540828A (zh) * 2020-03-23 2020-08-14 江苏时代全芯存储科技股份有限公司 相变存储器的形成方法

Also Published As

Publication number Publication date
CN103840077B (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
US10879461B2 (en) Electronic device and method for fabricating the same
JP6921260B2 (ja) 複数のパーティションを有するメモリデバイスにおけるメモリアクセス技法
TWI610476B (zh) 電阻式隨機存取記憶體結構及其形成方法
US20170098685A1 (en) Vertical Bit Line Non-Volatile Memory Systems And Methods Of Fabrication
US8422283B2 (en) Phase change memory device to prevent thermal cross-talk and method for manufacturing the same
US20140268995A1 (en) Semiconductor device and electronic device including the same
CN103840077B (zh) 相变存储器的制作方法
JP2010161376A (ja) 可変抵抗メモリー素子及びその製造方法
CN102376885A (zh) 半导体芯片中的相变存储器单元及其制造方法
KR101794017B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
US20140027701A1 (en) Variable resistance memory device and method for fabricating the same
US11094745B2 (en) Variable resistance memory device and method of fabricating the same
US10515695B2 (en) Resistive memory device and method of fabricating the same
CN103606624A (zh) 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
KR101860946B1 (ko) 3차원 입체 구조를 가지는 비휘발성 메모리
KR100946700B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR20100055102A (ko) 가변 저항 메모리 장치, 그것의 제조 방법, 그리고 그것을 포함하는 메모리 시스템
KR102357987B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
CN102956819A (zh) 一种相变存储器形成方法
CN103296201A (zh) 相变存储器、其底部接触结构及其各自制作方法
CN117256207A (zh) 存储器中的替换栅极形成
CN102412367B (zh) 相变存储器底部电极的制作方法
CN103840079B (zh) 相变存储器、其底部接触结构及其各自制作方法
CN102468437B (zh) 相变存储器的制作方法
KR100809437B1 (ko) 상부 전극층과 상변화층 사이에 차폐층을 갖는 상변화메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant