CN111540828A - 相变存储器的形成方法 - Google Patents
相变存储器的形成方法 Download PDFInfo
- Publication number
- CN111540828A CN111540828A CN202010206831.XA CN202010206831A CN111540828A CN 111540828 A CN111540828 A CN 111540828A CN 202010206831 A CN202010206831 A CN 202010206831A CN 111540828 A CN111540828 A CN 111540828A
- Authority
- CN
- China
- Prior art keywords
- opening
- layer
- phase change
- forming
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 230000008859 change Effects 0.000 title claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 23
- 238000005240 physical vapour deposition Methods 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005137 deposition process Methods 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 185
- 239000012782 phase change material Substances 0.000 description 13
- 230000008021 deposition Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- -1 Ar plasma Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910003074 TiCl4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- HTIQEAQVCYTUBX-UHFFFAOYSA-N amlodipine Chemical compound CCOC(=O)C1=C(COCCN)NC(C)=C(C(=O)OC)C1C1=CC=CC=C1Cl HTIQEAQVCYTUBX-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种相变存储器的形成方法，包括：提供衬底，所述衬底表面形成有底电极；形成覆盖所述底电极表面的第一介电层；在所述第一介电层内形成位于所述底电极上方的第一开口；在所述第一开口内填充牺牲层，所述牺牲层内形成有孔洞；刻蚀所述牺牲层，至所述孔洞的顶部以下，暴露出所述孔洞；沿所述孔洞的开口刻蚀所述第一开口底部的第一介电层至所述底电极表面，形成位于所述第一开口下方的第二开口；形成填满所述第二开口的第二相变层和填满第一开口的第一相变层；对所述第一介电层和第一相变层进行平坦化，至暴露出所述第二相变层；在所述第二相变层表面形成顶电极。上述形成的相变存储器的功耗降低。
Description
技术领域
本发明涉及相变存储技术领域，尤其涉及一种相变存储器的形成方法。
背景技术
相变存储器为一种非挥发性随机存取存储器。相变存储器中的相变材料层可通过施加适当的电流而在结晶态与非结晶态之间转换。相变材料的不同状态(例如结晶、半结晶、非结晶)代表不同的电阻值，用于存储数据的不同数值。
为了改变相变材料的结晶态，须以加热器对相变材料加热。相变材料层与一电阻加热器连接，通过操作电流控制电阻加热器对相变材料进行加热，改变相变材料的电阻值，从而进行读写或擦除操作。
为了提高相变存储器的性能，降低功耗，需要尽可能减少电阻加热器与相变材料层之间的接触面积，使得加热的能量相对集中，从而可以减小操作电流的大小。但是，现有的相变存储器中，相变材料层中仅有与电阻加热器接触的部分区域作为相变区域，因此对相变材料进行加热的热量容易从相变区域向外耗散，造成能量浪费，以及无法对所述相变区域进行准确的相变控制。
如何进一步降低相变存储器的操作电流、降低功耗是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种相变存储器的形成方法，降低相变存储器的功耗。
为了解决上述问题，本发明提供了一种相变存储器的形成方法，包括：提供衬底，所述衬底表面形成有底电极；形成覆盖所述底电极表面的第一介电层；在所述第一介电层内形成位于所述底电极上方的第一开口；在所述第一开口内填充牺牲层，所述牺牲层内形成有孔洞；刻蚀所述牺牲层，至所述孔洞的顶部以下，暴露出所述孔洞；沿所述孔洞的开口刻蚀所述第一开口底部的第一介电层至所述底电极表面，形成位于所述第一开口下方的第二开口；形成填满所述第二开口的第二相变层和填满第一开口的第一相变层；对所述第一介电层和第一相变层进行平坦化，至暴露出所述第二相变层；在所述第二相变层表面形成顶电极。
可选的，所述牺牲层的形成方法包括：通过沉积工艺，在所述第一开口内沉积牺牲层材料；所述牺牲层材料在填满所述第一开口之前，将所述第一开口封闭，在所述第一开口内形成所述孔洞。
可选的，所述沉积工艺包括采用物理气相沉积工艺和化学气相沉积工艺两者来控制所述孔洞的尺寸。
可选的，所述沉积工艺还包括采用原子层沉积工艺来控制所述孔洞的尺寸。
可选的，还包括：在所述第一开口和所述第二开口的侧壁表面形成侧墙。
可选的，刻蚀所述牺牲层时，所述牺牲层和所述第一介电层的刻蚀选择比大于10:1；沿所述孔洞的开口刻蚀所述第一开口底部的第一介电层时，所述第一介电层和所述牺牲层的刻蚀选择比大于10:1。
可选的，在填充所述牺牲层之前，在所述第一介电层表面形成阻挡层。
可选的，所述第一开口的形成方法包括：刻蚀所述阻挡层和所述第一介电层形成初始开口；对所述初始开口的侧壁进行刻蚀，形成所述第一开口，使得所述第一开口边缘位于所述阻挡层下方。
可选的，所述孔洞底部与所述第一开口底部之间的距离为20nm～30nm；所述孔洞顶部距离所述第一介电层顶部的距离为0nm～30nm。
可选的，还包括：在对所述第一介电层和第一相变层进行平坦化之后，对所述第二相变层进行退火处理。
上述具体实施方式中，通过上述方法形成具有嵌入结构的相变存储单元，通过牺牲层内的孔洞作为掩膜图形，工艺简单，形成更小尺寸的第二开口，以形成更小尺寸的第二相变层，降低所述相变存储单元的操作电流，从而降低相变存储器的功耗。
进一步的，所述存储单元与所述第二相变层之间的第一介电层之间通过侧墙进行隔离，提高了热隔离效果，从而提高了操作电流的热利用率以及开关效率。
附图说明
图1至图11为本发明的具体实施方式的相变存储器的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的一种相变存储器的形成方法的具体实施方式做详细说明。
请参考图1，提供衬底100，所述衬底100表面形成有底电极101；形成覆盖所述底电极101表面的第一介电层102。
所述衬底100可以包括半导体衬底及位于所述半导体衬底表面的介电层；所述半导体衬底内形成有晶体管或二极管等半导体器件；所述介电层内形成有连接所述半导体器件的互连结构。
所述底电极101可以通过所述衬底100内的介电层内的互连结构连接至所述半导体衬底上形成的半导体器件，例如连接至晶体管或二极管。
可以通过在所述衬底100表面沉积电极材料层，并对所述电极材料层进行图形化，形成所述底电极101。在一些具体实施方式中，所述衬底100表面形成有多个底电极101，阵列排布，用于形成相变存储单元阵列。图1中，仅以单个相变存储单元的底电极101作为示例。
所述第一介电层102的材料可以为氧化硅、氮氧化硅等绝缘介电材料。该具体实施方式中，所述第一介电层102的材料可以为采用高密度等离子体沉积工艺(HDP)形成的氧化硅层。
请参考图2a，在所述第一介电层102内形成位于所述底电极101上方的第一开口201。
可以通过各向异性干法刻蚀工艺刻蚀所述第一介电层102，形成所述第一开口201。所述第一开口201的底部位于所述第一介电层102内，所述第一开口201与所述底电极101之间具有部分厚度的第一介电层102。可以根据最终待形成的相变存储单元内的相变存储层的厚度，设置所述第一开口201底部与所述底电极101之间的距离。在一个具体实施方式中，所述第一开口201底部与所述底电极101之间的距离为20nm～30nm。
所述第一开口201在沿平行于衬底100表面的方向上的横截面可以为圆形、矩形或者其他形状。在一个具体实施方式中，所述第一开口201的横截面为圆形，有利于提高后续在所述第一开口201内填充牺牲层时，各方向上，牺牲层的均匀性，使得牺牲层内的气孔位于第一开口201的中心位置处。
该具体实施方式中，在刻蚀所述第一介电层102之前，先在所述第一介电层102表面形成阻挡层103。所述阻挡层103的材料与所述第一介电层102不同，能够在后续工艺中，保护所述第一介电层102的表面。所述阻挡层103的材料可以为氮化硅、碳氮化硅或者无定型碳等。在形成所述第一开口201之前，首先在所述阻挡层103表面形成图形化掩膜层，例如图形化光刻胶层等；以所述图形化掩膜层为掩膜，对所述阻挡层103进行图形化后，暴露出所述第一介电层102；然后继续刻蚀所述第一介电层102，形成所述第一开口201，并去除所述图形化掩膜层。
在其他具体实施方式中，可以省略形成所述阻挡层103的工序。亦即，直接在所述第一介电层102表面形成图形化掩膜层，接著对所述第一介电层102进行图形化形成所述第一开口201，再去除所述图形化掩膜层。
请参考图2b，为本发明另一具体实施方式形成的第一开口201a的结构示意图。图2b的实施方式与图2a的实施方式的差异在于，图2b进一步对开口的侧壁进行刻蚀。详细言之，在该具体实施中，先在所述第一介电层102表面形成阻挡层103。然后，首先，刻蚀所述阻挡层和所述第一介电层102以形成初始开口(即，图2a的第一开口201)；对所述初始开口的侧壁进行刻蚀，形成所述第一开口201a，使得所述第一开口201a的边缘位于所述阻挡层103下方，即所述第一开口201a的顶部边缘被所述阻挡层103所遮挡。相较于图2a的第一开口201，后续在所述第一开口201a内填充牺牲层时，更易在还未填满第一开口201a时，就将所述第一开口201a顶部封闭，从而在牺牲层内部形成孔洞。
请参考图3，在所述第一开口201(请参考图2a)内填充牺牲层301，所述牺牲层301内形成有孔洞302。
所述牺牲层301的形成方法包括：通过沉积工艺，在所述第一开口201内沉积牺牲层材料；所述牺牲层材料在填满所述第一开口201之前，将所述第一开口201顶部封闭，在所述第一开口201内形成孔洞302。
可以通过降低沉积工艺的台阶覆盖性，使得所述第一开口201顶部的台阶处形成的膜层厚度大于侧壁膜层的厚度，随着沉积过程的进行，在第一开口201(请参考图2a)内部还未被牺牲层材料填满时，所述第一开口201顶部的台阶处形成的牺牲层材料就将第一开口201顶部的封闭，使得在第一开口201内的牺牲层内形成未被填充的孔洞302。
通常在沉积过程中，所述第一开口201侧壁上同一高度处的牺牲层厚度一致或接近，因此，如此形成的孔洞302大致上会位于所述第一开口201内的垂直中心轴位置上。
可以通过采用物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺、以及原子层沉积(ALD)工艺的任意组合(如以下所详细说明)，来控制沉积过程中的台阶覆盖性能，以调整所述孔洞302的尺寸(例如，高度与宽度)。沉积工艺的台阶覆盖性能越差，形成的孔洞302的尺寸越大。通常，所述孔洞302在垂直于衬底100方向上，中部宽度大于两端宽度。另，所述孔洞底部与所述第一开口底部之间的距离为20nm～30nm；所述孔洞顶部距离所述第一介电层顶部的距离为0nm～30nm。
在一个具体实施方式中，如图4所示，可以先采用台阶覆盖性能较差的物理气相沉积(PVD)工艺进行牺牲材料层4011的沉积，再采用台阶覆盖性能稍佳的化学气相沉积(CVD)工艺进行牺牲材料层4012的沉积。物理气相沉积工艺的台阶覆盖性能较差是由物理气相沉积工艺的沉积原理决定的，由于PVD工艺是通过轰击靶材而将沉积材料溅射沉积到所述第一开口201内，靶材与晶片相隔一特定距离，使得原子的溅射方向大部分会大致上平行于所述第一开口201的垂直中心轴，因此PVD工艺的沉积极易形成位于所述第一开口201顶部的台阶处的突悬(overhang)，同时会在所述第一开口201内出现底部厚、侧壁甚薄的情况。相对地，化学气相沉积工艺的台阶覆盖性能会比物理气相沉积工艺稍佳，这是因为化学气相沉积工艺的原理是使反应气体发生化学反应，以在所述第一开口201的侧壁与底部均进行沉积，这会在所述第一开口201内形成所述第一开口201的底部与侧壁上的膜层厚度会约略相等的情况，并且所述阻挡层103表面与所述第一开口中上的膜层厚度亦会约略相等。
更详细的说，在该具体实施方式中，是先采用PVD工艺进行沉积，以形成位于所述第一开口201顶部的台阶处的突悬(overhang)4011a，以及形成在所述第一开口201的侧壁上甚薄的牺牲材料层4011。然后，再采用CVD工艺进行沉积，以形成在所述第一开口201的侧壁与底部上厚度大致相等的牺牲材料层4012。通过利用PVD与CVD工艺两者，可以控制突悬的形成，以及控制第一开口201的侧壁上的牺牲材料层的厚度，因此可以调整所述孔洞302的尺寸。
所述牺牲材料层4011的材料可以为TiN，有利于通过PVD工艺形成，并且与所述第一介电层102的材料之间具有较高的刻蚀选择比。该具体实施方式中，所述物理气相沉积工艺采用含有N2和惰性气体作为溅射气体，将TiN表面氮化后，TiN原子从靶材上被惰性气体离子溅射出后沉积至所述第一开口201以及所述阻挡层103表面，溅射功率可以为100瓦至300瓦，氮气流量可以为0.5sccm至5sccm。
所述化学气相沉积工艺采用的反应气体可以包括：TiCl4和NH3，沉积温度为800℃至1000℃，TiCl4流量为5sccm至100sccm；NH3流量为200sccm至500sccm。所述化学气相沉积工艺还可以采用含Ti的有机化合物源作为Ti源，例如四二甲基氨基钛(TDMAT)或四二乙基氨基钛(TDEAT)等。所述牺牲层301的材料还可以为氮化硅、氮氧化硅、氮化钽或碳铝化钛等。
在另一具体实施方式中，为了进一步提高对所述孔洞302尺寸的控制准确性，除了PVD和CVD工艺，还可包括采用原子层沉积(ALD)工艺来进行沉积。也就是，先采用台阶覆盖性能较差的PVD工艺进行牺牲材料层4011的沉积，再采用台阶覆盖性能稍佳的CVD工艺进行牺牲材料层4012的沉积，最后采用台阶覆盖性能极佳的ALD工艺进行牺牲材料层的沉积。由于原子层沉积工艺是以单个原子层进行逐层沉积，ALD工艺会比CVD工艺的台阶覆盖性能更好，这能够更加提高对所述第一开口内形成的牺牲层厚度的控制准确性，从而实现对所述孔洞402的尺寸的准确控制。根据本发明概念，控制所述孔洞402的尺寸的方式不限于以上所述的具体实施方式，可以通过采用物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺、以及原子层沉积(ALD)工艺的任意组合，来控制所述孔洞302的尺寸。该等组合均落入本发明的保护范畴内。
请参考图5，在图3的基础上，刻蚀所述牺牲层301，至暴露出所述孔洞302a。
可以采用干法刻蚀工艺刻蚀所述牺牲层301，去除位于所述阻挡层103表面以及位于所述第一开口201内的部分厚度的牺牲层301，暴露出所述孔洞302a。为了避免在刻蚀所述牺牲层301的过程中，对所述第一介电层102造成损伤，所述干法刻蚀工艺对所述牺牲层301具有较高的刻蚀选择性，较佳的，所述牺牲层301和所述第一介电层102的刻蚀选择比大于10:1。在本发明的一个具体实施方式中，所述牺牲层301的材料为TiN，所述第一介电层102的材料为氧化硅，刻蚀所述牺牲层301采用的刻蚀气体可以包括CF3和O2的混合气体、Ar等离子体或Cl基气体中的至少一种。
通过刻蚀所述牺牲层301暴露出刻蚀后的孔洞302，在所述孔洞302顶部的牺牲层去除后，会对孔洞302底部的牺牲层301进行刻蚀，直至所述第一开口201底部，在剩余的所述牺牲层301a内形成刻蚀后的孔洞302a。
请参考图6，沿所述孔洞302a刻蚀所述第一开口201底部的第一介电层102至所述底电极101表面，形成位于所述第一开口201下方的第二开口601。
采用干法刻蚀工艺对所述开口302a底部的第一介电层102进行蚀刻。为了使得所述牺牲层301a在刻蚀所述第一介电层102的过程中，能够持续作为掩膜，所述干法刻蚀工艺对所述第一介电层102具有较高的刻蚀选择性，较佳的，所述第一介电层102和所述牺牲层301a的刻蚀选择比大于10:1。该具体实施方式中，所述第一介电层102的材料为氧化硅，所述牺牲层301a的材料为TiN，蚀刻所述第一介电层102采用的刻蚀气体可以包括：CF4、CHF3、C2F6中的一种或多种。在其他具体实施方式中，还可以根据所述牺牲层301a和第一介电层102的具体材料，选择合适的刻蚀工艺。
请参考图7，在所述第一开口201和所述第二开口601的侧壁表面形成侧墙701。
去除所述牺牲层301a之后，再形成所述侧墙701。具体的，形成所述侧墙701的方法包括：形成覆盖所述阻挡层103以及所述第一开口201、第二开口601内壁的侧墙材料层之后，采用各向异性刻蚀工艺，沿垂直于所述衬底100的方向，去除所述阻挡层103表面以及所述第二开口601底部表面的侧墙材料层，形成覆盖所述第一开口201侧壁以及所述第二开口601侧壁的侧墙701。
应理解，所述侧墙701用于提高后续在所述第二开口601内形成的相变层与第一介电层102之间的热隔离效果。良好的热隔离效果可以进一步减小相变存储器的操作电流的大小，并且因此侧墙701的材料的选择是有所限制的。在一个具体实施方式中，所述侧墙701的材料可以为氮化硅、氮氧化硅等。
请参考图8，形成填满所述第一开口201的第一相变层8011和所述第二开口601内的第二相变层8012。可以采用化学气相沉积工艺形成所述第一相变层8011和第二相变层8012，所述阻挡层103表面也覆盖有相变材料层。
请参考图9，对所述第一介电层102(请参考图8)和第一相变层8011进行平坦化，至暴露出所述第二相变层8012。
可以采用化学机械研磨工艺进行所述平坦化，去除所述阻挡层103、部分厚度的第一介电层102、所述第一相变层8011、以及围绕所述第一相变层8011的侧墙701，仅保留所述第二相变层8012，及围绕所述第二相变层8012的侧墙701以及第一介电层102a。
该具体实施方式中，还可以进一步包括对所述第二相变层8012进行退火处理，例如进行激光退火等方式进行退火处理。应理解，采用化学机械研磨工艺进行所述平坦化会损伤所述第二相变层8012的晶格排列，该损伤同时会改变所述第二相变层8012的晶格状态、影响相变材料的电阻值。如前所述，相变存储器中的相变材料层是以其不同状态(例如结晶、半结晶、非结晶)代表不同的电阻值，用于存储数据的不同数值。电阻值的准确性与资料的存取有密切关联。本发明通过执行退火处理来修补此等损伤，以提高所述第二相变层8012的晶格排列均匀性、降低电阻，藉此提升资料存取的正确性。请参考图10，在所述第二相变层8012表面形成顶电极901。
可以通过在所述第一介电层102a表面沉积电极材料层，然后对所述电极材料层进行图形化，形成所述顶电极901。所述顶电极901可以为单层材料或多层材料。例如，所述顶电极901可以为氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、铝(Al)、铜(Cu)、银(Ag)、金(Au)或上述材料的组合或类似的材料所制成。
请参考图11，在所述第一介电层102a表面形成第二介电层1101，所述第二介电层1101的表面与所述顶电极901的表面齐平。
可以先在所述第一介电层102a与所述顶电极901表面沉积一介电材料；然后，采用化学机械研磨工艺进行平坦化，移除部分厚度的介电材料，形成第二介电层1101，使得所述第二介电层1101的表面与所述顶电极901的表面齐平。
在一个具体实施方式中，所述第二介电层1101的材料可以为氧化硅、氮氧化硅等绝缘介电材料。该具体实施方式中，所述第二介电层1101的材料可以为采用高密度等离子体沉积工艺(HDP)形成的氧化硅层。
上述具体实施方式中，通过上述方法形成具有嵌入结构的相变存储单元，创造性的利用了沉积工艺中台阶覆盖性差导致的牺牲层内的孔洞作为掩膜图形，形成更小尺寸的第二开口，从而形成更小尺寸的第二相变层，工艺简单，能够进一步降低所述相变存储单元的操作电流，降低相变存储器的功耗。，
所述存储单元与所述第二相变层之间的第一介电层之间通过侧墙进行隔离，提高了热隔离效果，从而提高了操作电流的热利用率以及开关效率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种相变存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底表面形成有底电极；
形成覆盖所述底电极表面的第一介电层；
在所述第一介电层内形成位于所述底电极上方的第一开口；
在所述第一开口内填充牺牲层，所述牺牲层内形成有孔洞；
刻蚀所述牺牲层，至所述孔洞的顶部以下，暴露出所述孔洞；
沿所述孔洞的开口刻蚀所述第一开口底部的第一介电层至所述底电极表面，形成位于所述第一开口下方的第二开口；
形成填满所述第二开口的第二相变层和填满第一开口的第一相变层；
对所述第一介电层和第一相变层进行平坦化，至暴露出所述第二相变层；
在所述第二相变层表面形成顶电极。
2.根据权利要求1所述的形成方法，其特征在于，所述牺牲层的形成方法包括：通过沉积工艺，在所述第一开口内沉积牺牲层材料；所述牺牲层材料在填满所述第一开口之前，将所述第一开口封闭，在所述第一开口内形成所述孔洞。
3.根据权利要求2所述的形成方法，其特征在于，所述沉积工艺包括采用物理气相沉积工艺和化学气相沉积工艺两者来控制所述孔洞的尺寸。
4.根据权利要求3所述的形成方法，其特征在于，所述沉积工艺还包括采用原子层沉积工艺来控制所述孔洞的尺寸。
5.根据权利要求1所述的形成方法，其特征在于，还包括：在所述第一开口和所述第二开口的侧壁表面形成侧墙。
6.根据权利要求1所述的形成方法，其特征在于，刻蚀所述牺牲层时，所述牺牲层和所述第一介电层的刻蚀选择比大于10:1；沿所述孔洞的开口刻蚀所述第一开口底部的第一介电层时，所述第一介电层和所述牺牲层的刻蚀选择比大于10:1。
7.根据权利要求1所述的形成方法，其特征在于，在填充所述牺牲层之前，在所述第一介电层表面形成阻挡层。
8.根据权利要求7所述的形成方法，其特征在于，所述第一开口的形成方法包括：刻蚀所述阻挡层和所述第一介电层形成初始开口；对所述初始开口的侧壁进行刻蚀，形成所述第一开口，使得所述第一开口边缘位于所述阻挡层下方。
9.根据权利要求1所述的形成方法，其特征在于，所述孔洞底部与所述第一开口底部之间的距离为20nm～30nm；所述孔洞顶部距离所述第一介电层顶部的距离为0nm～30nm。
10.根据权利要求1所述的形成方法，其特征在于，还包括：在对所述第一介电层和第一相变层进行平坦化之后，对所述第二相变层进行退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010206831.XA CN111540828A (zh) | 2020-03-23 | 2020-03-23 | 相变存储器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010206831.XA CN111540828A (zh) | 2020-03-23 | 2020-03-23 | 相变存储器的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111540828A true CN111540828A (zh) | 2020-08-14 |
Family
ID=71979936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010206831.XA Pending CN111540828A (zh) | 2020-03-23 | 2020-03-23 | 相变存储器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111540828A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022241637A1 (zh) * | 2021-05-18 | 2022-11-24 | 华为技术有限公司 | 相变存储器及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990042145A (ko) * | 1997-11-25 | 1999-06-15 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
| US20060175599A1 (en) * | 2005-02-10 | 2006-08-10 | Infineon Technologies North America Corp. | Phase change memory cell with high read margin at low power operation |
| US7476587B2 (en) * | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| CN103840077A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
| US20150090954A1 (en) * | 2013-09-29 | 2015-04-02 | Semiconductor Manufacturing International | Phase change memory and fabrication method |
-
2020
- 2020-03-23 CN CN202010206831.XA patent/CN111540828A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990042145A (ko) * | 1997-11-25 | 1999-06-15 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
| US20060175599A1 (en) * | 2005-02-10 | 2006-08-10 | Infineon Technologies North America Corp. | Phase change memory cell with high read margin at low power operation |
| US7476587B2 (en) * | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| CN103840077A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
| US20150090954A1 (en) * | 2013-09-29 | 2015-04-02 | Semiconductor Manufacturing International | Phase change memory and fabrication method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022241637A1 (zh) * | 2021-05-18 | 2022-11-24 | 华为技术有限公司 | 相变存储器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364935B2 (en) | Common word line edge contact phase-change memory | |
| KR100829602B1 (ko) | 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법 | |
| KR100653701B1 (ko) | 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법 | |
| KR100791477B1 (ko) | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 | |
| KR100695168B1 (ko) | 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법 | |
| KR100749740B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| US20070059925A1 (en) | Method of forming metal wiring layer of semiconductor device | |
| JP5567087B2 (ja) | 半導体装置の製造方法 | |
| US20080081453A1 (en) | Method of forming metal wire of semiconductor device | |
| US9209387B2 (en) | Phase change memory and fabrication method | |
| US11588106B2 (en) | Method to effectively suppress heat dissipation in PCRAM devices | |
| US11283005B2 (en) | Spacer scheme and method for MRAM | |
| TW202018820A (zh) | 相變化隨機存取記憶體元件的形成方法 | |
| US11411180B2 (en) | Phase-change memory device and method | |
| US20100181549A1 (en) | Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers | |
| CN113517393B (zh) | 相变存储器件及其形成方法 | |
| CN114335067A (zh) | 半导体装置的制造方法 | |
| CN111540828A (zh) | 相变存储器的形成方法 | |
| US11411179B2 (en) | Variable resistance memory device and method of fabricating the same | |
| US20230180487A1 (en) | In-situ low temperature dielectric deposition and selective trim of phase change materials | |
| KR20080072296A (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR20070011887A (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| KR20100059328A (ko) | 상변화 메모리 소자의 제조방법 | |
| KR20080062076A (ko) | 상변화 메모리 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094 Applicant after: Beijing times full core storage technology Co.,Ltd. Applicant after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. Address before: 601 Changjiang East Road, Huai'an City, Jiangsu Province, 223300 Applicant before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd. Applicant before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200814 |
|
| RJ01 | Rejection of invention patent application after publication |