CN106997924A - 相变存储器及其制造方法和电子设备 - Google Patents

相变存储器及其制造方法和电子设备 Download PDF

Info

Publication number
CN106997924A
CN106997924A CN201610044348.XA CN201610044348A CN106997924A CN 106997924 A CN106997924 A CN 106997924A CN 201610044348 A CN201610044348 A CN 201610044348A CN 106997924 A CN106997924 A CN 106997924A
Authority
CN
China
Prior art keywords
electrode layer
layer
top electrode
bottom electrode
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610044348.XA
Other languages
English (en)
Other versions
CN106997924B (zh
Inventor
汪昌州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610044348.XA priority Critical patent/CN106997924B/zh
Publication of CN106997924A publication Critical patent/CN106997924A/zh
Application granted granted Critical
Publication of CN106997924B publication Critical patent/CN106997924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Abstract

本发明提供一种相变存储器及其制造方法和电子设备，在相变层顶部形成了一层氮浓度较大的第一顶部电极层以及一层电极金属浓度较大的第二顶部电极层，通过第一顶部电极层中富含的氮来抑制电极金属原子或离子向相变层中扩散，避免相变层内部相的分离并抑制与相变层的剥离，同时第二顶部电极层中富含的自由电极金属原子或金属离子，能够提高导电能力，减少功耗，且第一顶部电极层和第二顶部电极层的高低的含氮量能够调整对膜厚给相变层带来的膜压分布，进一步抑制相变层的剥离。

Description

相变存储器及其制造方法和电子设备
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种相变存储器及其制造方法和电子设备。
背景技术
相变存储器(Phase Change Random Access Memory，PCRAM)是近年来兴起的一种非挥发性半导体存储器，可以制作在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材料等，其基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，实现信息的写入、擦除和读出操作。与传统的存储器相比，它具有存储单元尺寸小、高读写速度、高可擦写次数、非易失性、低功耗、循环寿命长、优异的抗强震动和抗辐射性能等优点。基于上述优点，相变存储器不仅能够取代现有的存储器，而且还在普通存储器达不到的一些领域(诸如航天技术和军事等领域)产生新的应用，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。
图1是现有技术的相变存储器单元的剖视图。如图1所示，相变存储器单元100包括底部电极101、相变插塞102和顶部电极103。底部电极101、相变插塞102和顶部电极103由介电层104包围以与周围器件隔离。相变插塞102由相变材料(例如Ge-Sb-Te相变材料)形成。不同强度的电流流经相变插塞102，通过电流流过相变插塞102所产生的热效应将相变材料由晶态(SET态)转变为非晶态(RESET态)，即可以对相变材料进行复位(RESET)操作。具体地，一个较低的电流经底部电极101对相变插塞102加热，使相变插塞102的相变材料的温度超过其相变温度，相变插塞102的相变材料逐渐结晶并呈现低阻态,这种状态转变称为“置位”(Set)操作，当相变插塞102处于结晶状态时，该相变存储器单元的的电阻较低，此时该相变存储器单元的赋值为“0”；反之，需要大到足以融化相变材料的电流流经该相变存储器单元，而此电流作用时间很短，相变材料在快速冷却的过程中，从熔化态变为非晶态，使得相变材料呈现高阻态，这种状态转变称为“复位”(Reset)操作，此时该相变存储器单元的电阻较高，该相变存储器单元的赋值为“1”。也就是说，相变存储器是利用相变层处于结晶状态(低阻态)或非晶状态(高阻态)时的电阻差异来写入/读取数据的非挥发性存储器。
在相变存储器中，顶部电极的性能会直接影响相变存储器的性能。发明人发现，由于相变存储器的顶部电极直接接触相变层表面，顶部电极与相变层之间的元素扩散，会降低相变层的表面粘附力，甚至会引起相变层内部相的分离现象，例如产生新的相Ti-Te，进而有可能导致相变层与顶部电极之间剥离，降低相变存储器的读写速率以及可靠性，严重影响所形成相变存储器的良率。
发明内容
本发明的目的在于提供一种相变存储器及其制造方法和电子设备，能够阻止顶部电极与相变层之间的元素扩散，避免相变层内部相的分离现象，同时抑制顶部电极与相变层的剥离，使所形成的相变存储器的性能改善。
为解决上述问题，本发明提出一种相变存储器的制造方法，包括：
提供一半导体衬底，所述半导体衬底的表面上形成有相变层；
在所述相变层的表面上依次形成第一顶部电极层和第二顶部电极层，且所述第一顶部电极层中氮浓度大于所述第二顶部电极层中的氮浓度，所述第一顶部电极层中的电极金属的浓度小于所述第二顶部电极层中的电极金属的浓度。
进一步的，所述第一顶部电极层的电极金属材料与所述第二顶部电极层的电极金属材料相同。
进一步的，所述第一顶部电极层的电极金属材料与所述第二顶部电极层的电极金属材料不同。
进一步的，所述第一顶部电极层中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu，所述第二顶部电极层中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu。
进一步的，所述第一顶部电极层的厚度小于所述第二顶部电极层的厚度。
进一步的，所述第一顶部电极层的厚度为所述第二顶部电极层的厚度为
进一步的，形成所述第一顶部电极层的方法为物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)或原子层气相沉积工艺(ALD)；形成所述第二顶部电极层的方法为物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)或原子层气相沉积工艺(ALD)。
进一步的，形成所述第一顶部电极层时通入的氩气和氮气的流量比小于形成所述第二顶部电极层时通入的氩气和氮气的流量比。
进一步的，形成所述第一顶部电极层时通入的氩气和氮气的流量比为1:3～1.6:1；形成所述第二顶部电极层时通入的氩气和氮气的流量比为1:1.6～3:1。
进一步的，形成所述第一顶部电极层的工艺温度为20℃～500℃，形成所述第二顶部电极层的工艺温度为20℃～300℃。
进一步的，所述相变层的材料包含Ge、Sb、Te中的至少一种。
进一步的，提供所述半导体衬底的步骤包括：
提供一基底，在所述基底表面形成隔离介质层；
在所述隔离介质层中形成贯穿所述隔离介质层的导电插塞；
在所述隔离介质层表面上形成与所述导电插塞电接触的底部电极。
进一步的，所述底部电极包括依次形成在所述导电插塞顶部上的第一底部电极层和第二底部电极层，且所述第二底部电极层中氮浓度大于所述第一底部电极层中的氮浓度，所述第二底部电极层中的电极金属的浓度小于所述第一底部电极层中的电极金属的浓度。
进一步的，形成所述第二底部电极层时通入的氩气和氮气的流量比小于形成所述第一底部电极层时通入的氩气和氮气的流量比。
进一步的，所述第二底部电极层的厚度小于所述第一底部电极层的厚度。
进一步的，在所述半导体衬底的表面上形成有相变层的步骤包括：
在所述隔离介质层表面上形成包围所述底部电极的层间介质层；
在所述层间介质层中形成于所述底部电极对准的沟槽；
在所述沟槽中形成所述相变层，且所述相变层与所述底部电极电接触。
本发明还提供一种相变存储器，包括：
半导体衬底；
相变层；形成在所述半导体衬底的表面上；
第一顶部电极层形成在所述相变层的表面上；
第二顶部电极层形成在所述第一顶部电极层表面上，且所述第一顶部电极层中氮浓度大于所述第二顶部电极层中的氮浓度，所述第一顶部电极层中的电极金属的浓度小于所述第二顶部电极层中的电极金属的浓度。
进一步的，所述第一顶部电极层的电极金属材料与所述第二顶部电极层的电极金属材料相同。
进一步的，所述第一顶部电极层的电极金属材料与所述第二顶部电极层的电极金属材料不同。
进一步的，所述第一顶部电极层中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu，所述第二顶部电极层中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu。
进一步的，所述第一顶部电极层的厚度小于所述第二顶部电极层的厚度。
进一步的，所述第一顶部电极层的厚度为所述第二顶部电极层的厚度为
进一步的，所述相变层的材料包含Ge、Sb、Te中的至少一种。
进一步的，所述半导体衬底包括：
基底；
隔离介质层，形成在所述基底表面上；
导电插塞，形成在所述隔离介质层中并贯穿所述隔离介质层；
底部电极，形成在所述隔离介质层表面上并与所述导电插塞电接触。
进一步的，所述底部电极包括依次形成在所述导电插塞顶部上的第一底部电极层和第二底部电极层，且所述第二底部电极层中氮浓度大于所述第一底部电极层中的氮浓度，所述第二底部电极层中的电极金属的浓度小于所述第一底部电极层中的电极金属的浓度。
进一步的，所述第二底部电极层的厚度小于所述第一底部电极层的厚度。
本发明还提供一种电子设备，包括上述之一的相变存储器。
与现有技术相比，本发明提供的相变存储器及其制造方法和电子设备，在相变层顶部形成了一层氮浓度较大的第一顶部电极层以及一层电极金属浓度较大的第二顶部电极层，通过第一顶部电极层中富含的氮来抑制电极金属原子或离子向相变层中扩散，避免相变层内部相的分离并抑制与相变层的剥离，同时第二顶部电极层中富含的自由电极金属原子或金属离子，能够提高导电能力，减少功耗，且第一顶部电极层和第二顶部电极层的高低的含氮量能够调整对膜厚给相变层带来的膜压分布，进一步抑制相变层的剥离。
附图说明
图1是现有技术中的相变存储器单元的剖视结构示意图；
图2是本发明一实施例的相变存储器的制造方法流程图；
图3A至3C是本发明具体实施例的相变存储器的制造方法中的器件结构剖视示意图；
图4是本发明具体实施例的相变存储器的制造方法中的器件结构剖视示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，这里参照示例性实施例(以及中间结构)的剖面结构示意图示来描述示例性实施例。为了使得实施例应用于实践，形状和尺寸的变化相对于附图中所示的实施例可以预期。这些变化对于给定制造方法是正常的或可以来自于本发明的范围和精神内的设计变化。因而，示例性实施例不应当被解释为限制所示的区域的特定形状，而可以包括例如由于制造引起的形状上的偏差。在附图中，为了清楚，层和区域的长度和尺寸可以被夸大。在本公开中，附图标记直接对应于本发明的各种附图和实施例中的相同标记的部分。应当理解的是，本公开中的“上”和“之上”的含义应当以最宽泛的方式来解释，使得“上”不仅表示“直接在某物上”，还表示在某物上且其间有中间特征或层的意思。还应注意到，在本说明书中，“连接/接触”不仅表示一个部件与另一个部件直接耦接，而且还表示一个部件经由中间部件与另一个部件间接耦接的意思。另外，只要未被特意提及，单数形式可以包括复数形式。
请参考图2，本发明提出一种相变存储器的制造方法，包括：
S1，提供一半导体衬底，所述半导体衬底的表面上形成有相变层；
S2，在所述相变层的表面上依次形成第一顶部电极层和第二顶部电极层，且所述第一顶部电极层中氮浓度大于所述第二顶部电极层中的氮浓度，所述第一顶部电极层中的电极金属的浓度小于所述第二顶部电极层中的电极金属的浓度。
请参考图2和图3A、图3B，步骤S1的具体过程如下：
S101，提供一基底，在所述基底表面形成隔离介质层。具体地，请参考图3A，首先，提供半导体基底300。该半导体基底300可以是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。半导体基底300中可以形成有用于隔离有源区的浅沟槽隔离(STI)等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他现有的低介电材料形成。当然，半导体基底300中还可以形成有其它器件，例如晶体管、二极管、三极管等等。为了图示简洁，在这里仅用方框来表示半导体基底300。接着，在半导体基底300上形成隔离介质层301。隔离介质层301可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，隔离介质层301也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。此外，隔离介质层301的材料还可以包括例如碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以上述膜层中的多种形成的堆叠结构，例如碳氟化合物(CF)膜上再形成一层SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分，可以使用具有非晶体(非结晶性)构造的物质。
S102，在所述隔离介质层中形成贯穿所述隔离介质层的导电插塞。请继续参考图3A，具体地，首先，光刻并刻蚀所述隔离介质层301，刻蚀停止在半导体基底300顶部表面，形成通孔；接着在所述通孔中填充导电金属，并化学机械平坦化以去除隔离介质层301顶部多余的导电金属，同时暴露出导电金属顶部表面，从而形成贯穿所述隔离介质层301的导电插塞302。在本发明的实施例中，所述隔离介质层301内可以形成有任意数量的导电插塞302，后续同步地在所述导电插塞302表面形成底部电极303，并在所述底部电极303表面形成与所述导电插塞302交叉的相变层。在本实施例中，所述半导体基底300表面还形成有用于驱动相变存储器单元的驱动元件，例如二极管或晶体管(未示出)，所述导电插塞302形成在所述驱动元件表面，与所述驱动元件电连接，驱动元件为相变存储器单元提供合适的驱动电流。
S103，在所述隔离介质层表面上形成与所述导电插塞电接触的底部电极。可以采用直接沉积底部电极层并刻蚀的方法来形成底部电极，具体地请继续参考图3A，首先，可以用化学气相沉积法、原子层沉积法或者溅射沉积法在隔离介质层301上形成一定厚度的底部电极金属层，然后可以刻蚀底部电极金属层，形成电接触导电插塞302的底部电极。还可以采用沟槽刻蚀的方法形成底部电极，具体地，在所述隔离介质层301表面形成层间介质层304a，刻蚀部分层间介质层304a以形成底部电极填充沟槽，该底部电极填充沟槽可以暴露出导电插塞302与隔离介质层301齐平的全部表面，甚至部分隔离介质层301顶部表面，然后，采用化学气相沉积法、原子层沉积法或者溅射沉积法在所述沟槽中填充电极金属材料，以形成底部电极。此外，请参考图4，在本发明的其他实施例中，为了增强底部电极303与相变层305之间的粘附性，可以在导电插塞302顶部依次形成两层底部电极层：第一底部电极层303a和第二底部电极层303b，且所述第二底部电极层303b中氮浓度大于所述第一底部电极层303a中的氮浓度，所述第二底部电极层303b中的电极金属的浓度小于所述第一底部电极层303a中的电极金属的浓度，例如第一底部电极层303a和第二底部电极层303b均为TiN层，但第一底部电极层303a为富Ti层，Ti浓度较高，第二底部电极层303b为富N层，N浓度较高。第一底部电极层303a和第二底部电极层303b形成时通入N2、Ar混合气体作为载气体，且N2、Ar混合气体的总流量不变，但形成所述第二底部电极层303b时通入的氩气和氮气的流量比小于形成第一底部电极层303a和时通入的氩气和氮气的流量比，例如：形成第二底部电极层303b时通入的氩气和氮气的流量比为1:3～1.6:1；形成第一底部电极层303a时通入的氩气和氮气的流量比为1.6:1～3:1，沉积温度为20℃～500℃，压力为1托～40托。底部电极中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu。
S104，在所述隔离介质层表面上形成包围所述底部电极的层间介质层。请参考图3B，当底部电极303周围未被层间介质层包围时，可以在隔离介质层301表面上沉积层间介质层304a，以包围并保护底部电极303，而图中的层间介质层304b与层间介质层304a是一体沉积的，层间介质层304b的顶部表面是被平坦化处理的，以用于后续相变层的形成。当底部电极303周围已有层间介质层304a，且层间介质层304a的顶部与底部电极303顶部齐平并暴露底部电极303顶部表面时，仅需要另外沉积一层新的层间介质层，即层间介质层304b，以用于后续相变层的形成。层间介质层304b与层间介质层304a的形成工艺在此不再赘述。层间介质层304b与层间介质层304a可以是相同材质，也可以是不同材质，可为氮化硅、氮氧化硅、氧化硅或者一些低K介质，例如有掺杂或未掺杂的氧化硅、未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)、掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)、碳氟化合物(CF)、掺碳氧化硅(SiOC)或碳氮化硅(SiCN)。
S105，在所述层间介质层中形成于所述底部电极对准的沟槽。具体地，请参考图3B，采用干法刻蚀方法或者湿法刻蚀方法刻蚀层间介质层304b，形成对准底部电极303的沟槽。采用化学干法刻蚀法时，刻蚀气体为CF4和O2混合气体，流量比为1:1～3：1；采用湿法刻蚀法时，采用的溶液为稀氢氟酸，浓度为1％～10％。
S106，在所述沟槽中形成所述相变层，且所述相变层与所述底部电极电接触。具体地，如果底部电极包括上述的第一底部电极层303a和第二底部电极层303b，请参考图4，则所述沟槽未填充前暴露出第二底部电极层303b顶部，此时直接采用溅射法、蒸发法、化学气相沉积法、等离子体增强化学气相沉积法、低压化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法和原子层沉积法中任一种，在沟槽中填充相变材料，形成相变层305，由于第二底部电极层303b中富含N(例如是富N的TiN)，因此能够防止底部电极氧化二发生断路的问题，同时又能够增强与后续沉积的相变材料的耦合能力，从而提高器件性能。如果底部电极303为普通的电极，例如硅、W、Ti或掺杂多晶硅等，请参考图3B，则在沟槽中填充相变材料之前，需要先在沟槽内形成导电的且与底部电极303导通的粘合层(未图示)，粘合层的材料为Ti/TiN、Ta/TaN或Ti/TiSi等过渡金属或过渡金属与其化合物所形成的复合层，以增强底部电极303与相变层305的粘附性，防止相变层305剥离而发生断路。此外，在沟槽中填充相变材料的方法可以是沉积工艺，例如化学气相沉积法、等离子体增强化学气相沉积法、低压化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法和原子层沉积法中的任意一种，相变层305包含Ge、Sb、Te中的至少一种，例如锗-锑-碲(GST)材料的相变硫属化物合金(例如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、Ge1Sb4Te7等的Ge-Sb-Te材料)、Ge-Te、In-Se、Sb-Te、Ge-Sb、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt，以及各种其它相变材料。
请参考图3C，在步骤S2中，采用溅射法、蒸发法、化学气相沉积法、等离子体增强化学气相沉积法、低压化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法和原子层沉积法中的任意一种在相变层303上依次形成第一顶部电极层306和第二顶部电极层307。其中，第一顶部电极层306的电极金属材料可以与第二顶部电极层307的电极金属材料相同或不同，例如第一顶部电极层306中含有的电极金属可以为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu，第二顶部电极层307中含有的电极金属可以为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu。无论第一顶部电极层306和第二顶部电极层307采用何种电极金属，都需要保证第一顶部电极层306中氮(N)浓度大于第二顶部电极层307中的氮浓度，第一顶部电极层306中的电极金属的浓度小于第二顶部电极层307中的电极金属的浓度，即第一顶部电极层306为富N层。具体地，以第一顶部电极层306和第二顶部电极层307均为TiN层为例，形成第一顶部电极层306和第二顶部电极层307时，可以保持通入的Ar、N2混合载气的总流量不变，但是形成第一顶部电极层306时的Ar/N2气体流量比相对于形成第二顶部电极层307时的小，由此形成N、Ti含量不同的两层顶部电极层：富N的第一顶部电极306和富Ti的第二顶部电极层307。具体地，采用原子气相沉积法制备TiN第一顶部电极层306，工艺参数包括：Ar/N2的气体流量比例为1:3～1.6:1，工作功率为300W～500W，沉积温度为20℃～500℃，沉积厚度为采用原子气相沉积法制备TiN第二顶部电极层307，工艺参数包括：Ar/N2的气体流量比例为1:1.6～3:1，工作功率为300W～500W，沉积温度为20℃～300℃，沉积厚度为由于含N量越高，TiN的膜压越大。因此，优选的，第一顶部电极层306的厚度小于所述第二顶部电极层307的厚度，以此使得靠近相变层305的顶部膜压由下往上减小，从而调整对两层顶部电极膜厚给相变层带来的膜压分布，避免“头重脚轻”的膜压造成的相变层与顶部电极的剥离，可以进一步抑制相变层的剥离。
在一个实施例中，制备第一顶部电极层306的工艺参数包括：Ar/N2的气体流量比例1:1，工作功率为400W，沉积温度为25℃，沉积厚度为制备第二顶部电极层307的工艺参数包括：Ar/N2的气体流量比例为2:1，工作功率为400W，沉积温度为100℃，沉积厚度为或
在一个实施例中，制备第一顶部电极层306的工艺参数包括：Ar/N2的气体流量比例1:1.6，工作功率为400W，沉积温度为100℃，沉积厚度为制备第二顶部电极层307的工艺参数包括：Ar/N2的气体流量比例为1:1.3，工作功率为400W，沉积温度为150℃，沉积厚度为
在一个实施例中，制备第一顶部电极层306的工艺参数包括：Ar/N2的气体流量比例1:1.3，工作功率为400W，沉积温度为200℃，沉积厚度为制备第二顶部电极层307的工艺参数包括：Ar/N2的气体流量比例为1.3:1，工作功率为400W，沉积温度为200℃，沉积厚度为
在一个实施例中，制备第一顶部电极层306的工艺参数包括：Ar/N2的气体流量比例1.3:1，工作功率为400W，沉积温度为200℃，沉积厚度为制备第二顶部电极层307的工艺参数包括：Ar/N2的气体流量比例为1.6:1，工作功率为400W，沉积温度为300℃，沉积厚度为300
由上所述，本发明提供的相变存储器的制造方法，在相变层顶部依次形成了一层氮浓度较大的第一顶部电极层以及一层电极金属浓度较大的第二顶部电极层，通过第一顶部电极层中富含的氮来抑制电极金属原子或离子向相变层中扩散并增强对相变层的膜压，避免相变层内部相的分离并抑制与相变层的剥离，同时第二顶部电极层中富含的自由电极金属原子或金属离子，能够提高导电能力，减少功耗，较低的含氮量能够减小对下方膜层的膜压，进一步抑制相变层的剥离。
请参考图3C，本发明还提供一种相变存储器，包括：
半导体衬底；
相变层305；形成在所述半导体衬底的表面上；
第一顶部电极层306，形成在所述相变层305的表面上；
第二顶部电极层307，形成在所述第一顶部电极层306表面上，且所述第一顶部电极层306中氮浓度大于所述第二顶部电极层307中的氮浓度，所述第一顶部电极层306中的电极金属的浓度小于所述第二顶部电极层307中的电极金属的浓度。
其中，所述第一顶部电极层306的电极金属材料与所述第二顶部电极层307的电极金属材料相同或不同，例如，所述第一顶部电极层306中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu，所述第二顶部电极层307中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu。
优选地，所述第一顶部电极层306的厚度小于所述第二顶部电极层307的厚度，例如，所述第一顶部电极层的厚度为所述第二顶部电极层的厚度为
优选地，所述相变层305的材料包含Ge、Sb、Te中的至少一种。
本发明的一个实施例中，所述半导体衬底包括：
基底300；
隔离介质层301，形成在所述基底300表面上；
导电插塞302，形成在所述隔离介质层301中并贯穿所述隔离介质层301；
底部电极303，形成在所述隔离介质层301表面上并与所述导电插塞302接触。
请参考图4，在本发明的另一个实施例中，所述底部电极包括依次形成在所述导电插塞302顶部上的第一底部电极层303a和第二底部电极层303b，且所述第二底部电极层303b中氮浓度大于所述第一底部电极层303a中的氮浓度，所述第二底部电极层303b中的电极金属的浓度小于所述第一底部电极层303a中的电极金属的浓度。
进一步的，所述第二底部电极层303b的厚度小于所述第一底部电极层303a的厚度。
此外，本发明还提供一种电子设备，包括上述之一的相变存储器。
由上所述，本发明提供的相变存储器及具有该相变存储器的电子设备，其相变层顶部依次为一层氮浓度较大的第一顶部电极层以及一层电极金属浓度较大的第二顶部电极层，其第一顶部电极层中富含的氮可以抑制电极金属原子或电极金属离子向相变层中扩散，避免相变层内部相的分离并抑制与相变层的剥离，同时第二顶部电极层中富含的自由电极金属原子或金属离子，能够提高导电能力，减少功耗；且第一顶部电极层和第二顶部电极层的高低的含氮量能够调整对膜厚给相变层带来的膜压分布，进一步抑制相变层的剥离。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (27)

1.一种相变存储器的制造方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底的表面上形成有相变层；
在所述相变层的表面上依次形成第一顶部电极层和第二顶部电极层，且所述第一顶部电极层中氮浓度大于所述第二顶部电极层中的氮浓度，所述第一顶部电极层中的电极金属的浓度小于所述第二顶部电极层中的电极金属的浓度。
2.如权利要求1所述的制造方法，其特征在于，所述第一顶部电极层的电极金属材料与所述第二顶部电极层的电极金属材料相同。
3.如权利要求1所述的制造方法，其特征在于，所述第一顶部电极层的电极金属材料与所述第二顶部电极层的电极金属材料不同。
4.如权利要求1或2或3所述的制造方法，其特征在于，所述第一顶部电极层中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu，所述第二顶部电极层中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu。
5.如权利要求1所述的制造方法，其特征在于，所述第一顶部电极层的厚度小于所述第二顶部电极层的厚度。
6.如权利要求1或5所述的制造方法，其特征在于，所述第一顶部电极层的厚度为所述第二顶部电极层的厚度为
7.如权利要求1所述的制造方法，其特征在于，形成所述第一顶部电极层的方法为物理气相沉积工艺、化学气相沉积工艺或原子层气相沉积工艺；形成所述第二顶部电极层的方法为物理气相沉积工艺、化学气相沉积工艺或原子层气相沉积工艺。
8.如权利要求1所述的制造方法，其特征在于，形成所述第一顶部电极层时通入的氩气和氮气的流量比小于形成所述第二顶部电极层时通入的氩气和氮气的流量比。
9.如权利要求1或8所述的制造方法，其特征在于，形成所述第一顶部电极层时通入的氩气和氮气的流量比为1:3～1.6:1；形成所述第二顶部电极层时通入的氩气和氮气的流量比为1:1.6～3:1。
10.如权利要求1所述的制造方法，其特征在于，形成所述第一顶部电极层的工艺温度为20℃～500℃，形成所述第二顶部电极层的工艺温度为20℃～300℃。
11.如权利要求1所述的制造方法，其特征在于，所述相变层的材料包含 Ge、Sb、Te中的至少一种。
12.如权利要求1所述的制造方法，其特征在于，提供所述半导体衬底的步骤包括：
提供一基底，在所述基底表面形成隔离介质层；
在所述隔离介质层中形成贯穿所述隔离介质层的导电插塞；
在所述隔离介质层表面上形成与所述导电插塞电接触的底部电极，所述相变层与所述底部电极电接触。
13.如权利要求12所述的制造方法，其特征在于，所述底部电极包括依次形成在所述导电插塞顶部上的第一底部电极层和第二底部电极层，且所述第二底部电极层中氮浓度大于所述第一底部电极层中的氮浓度，所述第二底部电极层中的电极金属的浓度小于所述第一底部电极层中的电极金属的浓度。
14.如权利要求13所述的制造方法，其特征在于，形成所述第二底部电极层时通入的氩气和氮气的流量比小于形成所述第一底部电极层时通入的氩气和氮气的流量比。
15.如权利要求13所述的制造方法，其特征在于，所述第二底部电极层的厚度小于所述第一底部电极层的厚度。
16.如权利要求1所述的制造方法，其特征在于，在所述半导体衬底的表面上形成有相变层的步骤包括：
在所述隔离介质层表面上形成包围所述底部电极的层间介质层；
在所述层间介质层中形成于所述底部电极对准的沟槽；
在所述沟槽中形成所述相变层，且所述相变层与所述底部电极电接触。
17.一种相变存储器，其特征在于，包括：
半导体衬底；
相变层；形成在所述半导体衬底的表面上；
第一顶部电极层形成在所述相变层的表面上；
第二顶部电极层形成在所述第一顶部电极层表面上，且所述第一顶部电极层中氮浓度大于所述第二顶部电极层中的氮浓度，所述第一顶部电极层中的电极金属的浓度小于所述第二顶部电极层中的电极金属的浓度。
18.如权利要求17所述的相变存储器，其特征在于，所述第一顶部电极层的电极金属材料与所述第二顶部电极层的电极金属材料相同。
19.如权利要求17所述的相变存储器，其特征在于，所述第一顶部电极层的电极金属材料与所述第二顶部电极层的电极金属材料不同。
20.如权利要求17或18或19所述的相变存储器，其特征在于，所述第一顶部电极层中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu，所述第二顶部电极层中的电极金属为Mn、Ta、Ti、W、Ni、Al、Co、Pt或Cu。
21.如权利要求17所述的相变存储器，其特征在于，所述第一顶部电极层的厚度小于所述第二顶部电极层的厚度。
22.如权利要求17或21所述的相变存储器，其特征在于，所述第一顶部电极层的厚度为所述第二顶部电极层的厚度为
23.如权利要求17所述的相变存储器，其特征在于，所述相变层的材料包含Ge、Sb、Te中的至少一种。
24.如权利要求17所述的相变存储器，其特征在于，所述半导体衬底包括：
基底；
隔离介质层，形成在所述基底表面上；
导电插塞，形成在所述隔离介质层中并贯穿所述隔离介质层；
底部电极，形成在所述隔离介质层表面上并与所述导电插塞电接触。
25.如权利要求24所述的相变存储器，其特征在于，所述底部电极包括依次形成在所述导电插塞顶部上的第一底部电极层和第二底部电极层，且所述第二底部电极层中氮浓度大于所述第一底部电极层中的氮浓度，所述第二底部电极层中的电极金属的浓度小于所述第一底部电极层中的电极金属的浓度。
26.如权利要求25所述的相变存储器，其特征在于，所述第二底部电极层的厚度小于所述第一底部电极层的厚度。
27.一种电子设备，其特征在于，包括权利要求17至26中任一项所述的相变存储器。
CN201610044348.XA 2016-01-22 2016-01-22 相变存储器及其制造方法和电子设备 Active CN106997924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610044348.XA CN106997924B (zh) 2016-01-22 2016-01-22 相变存储器及其制造方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610044348.XA CN106997924B (zh) 2016-01-22 2016-01-22 相变存储器及其制造方法和电子设备

Publications (2)

Publication Number Publication Date
CN106997924A true CN106997924A (zh) 2017-08-01
CN106997924B CN106997924B (zh) 2019-11-26

Family

ID=59428532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610044348.XA Active CN106997924B (zh) 2016-01-22 2016-01-22 相变存储器及其制造方法和电子设备

Country Status (1)

Country Link
CN (1) CN106997924B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599667A (zh) * 2020-12-15 2021-04-02 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US20050194620A1 (en) * 2000-12-14 2005-09-08 Charles Dennison Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory cell and structures obtained thereby
CN101000944A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 相变化存储元件及其制造方法
US20080121862A1 (en) * 2006-08-30 2008-05-29 Micron Technology, Inc. Bottom electrode geometry for phase change memory
CN101192649A (zh) * 2006-11-30 2008-06-04 三星电子株式会社 含扩散势垒层的存储节点、相变存储器件及其制造方法
CN101252169A (zh) * 2007-01-05 2008-08-27 三星电子株式会社 相变存储器件及其制造方法
CN103594619A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN103606624A (zh) * 2013-11-15 2014-02-26 上海新储集成电路有限公司 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
CN103840077A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
CN105244437A (zh) * 2014-07-08 2016-01-13 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US20050194620A1 (en) * 2000-12-14 2005-09-08 Charles Dennison Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory cell and structures obtained thereby
CN101000944A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 相变化存储元件及其制造方法
US20080121862A1 (en) * 2006-08-30 2008-05-29 Micron Technology, Inc. Bottom electrode geometry for phase change memory
CN101192649A (zh) * 2006-11-30 2008-06-04 三星电子株式会社 含扩散势垒层的存储节点、相变存储器件及其制造方法
CN101252169A (zh) * 2007-01-05 2008-08-27 三星电子株式会社 相变存储器件及其制造方法
CN103594619A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN103840077A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
CN103606624A (zh) * 2013-11-15 2014-02-26 上海新储集成电路有限公司 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
CN105244437A (zh) * 2014-07-08 2016-01-13 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599667A (zh) * 2020-12-15 2021-04-02 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法

Also Published As

Publication number Publication date
CN106997924B (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
CN101257087B (zh) 具有填充侧壁存储元件的相变化存储单元及其制造方法
CN100593865C (zh) 对一主动侧壁相变存储单元改善热绝缘的结构及方法
TWI397997B (zh) 具有改善結構穩定性之記憶胞
CN102097587B (zh) 具有宽广相变化元素与小面积电极接点的存储器装置
US8158965B2 (en) Heating center PCRAM structure and methods for making
US8912515B2 (en) Manufacturing method for pipe-shaped electrode phase change memory
US7989796B2 (en) Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement
TWI489591B (zh) 利用一以充填而非蝕刻形成之孔洞製成的記憶體裝置
US20070111429A1 (en) Method of manufacturing a pipe shaped phase change memory
US20070164266A1 (en) Semiconductor device and method of manufacturing the same
US7879643B2 (en) Memory cell with memory element contacting an inverted T-shaped bottom electrode
CN101165936A (zh) 存储单元及其形成方法
CN102891252A (zh) 富含锗的gst-212相变存储器材料
TW200400657A (en) Memory structures
TWI771625B (zh) 半導體裝置與記憶體晶胞
WO2014040358A1 (zh) 含有TiSiN材料层的相变存储单元及其制备方法
US20200395410A1 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
TW201444134A (zh) 藉由熔化侷限空間中之相變材料製造記憶體晶胞之方法
CN101252169A (zh) 相变存储器件及其制造方法
CN111029362B (zh) 一种高密度的相变存储器三维集成电路结构的制备方法
WO2010140210A1 (ja) 半導体記憶装置およびその製造方法
JP4955218B2 (ja) 半導体装置
CN103794722A (zh) 新型相变存储单元结构及其制备方法
CN106997924A (zh) 相变存储器及其制造方法和电子设备
CN112585758A (zh) 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant