CN101192649A - 含扩散势垒层的存储节点、相变存储器件及其制造方法 - Google Patents
含扩散势垒层的存储节点、相变存储器件及其制造方法 Download PDFInfo
- Publication number
- CN101192649A CN101192649A CNA200710305197XA CN200710305197A CN101192649A CN 101192649 A CN101192649 A CN 101192649A CN A200710305197X A CNA200710305197X A CN A200710305197XA CN 200710305197 A CN200710305197 A CN 200710305197A CN 101192649 A CN101192649 A CN 101192649A
- Authority
- CN
- China
- Prior art keywords
- layer
- phase change
- diffusion barrier
- memory node
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 99
- 238000009792 diffusion process Methods 0.000 title claims abstract description 65
- 230000004888 barrier function Effects 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 23
- 238000003860 storage Methods 0.000 title abstract description 4
- 239000010410 layer Substances 0.000 claims description 172
- 239000012790 adhesive layer Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 15
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 12
- 150000004770 chalcogenides Chemical group 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 229910052714 tellurium Inorganic materials 0.000 abstract description 9
- 239000010936 titanium Substances 0.000 description 49
- 239000011229 interlayer Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910010037 TiAlN Inorganic materials 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- 238000000731 high angular annular dark-field scanning transmission electron microscopy Methods 0.000 description 5
- 239000011669 selenium Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- -1 zone Substances 0.000 description 5
- 229910001370 Se alloy Inorganic materials 0.000 description 4
- 229910001215 Te alloy Inorganic materials 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910005936 Ge—Sb Inorganic materials 0.000 description 1
- 229910005939 Ge—Sn Inorganic materials 0.000 description 1
- 229910018110 Se—Te Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- IJZFMIZHOVETME-UHFFFAOYSA-N [Se].[Sb].[Cr] Chemical compound [Se].[Sb].[Cr] IJZFMIZHOVETME-UHFFFAOYSA-N 0.000 description 1
- VVXPQNFADNRLBU-UHFFFAOYSA-N [Se].[Sb].[Mo] Chemical compound [Se].[Sb].[Mo] VVXPQNFADNRLBU-UHFFFAOYSA-N 0.000 description 1
- KSUGJTPDOMBFRL-UHFFFAOYSA-N [Se].[Sb].[Nb] Chemical compound [Se].[Sb].[Nb] KSUGJTPDOMBFRL-UHFFFAOYSA-N 0.000 description 1
- ALRPRZUTRIETCM-UHFFFAOYSA-N [Se].[Sb].[Ta] Chemical compound [Se].[Sb].[Ta] ALRPRZUTRIETCM-UHFFFAOYSA-N 0.000 description 1
- XRDJLAHKSWHHLX-UHFFFAOYSA-N [Se].[Sb].[V] Chemical compound [Se].[Sb].[V] XRDJLAHKSWHHLX-UHFFFAOYSA-N 0.000 description 1
- IQGPRYIXOVXPRY-UHFFFAOYSA-N [Se].[Sb].[W] Chemical compound [Se].[Sb].[W] IQGPRYIXOVXPRY-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
提供了一种相变存储器件以及一种制造相变存储器件的方法。相变存储器件可以包括开关元件以及连接到开关元件的存储节点，其中存储节点包括底部电极和顶部电极、插置在底部电极和顶部电极之间的相变层以及插置在顶部电极和相变层之间的钛－碲(Ti－Te)基扩散势垒层。Ti－Te基扩散势垒层可以为TixTe1－x层，其中x可以大于0并且小于0.5。
Description
技术领域
本发明涉及包括扩散势垒层的存储节点，具有这种存储节点的相变存储器件及其制造方法。其他的示范实施例涉及抑制钛(Ti)扩散的存储节点以及一种相变存储器件的制造方法。
背景技术
一般地，相变存储器件(例如相变随机存取存储器)包括具有相变层的存储节点和连接到该存储节点的晶体管。根据施加到其上的电压，相变层从结晶态变成非结晶态，或与此相反。如果所施加的电压为设置电压，相变层从非结晶态变成结晶态。如果所施加的电压为重置电压，相变层从结晶态转变成非结晶态。
相变层的结晶态和非结晶态之一对应数据1，则另一个对应数据0。如果相变层处于结晶态，相变层的电阻可能小于处于非结晶态的相变层的电阻。相变层处于结晶态时所测的电流大于相变层处于非结晶态时的电流。
通过对比通过施加读取电压到相变层所测量的电流与参考电流，可以读取相变层上记录的数据。
传统的相变存储器件包括具有相变层(例如一般称为“GST”层的锗-锑-碲(GeSbTe)层)的存储节点。钛(Ti)层和氮化钛(TiN)层可以顺序沉积(或形成)在相变层上。TiN层用作顶部电极接触层。Ti层用作粘合层以增加TiN层的粘附力。
由于在传统的存储器件中重复进行写操作或读操作，Ti从Ti层向相变层扩散。这样，相变层的成分和电阻可能改变从而在传统的存储器件中产生缺陷。例如，在传统存储器件的耐久试验时由于Ti扩散可能产生设置阻碍失败(set stuck failure)和重置阻碍失败。
可以从图1至3中了解Ti扩散到传统存储器件的存储节点的相变层。
图1举例说明了在350℃退火处理一个小时之后传统的相变存储器件的存储节点的透射电子显微镜(TEM)图像。
参考图1，底部电极2可以为TiN电极，相变层4可以为GST层，粘合层6可以为Ti层以及顶部电极8可以为TiN电极。
图2说明了图1的退火存储节点的高角环形暗场扫描透射电子显微镜(HAADF-STEM)图像。图3是沿图2的a-a’线显示元件剖面的能量色散光谱(EDS)数据。
参考图3，Ti扩散进GST层(也就是相变层)。对于Ti具有较高亲和力的Te运动(或迁移)到粘合层6。
Sb和Ge在与Te相反的方向上运动(或移动)(也就是远离粘合层)。如果Ti扩散到相变层，那么相变层的成分可能变化。
发明内容
示范实施例涉及包括扩散势垒层的存储节点，具有这种存储节点的相变存储器件及其制造方法。其他示范实施例涉及抑制钛(Ti)扩散的存储节点。
为了防止(或减小)相变层的退化，示范实施例提供了一种抑制杂质从层叠在相变层上的上部结构扩散入相变层的存储节点和相变存储器件。
根据示范实施例，提供了一种存储节点，包括底部电极和顶部电极、插入在底部电极和顶部电极之间的相变层以及插入在顶部电极和相变层之间的钛-碲(Ti-Te)基扩散势垒层。
根据示范实施例，提供了一种包括开关元件和如上所述的存储节点的相变存储器件。存储节点可以连接到开关元件。
钛-碲基扩散势垒层可以为其中满足表达式0＜x＜0.5的TixTe1-x层。钛-碲基扩散势垒层可以具有1nm至20nm的厚度。
粘合层可以形成在钛-碲基扩散势垒层和顶部电极之间。粘合层可以为钛(Ti)层。相变层可以为硫属化物(chalcogenide)材料层。硫属化物材料层可以为锗-锑-碲(GeSbTe)基层。
根据示范实施例，提供了一种存储节点的形成方法，包括：形成底部电极；在底部电极上形成相变层；在相变层上形成Ti-Te基扩散势垒层以及在Ti-Te基扩散势垒层上形成顶部电极。
根据示范实施例，提供了一种相变存储器件的制造方法，包括形成开关元件以及将存储节点连接到开关元件。
Ti-Te基扩散势垒层可以为其中满足表达式0＜x＜0.5的TixTe1-x层。Ti-Te基扩散势垒层可以具有1nm至20nm的厚度。Ti-Te基扩散势垒层可以通过溅射、化学气相沉积、蒸镀以及原子层沉积来形成。
在Ti-Te基扩散势垒层上的顶部电极的形成可以包括在Ti-Te基扩散势垒层上形成粘合层以及在粘合层上形成顶层。粘合层可以为钛(Ti)层。
相变层可以由硫属化物材料形成。硫属化物材料可以为GeSbTe基材料。
由于可以抑制从层叠在相变层上的上部结构到相变层的Ti扩散，可以减小由于钛扩散使相变存储器件产生问题的可能性，增加相变存储器件的运行可靠性。
图说明
下面通过结合相应附图的详细描述可以更清楚的理解本发明。图1-13表示在此描述的非限制的示范性实施例。
图1说明了在退火处理之后传统相变存储器件的存储节点的透射电子显微镜(TEM)图像。
图2说明了图1的退火存储节点的高角环形暗场扫描透射电子显微镜(HAADF-STEM)图像。
图3说明了显示沿着图2的a-a’线的元件剖面的能量色散光谱(EDS)数据。
图4是说明根据示范性实施例的相变存储器件的横截面图。
图5是说明根据示范性实施例的相变存储器件的横截面图。
图6说明图4的相变存储器件的存储节点的TEM图像。
图7说明图6的退火存储节点的HAADF-STEM图像。
图8说明显示沿着图7的a-a’线的元件剖面的EDS数据。以及
图9至13是说明根据示范性实施例的相变存储器件的制造方法的横截面图。
具体实施方式
现在参考在其中显示一些示范实施例的附图更充分地描述不同的示范实施例。在附图中，为了清晰可以放大层和区域的厚度。
在此公开详细的例证实施例。然而，在此公开的具体结构和功能细节仅是典型的为了描述示范实施例。然而，本发明可以许多替换形式体现并且不应解释为仅仅限定为在此所述的示范实施例。
因而，当示范实施例能够具有不同的修改和替换形式时，其实施例通过附图中的例子的形式来显示并且在此将详细描述。然而，应当理解，没有将本发明限定为所公开的特定形式，而是反过来，本发明覆盖落入本发明范围的所有的修改、等价物以及替换。遍及整个附图的表述，类似的附图标记代表类似的元件。
可以理解，虽然术语第一、第二等可以在此用来表述不同的元件，但是这些元件不应该被这些术语所限定。这些术语仅仅用来区别一个元件和另一个元件。例如，在不超出本发明范围的情况下，第一元件可表述为第二元件，以及，类似地，第二元件可表述为第一元件。如在此所使用的，术语“和/或”包括一个或更多关联所列项中的任何一个和所有组合。
可以理解当元件被表述为与另一元件“连接”或“耦合”时，它可以直接与另一元件连接或耦合或者可能存在中间元件。相反，当元件被表述为与另一元件“直接相连”或“直接耦合”时，则没有中间元件存在。用来描述元件之间关系的其他词语应该以类似的方式解释(例如，“在…之间”与“直接在…之间”、“相邻”与“直接相邻”等)。
在此使用的术语仅仅是为了表述具体实施例的目的，并没有对发明进行限定。在此使用的单数形式“该”也旨在包括复数形式，除非上下文明确指出其它的意思。进一步可以理解术语“包括和/或“包含”，当在此使用时，指定所述的特征、整体、步骤、操作、元件和/或成分的存在，但是不排除存在或增加一个或更多的其他特征、整体、步骤、操作、元件、成分和/或其组。
可以理解，虽然术语第一、第二、第三等可以在此用来表述不同的元件、成分、区域、层和/或部分、但是这些元件、成分、区域、层和/或部分不应被这些术语限定。这些术语仅仅用来区别一个元件、成分、区域、层或部分与另一区域、层或部分。因此，在不超出本发明范围的情况下，下面讨论的第一元件、成分、区域、层或部分可以表述为第二元件、成分、区域、层或部分。
为了便于表述，例如 “下面”、“下方”、“下”、“上方”、“上”等等的空间相对术语可以在此用来表述如在附图中所示出的一个元件或特征与另一元件或特征之间的关系。可以理解，空间相对术语旨在包括在使用或运行中的器件的除附图中所描述的方位外的不同方位。例如，如果附图中的器件翻转，被表述为在其他元件或特征“下方”或“下面”的元件于是就被取向为在其它元件或特征“上方”。因此，例如，术语“下方”包括上方和下方这两个方向。器件可以有其它的取向(旋转90度或以其他取向显示或说明)并且应当相应解释在此使用的空间相对描述语。
在此通过参考作为理想实施例(和中间结构)的示意图的横截面图来描述示范实施例。同样地，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。因而，实施例不应被解释为限定在于此显示的区域的特定形状，而是可以包括由例如制造产生的形状偏差。例如，表述为矩形的注入区域可以具有圆形的或弯曲的特征和/或在其边缘的(例如注入浓度的)梯度而不是从注入区至非注入区的突变。同样地，通过注入形成的掩埋区可以导致在掩埋区和通过其可以产生注入的表面之间的区域中的某些注入。因此，在附图中说明的区域实际上是示意性的以及它们的形状不必说明器件的区域的实际形状且对保护范围没有限定。
也应说明的是在一些替换执行中，根据在图中说明之外的顺序可以产生所说明的功能/行为。例如，根据有关的功能/行为，连续示出的两幅图实际上可以基本上同时执行或有时可以以相反的顺序执行。
为了更具体的描述示范实施例，将参照附图详细地表述各个方面。然而，本发明并不限于所表述的示范实施例。
示范实施例涉及包括扩散势垒层的存储节点，具有这种存储节点的相变存储器件及其制造方法。其他的示范实施例涉及抑制钛(Ti)扩散的存储节点以及一种相变存储器件的制造方法。
图4是说明根据示范性实施例的相变存储器件的横截面图。
参考图4，第一杂质区域12和第二杂质区域14彼此隔离地形成在基板10中。第一和第二杂质区域12和14可以通过利用所需要的导电杂质(例如n型杂质)掺杂基板10来形成。第一和第二杂质区域12和14中的一个可以为源区以及另一个可以为漏区。
栅结构20可以沉积在基板10上在第一和第二杂质区域12和14之间。沟道区域16可以安置(形成)在栅结构20下方。栅结构20包括依次层叠在基板10上的栅绝缘层18和栅电极19。在其上形成第一和第二杂质区域12和14的基板10以及栅结构20构成晶体管。
第一绝缘夹层22可以形成在基板10上覆盖晶体管。第一绝缘夹层22可以由介电材料(例如氧化硅(SiOx)或氮氧化硅(SiOxNy))形成。第一接触孔h1可以形成在第一绝缘夹层22中暴露第二掺杂区域14。第一接触孔h1可以由导电插塞24充满。底部电极30可以安置(或形成)在第一绝缘夹层22上覆盖导电插塞24的暴露的表面。
第二绝缘夹层32可以层叠在第一绝缘夹层22上覆盖底部电极30。第二接触孔h2可以形成在第二绝缘夹层32中暴露底部电极30的一部分。第二接触孔h2可以由底部电极接触层30a充满。底部电极接触层30a可以由导电材料(例如氮化钛(TiN)或氮化钛铝(TiAlN))形成。第二绝缘夹层32可以由与第一绝缘夹层22相同的材料形成。
相变层38可以安置(或形成)在第二绝缘夹层32上覆盖底部电极接触层30a的暴露的表面。扩散势垒层36和顶部电极40可以依次层叠在相变层38上。底部电极30、底部电极接触层30a、相变层38、扩散势垒层36以及顶部电极40构成存储节点S。扩散势垒层36可以起到粘合层的作用。顶部电极40可以为TiN电极或TiAlN电极。
存储节点S的相变层38可以由锗-锑-碲(GeSbTe，GST)基硫属化物材料形成。相变层38可以由选自由硫属化物合金、包括5A族元素的Sb-Te合金、包括5A族元素的Sb-Se合金、包括6A族元素的Sb-Te合金、包括6A族元素的Sb-Se合金、二元相变硫属化物合金、四元相变硫属化物合金、具有多个电阻状态的过渡金属氧化物及其组合组成的群组中的一个形成。
硫属化物合金可以为选自由锗-锑-碲(Ge-Sb-Te)、氮-锗-锑-碲(N-Ge-Sb-Te)、砷-锑-碲(As-Sb-Te)、铟-锑-碲(In-Sb-Te)、锗-铋-碲(Ge-Bi-Te)、锡-锑-碲(Sn-Sb-Te)、银-铟-锑-碲(Ag-In-Sb-Te)、金-铟-锑-碲(Au-In-Sb-Te)、锗-铟-锑-碲(Ge-In-Sb-Te)、硒-锑-碲(Se-Sb-Te)、锡-铟-锑-碲(Sn-In-Sb-Te)、砷-锗-锑-碲(As-Ge-Sb-Te)及其组合所组成的群组中的一个。
包括5A族元素的Sb-Te合金可以为选自由钽-锑-碲(Ta-Sb-Te)、铌-锑-碲(Nb-Sb-Te)、钒-锑-碲(V-Sb-Te)及其组合所组成的群组中的一个。
5A族元素-锑-硒合金可以为选自由钽-锑-硒(Ta-Sb-Se)、铌-锑-硒(Nb-Sb-Se)、钒-锑-硒(V-Sb-Se)及其组合所组成的群组中的一个。
包括6A族元素的Sb-Te合金可以为选自由钨-锑-碲(W-Sb-Te)、钼-锑-碲(Mo-Sb-Te)、铬-锑-碲(Cr-Sb-Te)及其组合所组成的群组中的一个。
包括6A族元素的Sb-Se合金可以为选自由钨-锑-硒(W-Sb-Se)、钼-锑-硒(Mo-Sb-Se)、铬-锑-硒(Cr-Sb-Se)及其组合所组成的群组中的一个。
二元相变硫属化物合金可以为选自由Ga-Sb、Ge-Sb、In-Sb、In-Se、Sb-Te、Ge-Te及其组合所组成的群组中的至少一个。
四元相变硫属化物合金可以为选自由Ag-In-Sb-Te、(Ge-Sn)-Sb-Te、Ge-Sb-(Se-Te)、Te-Ge-Sb-S及其组合所组成的群组中的至少一个。
具有多个电阻状态的过渡金属氧化物可以为选自由NiO、TiO2、HfO、Nb2O5、ZnO、WO3、CoO、PCMO(PrxCa(1-x)MnO3)及其组合所组成的群组中的至少一个。
存储节点S的扩散势垒层36可以为钛-碲(Ti-Te)基材料层。Ti-Te基材料层可以由包括Ti和Te的材料形成。Ti-Te基材料可以为TixTe1-x，其中满足表达式0＜x＜0.5。Ti-Te基材料层可以由其中满足表达式0.2＜x＜0.4的TixTe1-x形成。
Ti对于Te具有较高亲和力。这样，如果Ti和Te都用来形成薄膜，则Ti被Te束缚，阻止Ti扩散进入相变层38。
扩散势垒层36可以具有1nm至20nm的厚度。扩散势垒层36可以具有5nm至15nm的厚度。
由于扩散势垒层36包含在存储节点S内，因此可以抑制在相变层38和顶部电极40之间的钛扩散。可以避免(或防止)相变层38和顶部电极40之间的剥落现象。
图5是说明根据示范性实施例的相变存储器件的横截面的图。为了简短，图4和5中的相同元件的描述将被省略。
参考图5，粘合层39可以安置(或形成)在扩散势垒层36和顶部电极40之间。粘合层39可以为Ti基材料层。
粘合层39避免(或减少)发生在相变层38和顶部电极40之间的剥落现象的可能性。扩散势垒层36抑制从粘合层39至相变层38的Ti扩散。粘合层39可以是由Ti形成的单层。粘合层39可以具有5nm至15nm的厚度。
以下的实验测试包括在根据示范性实施例的存储节点S内的扩散势垒层的Ti扩散阻挡性能。
在实验中，存储节点以上述方式形成。存储节点在350℃下进行一个小时的退火。应用透射电子显微镜(TEM)、高角环形暗场扫描透射电子显微镜(HAADF-STEM)等来测试退火的存储节点以确定Ti是否扩散。
存储节点的底部电极接触层由TiN来形成。相变层为GST层。扩散势垒层36为Ti-Te层。顶部电极40为Ti电极。
图6说明在上述试验中使用的存储节点的TEM图像。图7说明退火的存储节点的HAADF-STEM图像。图8说明显示沿着图7的a-a’线的元件剖面的EDS数据。
参考图8，如果Ti与Ge、Sb以及Te(形成相变层38的元素)相比，没有观察到Ti扩散进入GST层(相变层38)。
图9至13是说明根据示范性实施例的相变存储器件的制造方法的横截面图。
在实施例中描述的材料层可以通过在半导体存储器件的制造中公知的气相沉积法来形成(例如溅射、金属有机化学气相沉积(MOCVD)、包括化学气相沉积(CVD)和物理气相沉积(PVD)的蒸镀)。为了简短，不再给出它们的详细描述。
参考图9，栅结构20可以形成在基板10的所需要的区域上。栅结构20可以通过依次层叠栅绝缘层18和栅电极19来形成。导电杂质可以使用栅结构20为掩膜离子注入到基板10中。导电杂质可以为n型杂质。由于导电杂质的注入，第一和第二杂质区域12和14可以以栅结构20在其中间的方式形成在基板10中。第一和第二杂质区域12和14中的一个可以作为源区以及另一个可以作为漏区。栅结构20、第一和第二杂质区域12和14以及基板10形成为开关元件的晶体管。在第一和第二杂质区域12和14之间位于基板10的栅绝缘层18正下方的区域可以变成沟道区域16。
参照图10，第一绝缘夹层22可以形成在基板10上覆盖晶体管。第一绝缘夹层22可以由介电材料(例如SiOx或SiOxNy)形成。第一接触孔h1可以形成在第一绝缘夹层22中从而暴露第二杂质区域14。导电插塞24可以通过采用导电材料充满第一接触孔h1来形成。底部电极30可以形成在第一绝缘夹层22上覆盖导电插塞24的暴露的表面。底部电极30可以由TiN或TiAlN形成。底部电极30可以由硅化物形成，硅化物包含选自由Ag、Au、Al、Cu、Cr、Co、Ni、Ti、Sb、V、Mo、Ta、Nb、Ru、W、Pt、Pd、Zn、Mg及其组合所组成的群组中的一个。底部电极30可以通过CVD、ALD或采用金属离子注入的退火形成，但是不限于此。
参考图11，第二绝缘夹层32可以形成在第一绝缘夹层22上覆盖底部电极30。第二绝缘夹层32可以由介电材料(例如SiOx或SiOxNy)形成。第二接触孔h2可以形成在第二绝缘夹层32中暴露底部电极30的顶表面的一部分。底部电极接触层30a可以通过采用TiN或TiAlN充满第二接触孔h2来形成。底部电极接触层30a可以为电阻加热器。底部电极接触层30a的顶表面的宽度可以小于底部电极30的顶表面的宽度。
参考图12，相变层38、扩散势垒层36以及顶部电极40可以依次层叠在第二绝缘夹层32上覆盖底部电极接触层30a的顶表面。扩散势垒层36可以起到粘合层的作用。相变层38、扩散势垒层36以及顶部电极40可以分别由与图4所描述的那些对应部分相同的材料形成。扩散势垒层36可以具有与图4所描述的扩散势垒层36相同的厚度。扩散势垒层36可以通过气相淀积(例如溅射、MOCVD或蒸镀)形成。顶部电极40可以通过CVD、ALD、溅射或蒸镀形成。
如果扩散势垒层36通过溅射形成，则为了改变(或控制)扩散势垒层36的成分，用于Te靶的溅射功率可以设置成30W以及用于Ti靶的溅射功率可以设置成30W至100W。如果施加到Ti靶的溅射功率可以控制在50W至80W的范围。最佳功率水平可以通过靶的尺寸来确定。在溅射期间，扩散势垒层36的沉积温度可以在从150℃到350℃的范围。扩散势垒层36的沉积温度可以为200℃或大约200℃。
在顶部电极40形成之后，光刻胶层图形P1可以形成在顶部电极40上，确定将形成存储节点S(参见图4)的区域。顶部电极40、扩散势垒层36以及相变层38可以采用光刻胶层图形P1作为蚀刻掩膜依次蚀刻。光刻胶层图形P1可以移除，形成如图13所示的包括底部电极30、底部电极接触层30a、相变层38、扩散势垒层36以及顶部电极40的存储节点S。
材料层可以添加到存储节点S。例如，Ti基粘合层可以形成在扩散势垒层36和顶部电极40之间。可以形成存储节点S使得扩散势垒层36、Ti基粘合层以及顶部电极40层叠。相变层38和顶部电极40之间的粘合力可以增加。粘合层可以省略。
如上所述，根据示范实施例的相变存储器件包括安置(或形成)在相变层的顶表面上的扩散势垒层。可以降低相变层的性能的杂质(例如Ti)从层叠在相变层上的上部结构(也就是顶部电极和/或Ti基粘合层)的扩散可得到抑制。相变存储器件可以避免(或减小)由于Ti扩散至相变层导致的相变层的退化所产生的缺陷(例如在耐久性试验期间产生的设置阻碍失败和/或重置阻碍失败)。根据示范实施例的相变存储器件的可靠性可以增加。
当示范实施例已经被特别地示出和表述时，本领域的普通技术人员可以理解示范实施例仅仅是例子，并且不应解释为对本申请范围的限定。例如，只要扩散势垒层36被包括在存储节点S内，存储节点S可以修改为多种结构。不经过底部电极30和导电插塞24，底部电极接触层30a可以直接地接触晶体管。因此，本发明的精神和范围由所附权利要求限定。
Claims (19)
1.一种存储节点，包括：
底部电极和顶部电极；
插置在该底部电极和该顶部电极之间的相变层；以及
插置在该顶部电极和该相变层之间的Ti-Te基扩散势垒层。
2.权利要求1所述的存储节点，其中该Ti-Te基扩散势垒层为TixTe1-x层，其中表达式满足0＜x＜0.5。
3.权利要求2所述的存储节点，其中该表达式满足0.2＜x＜0.4。
4.权利要求2所述的存储节点，其中该Ti-Te基扩散势垒层具有1nm至20nm的厚度。
5.权利要求1所述的存储节点，进一步包括位于该Ti-Te基扩散势垒层和该顶部电极之间的粘合层。
6.权利要求5所述的存储节点,其中该粘合层是Ti层。
7.权利要求1所述的存储节点，其中该相变层是硫属化物材料层。
8.权利要求7所述的存储节点，其中该硫属化物材料层是GeSbTe基层。
9.一种相变存储器件，包括：
开关元件；以及
权利要求1所述的存储节点，其中该存储节点与该开关元件相连接。
10.一种形成存储节点的方法，包括：
形成底部电极；
在该底部电极上形成相变层；
在该相变层上形成Ti-Te基扩散势垒层；以及
在该Ti-Te基扩散势垒层上形成顶部电极。
11.权利要求10所述的方法，其中该Ti-Te基扩散势垒层为TixTe1-x层，其中表达式满足0＜x＜0.5。
12.权利要求11所述的方法，其中该表达式满足0.2＜x＜0.4。
13.权利要求10所述的方法，其中该Ti-Te基扩散势垒层具有1nm至20nm的厚度。
14.权利要求10所述的方法，其中该Ti-Te基扩散势垒层通过选自由溅射、化学气相沉积、蒸镀以及原子层沉积所组成的群组中的方法形成。
15.权利要求10所述的方法，其中该顶部电极的形成包括：
在该Ti-Te基扩散势垒层上形成粘合层；以及
在该粘合层上形成顶层。
16.权利要求15所述的方法，其中该粘合层是Ti层。
17.权利要求10所述的方法，其中该相变层由硫属化物材料形成。
18.权利要求17所述的方法，其中该硫属化物材料是GeSbTe基材料。
19.一种制造相变存储器件的方法，包括：
形成开关元件；以及
将权利要求10所述的存储节点连接到该开关元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060120104A KR101131137B1 (ko) | 2006-11-30 | 2006-11-30 | 확산 방지막을 포함하는 상변화 메모리 소자 및 그제조방법 |
| KR120104/06 | 2006-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101192649A true CN101192649A (zh) | 2008-06-04 |
| CN101192649B CN101192649B (zh) | 2012-07-04 |
Family
ID=39474655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710305197XA Active CN101192649B (zh) | 2006-11-30 | 2007-11-30 | 含扩散势垒层的存储节点、相变存储器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7655940B2 (zh) |
| JP (1) | JP2008141199A (zh) |
| KR (1) | KR101131137B1 (zh) |
| CN (1) | CN101192649B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958248B (zh) * | 2009-07-16 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | Pn结二极管、相变随机存储器及其制作方法 |
| CN103794723A (zh) * | 2014-03-04 | 2014-05-14 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器单元及其制备方法 |
| CN104538548A (zh) * | 2015-01-23 | 2015-04-22 | 焦作大学 | 一种新型阻变随机存储器及其制造方法 |
| CN104681718A (zh) * | 2014-11-26 | 2015-06-03 | 焦作大学 | 一种基于石墨烯氧化物的阻变随机存储器及其制备方法 |
| CN106654005A (zh) * | 2015-10-30 | 2017-05-10 | 中国科学院上海微系统与信息技术研究所 | 相变材料层、相变存储器单元及其制备方法 |
| CN106997924A (zh) * | 2016-01-22 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
| CN110061131A (zh) * | 2019-04-23 | 2019-07-26 | 中国科学院上海微系统与信息技术研究所 | 一种相变材料、相变存储单元及其制备方法 |
| CN111725397A (zh) * | 2020-01-19 | 2020-09-29 | 中国科学院上海微系统与信息技术研究所 | 一种相变材料结构、存储器单元及其制作方法 |
| CN113346012A (zh) * | 2021-04-30 | 2021-09-03 | 华中科技大学 | 一种非熔融超晶格相变薄膜材料 |
| WO2023193754A1 (zh) * | 2022-04-06 | 2023-10-12 | 华为技术有限公司 | 相变存储材料和其制备方法、相变存储芯片及设备 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100896180B1 (ko) * | 2007-01-23 | 2009-05-12 | 삼성전자주식회사 | 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법 |
| KR101019989B1 (ko) * | 2008-10-21 | 2011-03-09 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조방법 |
| US9111856B2 (en) * | 2008-12-30 | 2015-08-18 | Micron Technology, Inc. | Method for fabricating a phase-change memory cell |
| KR101653569B1 (ko) * | 2009-09-01 | 2016-09-02 | 삼성전자주식회사 | 상변화 물질을 포함하는 비휘발성 메모리 소자 |
| KR101159170B1 (ko) * | 2010-07-06 | 2012-06-22 | 에스케이하이닉스 주식회사 | 버퍼층을 구비한 상변화 메모리 장치 |
| US8243506B2 (en) | 2010-08-26 | 2012-08-14 | Micron Technology, Inc. | Phase change memory structures and methods |
| US8486743B2 (en) | 2011-03-23 | 2013-07-16 | Micron Technology, Inc. | Methods of forming memory cells |
| CN102593355B (zh) * | 2011-07-13 | 2013-11-27 | 中国科学院上海微系统与信息技术研究所 | 一种Ti-Sb2Te3相变存储材料 |
| US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
| US8546231B2 (en) | 2011-11-17 | 2013-10-01 | Micron Technology, Inc. | Memory arrays and methods of forming memory cells |
| US8723155B2 (en) * | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
| US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
| US8765555B2 (en) | 2012-04-30 | 2014-07-01 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
| KR101530703B1 (ko) * | 2013-10-11 | 2015-06-22 | 한국과학기술연구원 | 상변화 메모리 소자 및 이의 제조방법 |
| JP6162031B2 (ja) * | 2013-11-26 | 2017-07-12 | 株式会社日立製作所 | 相変化メモリおよび半導体記録再生装置 |
| US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
| US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
| US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
| KR102434699B1 (ko) * | 2015-07-31 | 2022-08-22 | 삼성전자주식회사 | 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자 |
| TWI625874B (zh) * | 2015-11-05 | 2018-06-01 | 華邦電子股份有限公司 | 導電橋接式隨機存取記憶體 |
| KR102259289B1 (ko) * | 2018-02-14 | 2021-06-01 | 세종대학교산학협력단 | 원자층 증착법을 이용한 Ti-Te 막 증착 방법, 및 Ti-Te 분리막을 포함하는 다층 상변화 구조체 및 상변화 메모리 소자 |
| TWI771597B (zh) * | 2019-02-22 | 2022-07-21 | 日商東芝記憶體股份有限公司 | 半導體儲存裝置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2926050B2 (ja) * | 1997-07-24 | 1999-07-28 | 松下電子工業株式会社 | 半導体装置及びその製造方法 |
| KR100437458B1 (ko) * | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| KR20040047272A (ko) * | 2002-11-29 | 2004-06-05 | 삼성전자주식회사 | 상전이형 반도체 메모리 장치 |
| US7227170B2 (en) * | 2003-03-10 | 2007-06-05 | Energy Conversion Devices, Inc. | Multiple bit chalcogenide storage device |
| KR100498493B1 (ko) * | 2003-04-04 | 2005-07-01 | 삼성전자주식회사 | 저전류 고속 상변화 메모리 및 그 구동 방식 |
| JP5281746B2 (ja) * | 2004-05-14 | 2013-09-04 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| KR100618855B1 (ko) * | 2004-08-02 | 2006-09-01 | 삼성전자주식회사 | 금속 콘택 구조체 형성방법 및 이를 이용한 상변화 메모리제조방법 |
| KR100827653B1 (ko) * | 2004-12-06 | 2008-05-07 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| US7692272B2 (en) * | 2006-01-19 | 2010-04-06 | Elpida Memory, Inc. | Electrically rewritable non-volatile memory element and method of manufacturing the same |
| KR100748557B1 (ko) * | 2006-05-26 | 2007-08-10 | 삼성전자주식회사 | 상변화 메모리 장치 |
-
2006
- 2006-11-30 KR KR1020060120104A patent/KR101131137B1/ko not_active IP Right Cessation
-
2007
- 2007-11-21 US US11/984,763 patent/US7655940B2/en active Active
- 2007-11-28 JP JP2007307873A patent/JP2008141199A/ja active Pending
- 2007-11-30 CN CN200710305197XA patent/CN101192649B/zh active Active
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958248B (zh) * | 2009-07-16 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | Pn结二极管、相变随机存储器及其制作方法 |
| CN103794723A (zh) * | 2014-03-04 | 2014-05-14 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器单元及其制备方法 |
| CN104681718A (zh) * | 2014-11-26 | 2015-06-03 | 焦作大学 | 一种基于石墨烯氧化物的阻变随机存储器及其制备方法 |
| CN104538548A (zh) * | 2015-01-23 | 2015-04-22 | 焦作大学 | 一种新型阻变随机存储器及其制造方法 |
| CN104538548B (zh) * | 2015-01-23 | 2017-07-11 | 焦作大学 | 一种新型阻变随机存储器及其制造方法 |
| CN106654005B (zh) * | 2015-10-30 | 2019-04-16 | 中国科学院上海微系统与信息技术研究所 | 相变材料层、相变存储器单元及其制备方法 |
| CN106654005A (zh) * | 2015-10-30 | 2017-05-10 | 中国科学院上海微系统与信息技术研究所 | 相变材料层、相变存储器单元及其制备方法 |
| CN106997924A (zh) * | 2016-01-22 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
| CN106997924B (zh) * | 2016-01-22 | 2019-11-26 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
| CN110061131A (zh) * | 2019-04-23 | 2019-07-26 | 中国科学院上海微系统与信息技术研究所 | 一种相变材料、相变存储单元及其制备方法 |
| CN111725397A (zh) * | 2020-01-19 | 2020-09-29 | 中国科学院上海微系统与信息技术研究所 | 一种相变材料结构、存储器单元及其制作方法 |
| CN113346012A (zh) * | 2021-04-30 | 2021-09-03 | 华中科技大学 | 一种非熔融超晶格相变薄膜材料 |
| WO2023193754A1 (zh) * | 2022-04-06 | 2023-10-12 | 华为技术有限公司 | 相变存储材料和其制备方法、相变存储芯片及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080128677A1 (en) | 2008-06-05 |
| KR101131137B1 (ko) | 2012-04-03 |
| JP2008141199A (ja) | 2008-06-19 |
| US7655940B2 (en) | 2010-02-02 |
| CN101192649B (zh) | 2012-07-04 |
| KR20080049483A (ko) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101192649B (zh) | 含扩散势垒层的存储节点、相变存储器件及其制造方法 | |
| CN101271960B (zh) | 相变层及其形成方法,相变存储器件及其制造方法 | |
| US7599216B2 (en) | Phase change memory devices and fabrication methods thereof | |
| EP2577731B1 (en) | Resistance variable memory cell structures and methods | |
| CN1967897B (zh) | 管型相变化存储器形成方法 | |
| CN102097587B (zh) | 具有宽广相变化元素与小面积电极接点的存储器装置 | |
| CN101241966B (zh) | 电阻随机存取存储单元装置 | |
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| US20070008774A1 (en) | Phase change memory device and method of fabricating the same | |
| CN100502029C (zh) | 相变化存储器件及其形成方法 | |
| CN100555653C (zh) | 可编程电阻随机存取存储器及其制造方法 | |
| CN101840928B (zh) | 带有自对准存储元件的多晶硅柱双极晶体管 | |
| US20070200108A1 (en) | Storage node, phase change random access memory and methods of fabricating the same | |
| US7449360B2 (en) | Phase change memory devices and fabrication methods thereof | |
| US20080164452A1 (en) | Scaled-Down Phase Change Memory Cell in Recessed Heater | |
| EP1863092A2 (en) | Memory device, in particular phase change random access memory, with nanowire transistor and method for fabricating the memory device | |
| US8294134B2 (en) | Phase change memory devices having a current increase unit | |
| US20080173859A1 (en) | Storage node and methods of forming the same, phase change memory device having a storage node and methods of fabricating and operating the same | |
| KR101069280B1 (ko) | 상변환 기억 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |