CN101271960B - 相变层及其形成方法,相变存储器件及其制造方法 - Google Patents

相变层及其形成方法,相变存储器件及其制造方法 Download PDF

Info

Publication number
CN101271960B
CN101271960B CN2007101857591A CN200710185759A CN101271960B CN 101271960 B CN101271960 B CN 101271960B CN 2007101857591 A CN2007101857591 A CN 2007101857591A CN 200710185759 A CN200710185759 A CN 200710185759A CN 101271960 B CN101271960 B CN 101271960B
Authority
CN
China
Prior art keywords
layer
phase
lattice
doping
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101857591A
Other languages
English (en)
Other versions
CN101271960A (zh
Inventor
申雄澈
朴柱哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101271960A publication Critical patent/CN101271960A/zh
Application granted granted Critical
Publication of CN101271960B publication Critical patent/CN101271960B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种相变材料层及其形成方法，相变存储器件及其形成方法。该相变材料层是包括上层部分和下层部分的单层。上层部分和下层部分的的晶格是不同的。相变材料层通过供应带有掺杂气体的第一源到衬底形成掺杂的下层而形成。停止该掺杂气体的供应并且通过供应第二源到下层上而形成非掺杂的上层。形成上层和下层使得该上层和下层的晶格不同。

Description

相变层及其形成方法,相变存储器件及其制造方法
技术领域
本发明涉及一种相变层及其形成方法，尤其涉及一种在单层中具有不同晶格的相变层及其形成方法，还涉及一种相变存储器件及其制造方法。
背景技术
传统的相变存储器或相变随机存取存储器(PRAM)包含一存储节点。相变层和晶体管可以连接至该存储节点。根据施加的电压，该相变层的状态可以由晶态转变为非晶态，或者反之亦然。例如，当该施加的电压为设置电压(set voltage)时，该相变层可以由非晶态转化为晶态。当该施加的电压为重置电压(reset voltage)时，该相变层可以由晶态转化为非晶态。该相变层的晶态和非晶态之一对应于数据1，而另一个对应于数据0。
该相变层在晶态时的电阻可能低于该相变层在非晶态时的电阻。因此，当相变层处于晶态时流过该相变层的电流可能大于当其处于非晶态时流过该相变层的电流。通常，通过比较当施加读取电压到该相变层时测量出的电流与参考电流，可以读取记录在相变层中的数据。
在传统的存储节点中，钛(Ti)层和氮化钛(TiN)层可以顺序地沉积在相变层上。该相变层可以是GST(Ge2Sb2Te5)层。该TiN层可以用作顶部电极接触层，而该Ti层可以用作粘结层以提高TiN层的粘结力。
然而，当在传统的存储器件中重复写入操作和/或读取操作时，Ti可以从Ti层扩散至相变层。因此，该相变层的成分和/或电阻可能改变，因此产生缺陷。例如，在耐久试验中由于Ti的扩散可能发生设置停止错误(set stuckfail)和重置停止错误(reset stuck fail)。
这些缺陷可以通过移除Ti层或者形成较薄的Ti层来减少。然而，当移除Ti层或者较薄地形成时，在后续工艺中在该相变层和该顶部电极之间可能产生微起皱(micro lifting)。微起皱可能增加寄生电阻，其可以增加重置电流。这些缺陷可能降低该相变存储器的可靠性。
随着传统的相变存储器的集成度的提高，相变层和顶部电极之间的微起皱可以通过提高它们之间的粘结力来抑制。因此，虽然Ti层需要足够厚，但是由于上面讨论的Ti扩散Ti层不可以足够厚。结果，可能降低传统相变存储器的可靠性和/或集成度。
发明内容
示例性实施例涉及半导体存储器件，例如，在由相同或实质上相同的材料形成的单层中具有不同的晶格的相变层(在这里也称作相变材料层)及其形成方法。示例性实施例也提供具有Ti扩散抑制层、膜或单元的相变存储器件及其制造方法。
示例性实施例提供相变层，其可以抑制自上部沉积层至相变层的杂质扩散，杂质扩散可以恶化相变层的特性。示例性实施例也可以提供形成该相变层的方法。
至少一个示例性实施例提供相变材料层，该相变材料层具有分成上层部分和下层部分的单层。该上层部分和该下层部分的晶格可以不同。该下层部分可以是以掺杂杂质的硫族化物材料层。该下层部分的晶格可以是面心立方(FCC)。该上层部分可以是具有HCP晶格的未掺杂的硫族化物材料层。
根据至少一个示例性实施例，该下层部分可以是Ge-Sb-Te层、Ge-Sb-Te-N层、As-Sb-Te-N层、As-Ge-Sb-Te-N层、Sn-Sb-Te-N层、(5A族元素)-Sb-Te-N层、(6A族元素)-Sb-Te-N层、(5A族元素)-Sb-Se-N层以及(6A族元素)-Sb-Se-N层中的任意一种，它们以氮掺杂。该上层部分可以是Ge-Sb-Te层、As-Sb-Te层、As-Ge-Sb-Te层、Sn-Sb-Te层、(5A族元素)-Sb-Te层、(6A族元素)-Sb-Te层、(5A族元素)-Sb-Se层以及(6A族元素)-Sb-Se层中的任意一种。该上层部分可以是未掺杂的硫族化物材料层。
至少一个其它的示例性实施例提供形成相变材料层的方法。根据至少这个示例性实施例，掺杂的下层可以通过供应带有掺杂气体的第一源材料到衬底来形成。可以停止供应该掺杂气体，并且可以通过供应第二源材料到该下层上来形成非掺杂的上层。该上层和下层可以在结晶形成的温度形成并且该上层和下层的晶格可以是不同的。
根据至少一些示例性实施例，该第一和第二源材料可以是相同的或者不同的。该下层和上层可以由硫族化物材料层形成，并且可以在大约250℃至大约400℃之间形成，包含250℃和400℃。该上层和该下层可以在不同的温度形成。形成该掺杂的下层和形成该非掺杂的上层可以原位进行。
至少一个其它示例性实施例提供相变存储器件。根据至少该示例性实施例，该相变存储器可以包括开关器件和连接到该开关器件的存储节点。该存储节点可以包括顺序沉积的下叠层(stack)、相变材料层和上叠层。该相变材料层可以是具有上层部分和下层部分的单层。该上层部分和该下层部分的晶格可以是不同的。
至少一个其它的示例性实施例提供相变存储器件，其包括开关器件和连接到该开关器件的存储节点。该存储节点可以包括顺序沉积的下叠层、相变材料层、扩散抑制膜和上叠层。该扩散抑制膜可以是非掺杂的相变材料膜。该扩散抑制膜的晶格可以与该相变材料层的晶格不同。
根据至少一些示例性实施例，相变材料层和扩散抑制膜可以由硫族化物材料形成。该相变材料层的晶格可以是FCC并且该扩散抑制膜的晶格可以是HCP。该上叠层可以包括顺序沉积的粘结层和顶部电极。
至少一个其它示例性实施例提供一种包括开关器件和连接到该开关器件的存储节点的相变存储器件的制造方法。在至少这个示例性实施例中，可以顺序地形成下叠层、相变材料层和上叠层。该相变材料层可以通过提供带有掺杂气体的第一源材料到衬底上形成掺杂下层来形成。可以停止供应掺杂气体并且可以通过提供第二源材料到下层上形成非掺杂的上层。上层和下层可以在用于形成结晶结构的温度形成，该上层和下层的晶格可以是不同的。
在制造相变存储器件的方法的另一个示例性实施例中，该相变存储器件包括开关器件和连接到该开关器件的存储节点，该存储节点可以通过顺序地形成下叠层、相变材料层、扩散抑制膜和上叠层来形成。该扩散抑制膜可以由非掺杂的相变材料膜在形成结晶结构的温度形成，以具有与该相变材料层的晶格不同的晶格。
附图说明
示例性实施例将通过详细描述附图而变得更加清晰，在附图中：
图1是根据示例性实施例由在上层和下层具有不同的晶格的单层形成的相变层的截面图；
图2和3是示出根据一示例性实施例形成相变层的方法的截面图；
图4和5是示出当层是GST层时，相变层的示例性实施例中上层P2和下层P1的每个的表面粗糙度的原子力显微图像的实例；
图6是示出在大约200℃和大约400℃之间包含200℃和400℃形成的掺杂氮的GST膜的X射线衍射图样的图表的实例；
图7是示出在不同温度形成的中性(normal)(非掺杂)GST膜的X射线衍射图样的图表的实例；
图8是根据示例性实施例的具有Ti扩散抑制单元的相变存储器件的截面图；
图9示出了在施加重置电流后的相变存储器件的相变层的状态；
图10是示出了在沿图9中的线10-10’的方向上自顶部电极至底部电极接触层的材料成分分布的图表的实例；以及
图11到13是示出了根据示例性实施例的制造相变存储器件的方法的截面图。
具体实施方式
现在将参照其中示出了一些示例性实施例的附图更加充分地描述各种示例性实施例。在附图中，为了清楚而夸大了层和区域的厚度。
此处公开了详细的说明性的示例性实施例。然而，此处公开的具体结构和功能的细节仅仅代表用于描述示例性实施例的目的。然而，本发明可以以多个替换形式实施，并且不应当理解为仅仅限制于此处阐述的示例性实施例。
因此，尽管示例性实施例能有多个修改或可替换的形式，其实施例通过附图中实例示出，并且在此详细地描述。然而应该明白，此处并没有意图限制示例性实施例为此处公开的特别形式，但是相反，示例性实施例将覆盖落入到本发明的范围内的所有修改、等同特征和替换。所有附图描述中相同的附图标记代表相同的元件。
应该理解，虽然这里可使用术语第一、第二等描述各种元件，但这些元件不应受限于这些术语。这些术语仅用于将一个元件与另一元件区别开。例如，在不背离示例性实施例的范围的前提下，第一元件可以称为第二元件，类似地，第二元件可以称为第一元件。在此使用的术语“和/或”包括一个或者多个相关所列项目的任一和所有组合。
应该理解，当提及一个元件或者层“形成在”另一个元件或者层“上”时，其可以是直接或者是间接形成在其它元件或者层上。即，例如，可以存在插入的元件或者层。相反，当提及一个元件或层“直接形成在”另一个元件“上”时，不存在插入元件或者层。应当使用相同的方式来解释其它用于描述元件或者层之间的关系的词语(例如“在…之间”相对于“直接在…之间”，“相邻”相对于“直接相邻”，等等)。
这里所用的术语仅仅是为了描述特定实施例，并非要限制本发明。如此处所用的，除非上下文另有明确表述，否则单数形式“一(a)”、“一(an)”和“该(the)”均同时旨在包括复数形式。需要进一步理解的是，术语“包括(comprise)”、“包括(comprising)”、“包含(include)”和/或“包含(including)”，当在此使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。
还应当注意在一些可替换的实施例中，注意到功能/作用可以在附图表述的顺序之外而产生。例如，根据所涉及的功能/作用，连续示出的两幅附图可以实际上基本上同时执行或者有时可以以相反的顺序来执行。
将参照附图详细地描述在单层中具有不同晶格的相变层及其制造方法、具有Ti扩散抑制单元的相变存储器件及其制造方法的示例性实施例。在附图中，为了清楚而夸大了层或者区域的厚度。
图1是根据示例性实施例的相变层(此处也称作相变材料层)的截面图。
参照图1，相变层PL可以包括下层(或部分)P1和上层(或部分)P2。该下层P1和该上层P2可以顺序地形成。下层P1的厚度t1可以在大约10nm到大约100nm之间，包含端值。上层P2的厚度t2可以在大约5nm到大约30nm之间，包含端值。该厚度t1和t2可以在形成相变层PL时调整。该下层P1和该上层P2可以在掺杂程度上不同，但是可以由相同或者基本上相同的材料形成。例如，下层P1可以是以氮等掺杂的GST层(例如Ge2Sb2Te5等)，而上层P2可以是没有杂质的GST层。
因为下层和上层P1和P2由相同或者基本上相同的材料形成，所以该相变层PL可以包括单层。为了清楚和便于分类，附图中示出了位于下层和上层P1和P2之间的分界线。
下层P 1的晶格可以是面心立方(FCC)，而上层P2的晶格可以是六方密堆积(HCP)。
下层P1可以是除GST层之外的硫族化物层，例如，Ge-Sb-Te-N层、As-Sb-Te-N层、As-Ge-Sb-Te-N层、Sn-Sb-Te-N层、(5A族元素)-Sb-Te-N层、(6A族元素)-Sb-Te-N层、(5A族元素)-Sb-Se-N层以及(6A族元素)-Sb-Se-N层，它们可以是掺杂杂质的。在一个实例中，下层P1可以是以一给定浓度掺杂杂质的GST层。例如，该下层P1可以是以大约2wt％的杂质(例如，氮)浓度掺杂的GST层。
上层P2可以是除GST层之外的非掺杂的硫族化物层。例如该上层P2可以是Ge-Sb-Te层、As-Sb-Te层、As-Ge-Sb-Te层、Sn-Sb-Te层、(5A族元素)-Sb-Te层、(6A族元素)-Sb-Te层、(5A族元素)-Sb-Se层以及(6A族元素)-Sb-Se层。
图2和3是示出根据示例性实施例形成相变层一方法的截面图。
参照图2，该下层P1可以形成在衬底8上到第一厚度t1。该下层P1可以是以上参照图1描述的掺杂杂质的硫族化物层。当该下层P1是掺杂氮的GST层时，例如，该下层P1可以通过将用于GST沉积的源材料与掺杂氮气一起供应到衬底8来形成。用于GST沉积的源材料可以使用溅射沉积方法、化学气相沉积(CVD)、有机金属化学气相沉积(MOCVD)等来供应。当使用CVD或者MOCVD时，用于GST层的源材料可以以前驱体的形式供应。
在形成该下层P1时，氮的掺杂浓度可以在大约1％至大约10％之间，包括端值。在一个实例中，氮的掺杂浓度可以为大约2％。沉积温度可以在约250℃至约400℃之间，包含端值。在一个实例中，沉积温度可以为大约300℃。这样的沉积工艺可以进行直到下层P1的第一厚度t1在约10nm到约100nm之间，包括端值。如上面所述形成的下层P1的晶格可以具有面心立方(FCC)格子，在下文中将更加详细地描述。
参照图3，上层(或部分)P2可以形成在下层(或部分)P1上到第二厚度t2。上层P2可以由参照图1描述的非掺杂的硫族化物材料形成。上层P2可以由和下层P1相同或者基本上相同的方式来形成，除了当形成上层P2时没有供应掺杂气体。根据至少这个示例性实施例，在下层P1形成到第一厚度t1之后，该工艺可以通过停止供应掺杂气体同时保持其它工艺条件来在原位继续。因为在停止供应掺杂气体后该工艺可能形成上层P2，所以可以继续该工艺直到上层P2的第二厚度t2。根据至少这个示例性实施例，用于形成下层P1和上层P2的工艺可以是一个连续的工艺，或者可选择地，是形成单层的两个单独的工艺。
如图3所示，非掺杂的硫族化物材料可以被沉积在下层P1上。如上所述形成的上层P2的晶格可以与下层P1不同。例如，上层P2的晶格可以是HCP，其在下文中将更详细地描述。
当上层P2是GST层(例如中性GST层)时，例如，可以在形成下层P1后通过继续形成下层的工艺来形成上层P2，但是没有掺杂气体(例如氮)的供应。可以继续该工艺直到具有约5nm和约30nm之间(包含端值)的厚度的上层P2形成在下层P1上。通过上述工艺，其中上部和下部晶格不同的单相变层PL可以形成在衬底8上。
在另一个示例性实施例中，下层P1和上层P2可以通过改变形成下层P1和上层P2的温度在上述的连续原位工艺中形成。在这个实例中，下层P1和上层P2的形成温度可以如此设置，以使下层P1的晶格形成为FCC而使上层P2的晶格形成为HCP。例如，当相变层PL是GST层时，下层P1可以根据上面所描述的工艺条件来形成。上层P2可以根据上面所描述的用于下层P1的工艺条件来形成，但是在与约250℃至约400℃之间包含端值的下层P1的温度不同的温度。例如，上层P2可以在大约180℃或者约250℃的温度形成，并且没有供应掺杂气体。
图4和5是示出了当层P1和P2是GST层时，上层P2和下层P1的每个的表面粗糙度的原子力显微图像的实例。如图4和5所示，在上层P2和下层P1之间的表面粗糙度并没有显著差异。在这个实例中，图4中上层P2的表面粗糙度为约2.2nm而图5中的下层P1的粗糙度为约1.8nm。在上层P2和下层P1之间的表面粗糙度的差异为约0.4nm。这样，在由上层P2和下层P1形成的单位单元的相变层之间有较小的形貌差异。
图6是示出分别形成在约200℃和约400℃的掺杂氮的GST膜的X射线衍射图样的图表的实例。如图6所示，分别在约200℃和约400℃的温度形成的掺杂氮的GST膜的X射线衍射图样G1和G2的所有晶体峰值是一致的。该X射线衍射图样G1和G2示出在约200℃和约400℃形成的掺杂氮GST膜具有FCC晶格结构。
图7是示出在不同温度形成的中性(非掺杂)GST膜的X射线衍射图样的图表的实例。参照图7，出现在分别在约150℃和约200℃的温度形成的中性GST膜的X射线衍射图样G22和G33中的峰(下文中称作第一峰)主要产生在晶面(200)和(220)上。这意味着在约150℃和约200℃形成的中性GST膜的晶格是FCC。
图7中进一步示出，出现在分别在约250℃和约300℃的温度形成的中性GST膜的X射线衍射图样G44和G55中的峰(下文中称作第二峰)与第一峰不同。该第二峰与在中性GST膜的晶格为HCP时产生的峰相同。这样，如图7所示，当中性GST膜在约250℃和约300℃形成时，该晶格可以是HCP。在图7中，在大约室温形成的中性GST膜的X射线衍射图样G11中有较小的晶体峰。这一结果意味着在室温(例如一低于约150℃的温度)下形成的GST膜可以是非晶的且不具有晶格。
如图6和7所示，根据示例性实施例的方法，在约300℃形成的相变层PL的第一层P1可以是掺杂氮的GST层并且可以具有FCC晶格。在约300℃形成的相变层PL的第二层P2可以是具有HCP晶格的中性GST层。
图8是示出根据示例性实施例的具有Ti扩散抑制(例如防止)单元的相变存储器件的截面图。参照图8，可以在衬底10上形成第一和第二杂质区域12和14。在衬底10上该第一和第二杂质区域12和14可以彼此分离。第一和第二杂质区域12和14可以通过以导电杂质例如氮等掺杂该衬底来形成。第一和第二杂质区域12和14中的一个可以是源极而另一个可以是漏极。
栅极叠层20可以形成在第一和第二杂质区域12和14之间的衬底10上。沟道区16可以形成在第一和第二杂质区域12和14之间的栅极叠层20下面。该栅极叠层20可以包括栅极绝缘膜18和栅极电极19。绝缘膜18和栅极电极19可以顺序地堆叠。其上形成有第一和第二杂质区域12和14的衬底10的部分和栅极叠层20一起形成晶体管。
第一绝缘夹层22可以形成在衬底10上。第一绝缘层22可以覆盖该晶体管。在该第一绝缘夹层22中可以形成第一接触孔h1。该第一接触孔h1可以暴露至少第二杂质区域14的表面的一部分。第一接触孔h1可以以导电插塞(conductive plug)24填充。底部电极30可以形成在该第一绝缘夹层22上。该底部电极30可以覆盖在第一接触孔h1中的导电插塞24的暴露表面。第二绝缘夹层32可以沉积在第一绝缘夹层22上。该第二绝缘夹层32可以覆盖底部电极30。第二接触孔h2可以形成在第二绝缘夹层32中。第二接触孔h2可以暴露底部电极30的一部分。
第二接触孔h2可以以底部电极接触层30a填充。该底部电极30和底部电极接触层30a可以形成下叠层。底部电极接触层30a可以是例如TiN、TiAlN等的导电材料层。该第二绝缘夹层32可以是与第一绝缘夹层22相同或基本上相同的材料层。覆盖底部电极接触层30a的暴露表面的相变层34可以形成在第二绝缘夹层32上。可以在相变层34上顺序地沉积粘结层36和顶部电极38。粘结层36和顶部电极38可以形成上叠层。粘结层36可以是Ti层等，且该顶部电极38可以是TiN电极等。下叠层、相变层34和上叠层可以组成存储节点S。
相变层34可以包含下层(或部分)34a和上层(或部分)34b。可以顺序地形成下层34a和上层34b。相变层34可以与以上参照图1描述的相变层PL相同或者基本上相同。这样，下层34a和上层34b可以分别与下层P1和上层P2相同或者基本上相同。下层34a的晶格可以是FCC而上层34b的晶格可以是HCP。下层34a和上层34b的其它的规格和/或特征可以分别与下层P1和上层P2的规格和/或特征相同或者基本上相同。
图9示出了在施加重置电流后的相变存储器件的相变层68的状态(或者相)。如图9所示，覆盖底部电极接触层62的上表面的相变层68的第一区域64可以是非晶的。第一区域64可以是其中由于重置电流产生的热而使相由晶态转变到非晶态的区域。由重置电流产生的热量可以经由第一区域64传输到相变层68的另一个区域。传输到第一区域64外部的热量可能不足以将相变层68的状态改变到非晶态，但是足以改变相变层68的晶格。因此，围绕相变层68的第一区域64的局部区域66(下文中称作第二区域)的相可以未变成非晶，但是晶格可以由FCC变为HCP。
此外，传输到相变层68的第二区域66的外部的热量可能不足以改变晶格。因此，除了相变层的第一和第二区域64和66以外的区域的相和晶格可以保持与在施加重置电流之前相同的结晶状态和FCC晶格结构。在图9中，示出了绝缘夹层60、粘结层(Ti层)70和顶部电极80。
图10是示出在沿图9中线10-10’方向上的自顶部电极80至底部电极接触层62的材料成分分布的图表的实例。图10的图表使用顶部电极80的上表面作为参考点来描述。在图10中，第一到第五曲线C1-C5分别显示了Ti、W、Te、Sb和Ge的分布。第一至第五部分T1-T5分别对应包括顶部电极80和Ti粘结层70的区域、相变层68的第二区域66与Ti粘结层70之间的区域、相变层68的第二区域66、相变层68的第一区域64和底部电极接触层62。
在图10中，如第一曲线C1所示，尽管可能是相对较小的量，但是Ti可以分布在第二到第四部分T2-T4之间。结果，粘结层70中的Ti可以向下扩散。图10中还示出，Ti可以在第一部分T1中分布最多且在第二部分T2的起点附近减少。在对应相变层68的第二区域66的第三部分T3的起点处，Ti又可能减少。因此，在相变层68的第一区域64(例如非晶区域)中的Ti的分布可能减少(例如变得较小)。如图10所示，第三部分T3的存在可以抑制Ti的扩散。第三部分T3可以是相变层68的第二区域66所位于的区域。相变层68的第二区域66和其它区域之间的不同可以是第二区域66的晶格是HCP。因此，具有HCP晶格的相变层可以用作抑制和/或防止Ti扩散的阻挡层。
考虑到根据示例性实施例的在相变存储器件的相变层34中的上层34b的晶格是HCP，上层34b可以作为阻挡层来抑制和/或防止杂质(例如Ti)从形成在上层34b上的材料层扩散。例如，上层34b可以作为阻挡层来抑制和/或防止杂质(例如Ti)从粘结层36扩散至相变层34。
现在将关于图11-13描述根据示例性实施例的制造相变存储器件的方法。
参照图11，栅极叠层20可以形成在衬底10的一给定区域上。该栅极叠层20可以通过在衬底10上顺序地沉积栅极绝缘膜18和栅极电极19来形成。可以用该栅极叠层20作为掩模将导电杂质离子注入到衬底10中。该导电杂质可以是，例如，n型杂质。由于注入了导电杂质，该第一和第二杂质区域12和14可以在该栅极叠层20的相对侧的衬底10中或衬底10上形成。根据至少这个示例性实施例，第一和第二杂质区域12和14中的一个可以为源极，而另一个可以为漏极。第一和第二杂质区域12和14以及栅极叠层20可以组成还称作开关器件的晶体管。在第一和第二杂质区域12和14之间的衬底10的在栅极绝缘膜18之下的区域可以称作沟道区域16。
该第一绝缘夹层22可以形成在衬底10上。该第一绝缘夹层22可以覆盖晶体管。该第一绝缘夹层22可以由例如SiOx、SiOxNy等的介电材料形成。第一接触孔h1可以形成在第一绝缘夹层22中。第一接触孔h1可以暴露第二杂质区域14的至少一部分。导电插塞24可以通过用导电材料填充第一接触孔h1来形成。底部电极30可以形成在第一绝缘夹层22上。底部电极30可以覆盖导电插塞24的露出表面。底部电极30可以由TiN、TiAlN等形成。底部电极30也可以由硅化物形成，该硅化物包括选自于包括Ag、Au、Al、Cu、Cr、Co、Ni、Ti、Sb、V、Mo、Ta、Nb、Ru、W、Pt、Pd、Zn、Mg及其组合等的一组金属离子中的任意一种。底部电极30可以使用CVD、ALD、通过金属离子注入的热处理等来形成，但是示例性实施例不限于此。
参照图12，该第二绝缘夹层32可以形成在第一绝缘夹层22上。该第二绝缘夹层32可以覆盖底部电极30。第二绝缘夹层32可以由例如SiOx、SiOxNy等的介电材料形成。暴露底部电极30的部分上表面的第二接触孔h2可以形成在第二绝缘夹层32中。底部电极接触层30a可以通过用TiN、TiAlN等填充第二接触孔h2来形成。
参照图13，相变层34可以形成在第二绝缘夹层32上。相变层34可以覆盖底部电极接触层30a的上表面。粘结层36和顶部电极38可以顺序地沉积在相变层34上。可以通过在第二绝缘夹层32上沉积(例如顺序沉积)下层34a和上层34b来形成相变层34。相变层34可以与图1中的相变层PL相同或者基本上相同。因此，下层34a和上层34b可以使用以上参照图2和3描述的形成下层P1和上层P2的方法的示例性实施例来形成。下层34a和上层34b可以由分别与形成下层P1和上层P2的材料相同或者基本上相同的材料形成。
在形成顶部电极38后，可以在顶部电极38上形成光致抗蚀剂图形50。光致抗蚀剂图形50可以限定出形成图8中的存储节点S的区域。可以使用该光致抗蚀剂图形50作为蚀刻掩模来蚀刻(例如顺序蚀刻)顶部电极38、粘结层36和相变层34。可以移除光致抗蚀剂图形50来形成相变存储器件的示例性实施例。
根据示例性实施例，取代将相变层34形成为包含用作扩散抑制(例如防止)层的上层34b的单层，相变层34可以形成具有下层34a并且扩散抑制膜可以形成在相变层34和粘结层36之间。扩散抑制膜可以形成为与上述上层34b相同或者基本上相同。
虽然为了简洁的缘故在此没有详细地描述，但是当保持如上文所述的上层34b或者从相变层34分离上层34b时，可以修改该存储节点的结构。可选择地，底部电极接触层可以更直接地接触晶体管而不通过底部电极和/或导电插塞。虽然此处讨论的是由相同或者基本上相同的相变材料形成，但是相变层的上层和下层可以由不同的相变材料形成。
在根据示例性实施例的相变存储器件中，相变层可以是包括上层和下层的单层。上层和下层可以由相同或者基本上相同的相变材料形成。上层可以是具有HCP晶格的相变材料层，而下层可以具有FCC晶格。
可选择地，在示例性实施例中，相变层可以仅由具有FCC晶格的下层形成，且具有HCP晶格的相变材料层可以单独地形成作为在相变层和粘结层之间的扩散抑制层或膜。
因此，根据示例性实施例的相变存储器件可以包括在相变层本身中或者在相变层和其上部结构之间的扩散抑制膜。这样的扩散抑制膜可以降低和/或防止Ti从包含Ti的粘结层中扩散到相变层。
如上所述，根据示例性实施例的相变存储器件可以抑制、降低和/或防止Ti扩散到相变层，这可以减少相变层的缺陷。因为提供了扩散抑制膜，具有足够厚度的粘结层可以形成在相变层和顶部电极之间。因此，在相变层和顶部电极间的粘结力可以随着相变存储器件的集成度的提高而提高。因此，可以抑制和/或防止在相变层和顶部电极之间的界面发生微起皱。
根据示例性实施例，但是与常规技术相反，无需增加在相变存储器件中的重置电流。因此，根据示例性实施例的存储器件可以由一给定的或者期望的重置电流来操作，从而可以改善存储器件的操作可靠性，和/或可以提高存储器件的集成度。
在示例性实施例中，相变材料膜可以包括硫族化物合金，例如锗-锑-碲(Ge-Sb-Te)、砷-锑-碲(As-Sb-Te)、锡-锑-碲(Sn-Sb-Te)或者锡-铟-锑-碲(Sn-In-Sb-Te)、砷-锗-锑-碲(As-Ge-Sb-Te)。可替换地，相变材料膜可以包括VA族元素-锑-碲，例如钽-锑-碲(Ta-Sb-Te)、铌-锑-碲(Nb-Sb-Te)或者钒-锑-碲(V-Sb-Te)，或者VA族元素-锑-硒，例如钽-锑-硒(Ta-Sb-Se)、铌-锑-硒(Nb-Sb-Se)或者钒-锑-硒(V-Sb-Se)。此外，相变材料膜可以包括VIA族元素-锑-碲，例如钨-锑-碲(W-Sb-Te)、钼-锑-碲(Mo-Sb-Te)或者铬-锑-碲(Cr-Sb-Te)，或者VIA族元素-锑-硒，例如钨-锑-硒(W-Sb-Sc)、钼-锑-硒(Mo-Sb-Se)或者铬-锑-硒(Cr-Sb-Se)。
虽然上面描述的相变材料膜主要是由三元相变硫族化物合金形成，但是相变材料的硫族化物合金可以选自二元相变硫族化物合金或者四元相变硫族化物合金。例如，二元相变硫族化物合金的实例可以包括Ga-Sb、In-Sb、In-Se、Sb2-Te3或者Ge-Te合金的一种或者多种；四元相变硫族化物合金的实例例如可以包括Ag-In-Sb-Te、(Ge-Sn)-Sb-Te、Ge-Sb-(Se-Te)或者Te81-Ge15-Sb2-S2合金的一种或者多种。
在一示例性实施例中，如上所述，相变材料膜可以由具有多重电阻状态(multiple resistance states)的过渡金属氧化物来制造。例如，相变材料可以由选自由NiO、TiO2、HfO、Nb2O5、ZnO、WO3和CoO或者GST(Ge2Sb2Te5)或者PCMO(PrxCa1-xMnO3)组成的组中至少一种材料形成。相变材料膜可以是包括一种或者多种选自由S、Se、Te、As、Sb、Ge、Sn、In和Ag组成的组中的元素的化合物。
虽然示例性实施例参照在附图中示出的那些被具体地展示或者描述，对于本领域技术人员应该理解可以在不脱离由附加的权利要求限定的本发明的精神和范围的前提下进行在形式和细节上的各种变化。

Claims (52)

1.一种相变材料层，包括：
单层，包括上层部分和下层部分，该上层部分和该下层部分的晶格不同。
2.如权利要求1所述的相变材料层，其中该下层部分是掺杂杂质的硫族化物材料层。
3.如权利要求2所述的相变材料层，其中该下层部分是选自由掺杂氮的Ge-Sb-Te层、Ge-Sb-Te-N层、As-Ge-Sb-Te-N层、Sn-Sb-Te-N层、5A族元素-Sb-Te-N层、6A族元素-Sb-Te-N层、5A族元素-Sb-Se-N层以及6A族元素-Sb-Se-N层组成的组中的一种。
4.如权利要求2所述的相变材料层，其中该上层部分是非掺杂的硫族化物材料层。
5.如权利要求1所述的相变材料层，其中该下层部分的晶格是面心立方晶格。
6.如权利要求1所述的相变材料层，其中该上层部分是非掺杂的硫族化物材料层。
7.如权利要求6所述的相变材料层，其中该上层部分是选自由Ge-Sb-Te层、As-Ge-Sb-Te层、Sn-Sb-Te层、5A族元素-Sb-Te层、6A族元素-Sb-Te层、5A族元素-Sb-Se层以及6A族元素-Sb-Se层组成的组中的一种。
8.如权利要求1所述的相变材料层，其中该上层部分的晶格是六方密堆积晶格。
9.一种相变存储器件，包括：
开关器件；和
连接到该开关器件的存储节点，该存储节点包括，
下叠层，
权利要求1的所述相变材料层，和
上叠层，其中
该下叠层、该相变材料层和该上叠层被顺序地沉积。
10.如权利要求9所述的相变存储器件，其中该下层部分是掺杂杂质的硫族化物材料层。
11.如权利要求10所述的相变存储器件，其中该下层部分是选自由掺杂氮的Ge-Sb-Te层、Ge-Sb-Te-N层、As-Ge-Sb-Te-N层、Sn-Sb-Te-N层、5A族元素-Sb-Te-N层、6A族元素-Sb-Te-N层、5A族元素-Sb-Se-N层以及6A族元素-Sb-Se-N层组成的组中的一种。
12.如权利要求10所述的相变存储器件，其中该上层部分是非掺杂的硫族化物材料层。
13.如权利要求9所述的相变存储器件，其中该下层部分的晶格是面心立方晶格。
14.如权利要求13所述的相变存储器件，其中该上层部分的晶格是六方密堆积晶格。
15.如权利要求9所述的相变存储器件，其中该上层部分的晶格是六方密堆积晶格。
16.如权利要求9所述的相变存储器件，其中该上层部分是非掺杂的硫族化物材料层。
17.如权利要求16所述的相变存储器件，其中该上层部分是选自由Ge-Sb-Te层、As-Ge-Sb-Te层、Sn-Sb-Te层、5A族元素-Sb-Te层、6A族元素-Sb-Te层、5A族元素-Sb-Se层以及6A族元素-Sb-Se层组成的组中的一种。
18.如权利要求9所述的相变存储器件，其中该上叠层包括顺序沉积的粘结层和顶部电极。
19.一种形成相变材料层的方法，该方法包括：
通过将第一源材料和掺杂气体供应到衬底上来形成掺杂的下层；
停止供应该掺杂气体；并且
通过将第二源材料供应到该下层上来形成非掺杂的上层；其中
所形成的非掺杂的上层和掺杂的下层的晶格是不同的。
20.如权利要求19所述的方法，其中该第一源材料和该第二源材料是相同的。
21.如权利要求19所述的方法，其中该掺杂的下层和非掺杂的上层由硫族化物材料层形成。
22.如权利要求19所述的方法，其中该非掺杂的上层和该掺杂的下层在用于形成结晶晶格的温度下形成。
23.如权利要求19所述的方法，其中该非掺杂的上层和该掺杂的下层在250℃至400℃之间形成，包括端值。
24.如权利要求19所述的方法，其中该非掺杂的上层和该掺杂的下层在不同的温度形成。
25.如权利要求19所述的方法，其中该第一源材料和该第二源材料是不同的。
26.如权利要求19所述的方法，其中该非掺杂的上层的晶格是六方密堆积晶格。
27.如权利要求26所述的方法，其中该掺杂的下层的晶格是面心立方晶格。
28.如权利要求19所述的方法，其中该掺杂的下层的晶格是面心立方晶格。
29.如权利要求19所述的方法，其中该掺杂的下层的形成和该非掺杂的上层的形成原位进行。
30.一种制造相变存储器件的方法，该方法包括：
通过顺序地形成下叠层、相变材料层和上叠层来形成存储节点；其中
该相变材料层是根据权利要求19所述的方法形成的。
31.如权利要求30所述的方法，其中该第一源和该第二源是相同的。
32.如权利要求30所述的方法，其中该掺杂的下层和该非掺杂的上层由硫族化物材料层形成。
33.如权利要求30所述的方法，其中该非掺杂的上层和该掺杂的下层在250℃至400℃之间形成，包括端值。
34.如权利要求30所述的方法，其中该非掺杂的上层和该掺杂的下层在不同的温度下形成。
35.如权利要求30所述的方法，其中该第一源和该第二源彼此是不同的。
36.如权利要求30所述的方法，其中该非掺杂的上层的晶格是六方密堆积晶格。
37.如权利要求36所述的方法，其中该掺杂的下层的晶格是面心立方晶格。
38.如权利要求30所述的方法，其中该掺杂的下层的晶格是面心立方晶格。
39.如权利要求30所述的方法，其中该掺杂的下层的形成和该非掺杂的上层的形成原位进行。
40.如权利要求30所述的方法，其中该上叠层通过顺序地沉积粘结层和顶部电极来形成。
41.一种相变存储器件，包括：
开关器件；和
连接到该开关器件的存储节点；该存储节点包括，
下叠层，
相变材料层，
扩散抑制膜，和
上叠层，
该下叠层、该相变材料层、该扩散抑制膜和该上叠层被顺序地沉积，其中
该扩散抑制膜是非掺杂的相变材料膜，并且该扩散抑制膜的晶格与该相变材料层的晶格不同。
42.如权利要求41所述的相变存储器件，其中该相变材料层和该扩散抑制膜由硫族化物材料形成。
43.如权利要求41所述的相变存储器件，其中该相变材料层的晶格是面心立方晶格并且该扩散抑制膜的晶格是六方密堆积晶格。
44.如权利要求41所述的相变存储器件，其中该上叠层包括顺序沉积的粘结层和顶部电极。
45.一种制造相变存储器件的方法，该方法包括：
通过顺序地形成下叠层、相变材料层、扩散抑制膜和上叠层来形成存储节点；其中
该扩散抑制膜由非掺杂的相变材料膜形成且形成为具有不同于该相变材料层的晶格的晶格。
46.如权利要求45所述的方法，其中该相变材料层和该扩散抑制膜由硫族化物材料形成。
47.如权利要求45所述的方法，其中该相变材料层和该扩散抑制膜在250℃至400℃形成，包括端值。
48.如权利要求45所述的方法，其中该相变材料层和该扩散抑制膜在不同的温度下形成。
49.如权利要求45所述的方法，其中该相变材料层的晶格是面心立方晶格。
50.如权利要求49所述的方法，其中该扩散抑制膜的晶格是六方密堆积晶格。
51.如权利要求45所述的方法，其中该扩散抑制膜的晶格是六方密堆积晶格。
52.如权利要求45所述的方法，其中该上叠层通过顺序地沉积粘结层和顶部电极来形成。
CN2007101857591A 2006-12-15 2007-12-14 相变层及其形成方法,相变存储器件及其制造方法 Expired - Fee Related CN101271960B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR128940/06 2006-12-15
KR1020060128940A KR20080055508A (ko) 2006-12-15 2006-12-15 한 층에서 다른 결정 격자 구조를 갖는 상변화층 및 그형성 방법과 Ｔｉ 확산 방지 수단을 구비하는 상변화메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN101271960A CN101271960A (zh) 2008-09-24
CN101271960B true CN101271960B (zh) 2011-06-29

Family

ID=39527699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101857591A Expired - Fee Related CN101271960B (zh) 2006-12-15 2007-12-14 相变层及其形成方法,相变存储器件及其制造方法

Country Status (4)

Country Link
US (1) US20080145702A1 (zh)
JP (1) JP2008153649A (zh)
KR (1) KR20080055508A (zh)
CN (1) CN101271960B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473382A (zh) 2006-05-12 2009-07-01 高级技术材料公司 相变化记忆体材料的低温沉积
KR101279925B1 (ko) 2006-11-02 2013-07-08 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체
KR101458953B1 (ko) 2007-10-11 2014-11-07 삼성전자주식회사 Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
US8834968B2 (en) 2007-10-11 2014-09-16 Samsung Electronics Co., Ltd. Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
SG152203A1 (en) * 2007-10-31 2009-05-29 Advanced Tech Materials Amorphous ge/te deposition process
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US8206804B2 (en) * 2008-08-29 2012-06-26 Corning Incorporated Phase change memory materials
KR101019989B1 (ko) * 2008-10-21 2011-03-09 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
CN101958248B (zh) * 2009-07-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 Pn结二极管、相变随机存储器及其制作方法
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
CN104681720A (zh) * 2015-02-09 2015-06-03 江苏理工学院 用于相变存储器的SbSe基掺氮纳米薄膜材料及其制备方法
KR102434699B1 (ko) 2015-07-31 2022-08-22 삼성전자주식회사 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
JP6697366B2 (ja) 2016-10-20 2020-05-20 キオクシア株式会社 超格子メモリ及びクロスポイント型メモリ装置
CN109904311B (zh) * 2017-12-08 2022-12-23 江苏理工学院 一种用于相变存储器的Sb-Se-Ti系列纳米复合相变薄膜及其制备方法
JP2021022711A (ja) * 2019-07-30 2021-02-18 キオクシア株式会社 半導体記憶装置
US11621394B2 (en) 2020-12-29 2023-04-04 International Business Machines Corporation Multi-layer phase change memory device
JP2022112884A (ja) * 2021-01-22 2022-08-03 キオクシア株式会社 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568551A (zh) * 2001-08-31 2005-01-19 英特尔公司 多层相变存储器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08333200A (ja) * 1995-06-01 1996-12-17 Masaji Miyake 立方晶窒化硼素薄膜の形成方法
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
KR100632948B1 (ko) * 2004-08-06 2006-10-11 삼성전자주식회사 칼코겐화합물 스퍼터링 형성 방법 및 이를 이용한 상변화 기억 소자 형성 방법
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100618879B1 (ko) * 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
US7973384B2 (en) * 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568551A (zh) * 2001-08-31 2005-01-19 英特尔公司 多层相变存储器

Also Published As

Publication number Publication date
CN101271960A (zh) 2008-09-24
US20080145702A1 (en) 2008-06-19
KR20080055508A (ko) 2008-06-19
JP2008153649A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
CN101271960B (zh) 相变层及其形成方法,相变存储器件及其制造方法
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
CN101192649B (zh) 含扩散势垒层的存储节点、相变存储器件及其制造方法
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
US9287502B2 (en) Resistance variable memory cell structures and methods
US7772581B2 (en) Memory device having wide area phase change element and small electrode contact area
US7220983B2 (en) Self-aligned small contact phase-change memory method and device
US7599216B2 (en) Phase change memory devices and fabrication methods thereof
US7635855B2 (en) I-shaped phase change memory cell
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
TWI497706B (zh) 具有自動對準底電極和二極體存取裝置之蕈狀記憶胞
US7791932B2 (en) Phase-change material layer and phase-change memory device including the phase-change material layer
US8294134B2 (en) Phase change memory devices having a current increase unit
EP1863092A2 (en) Memory device, in particular phase change random access memory, with nanowire transistor and method for fabricating the memory device
KR20080069473A (ko) 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
CN101783357B (zh) 具有单晶硅在硅化物上的集成电路组件及其制造方法
KR101069280B1 (ko) 상변환 기억 소자의 제조방법
US20080272354A1 (en) Phase change diode memory
US7579210B1 (en) Planar segmented contact
Moore et al. Graded Ge x Se 100-x concentration in PCRAM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110629

Termination date: 20151214

EXPY Termination of patent right or utility model